JPS63210823A - アクテイブマトリツクス型液晶表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、トランジスタをスイッチ素子として表示電
極アレイを構成したアクティブマド１ノックス型液晶表
示素子に関する。

（従来の技術） 最近、液晶やエレクトロルミネッセンス（ＥＬ）を用い
た表示配置は、テレビ表示やグラフィックディスプレイ
等を指向した大容量で高密度のアクティブマトリックス
型表示装置の開発及び実用化が翳んである。このような
表示装置では、クロストークのない高コントラストの表
示が行えるように半導体スイッチが用いられる。その半
導体スイッチとしては、単結晶シリコン基板上に形成さ
れた電界効果トランジスタや、最近では透過形表示が可
能であり大画面化も容易である等の理由から、透明絶縁
基板上に形成された薄膜トランジスタ（以下、ＴＰＴと
称す）等かめる。

第４図はＴＰＴを備えた表示電極アレイを用いた液晶表
示装贋の等価回路図である。同図において、（Ｘ　Ｈ）
　　（ｉ　−１−２−”・”・−ｍ　＞　ハ通常テータ
線として用いられる列選択線、（Ｙｊ）（ｊ−１，２，
・・・・・・、ｎ）は通常走査線として用いられる行選
択線であり、これらデータ線（Ｘ　ｉ　）と走査線（Ｙ
ｊ）の各交点位置にＴＰＴ（１）が設けられている。そ
してＴＰＴ（１）のドレインは列ごとにデータ線（Ｘ　
ｉ　＞に接続され、ゲートは行ごとに走査線（Ｙｊ）に
接続されている。また表示電極（２）はそれぞれＴＰＴ
（１）のソースに接続され、この表示電極（２）と対向
電極（３）との間に液晶（４）が挟持される。この液晶
（４）は、表示電極（２）に保持される信号と対向電極
（３）との電位差により駆動される。信号電圧は液晶容
量（５）により保持することができるが、借り蓄積容量
（６）を並列に設け、イ：丹保持能力を強化することが
多い。信号蓄積容量（６）を形成する方法の一つとして
、第３図に示すＪ：うに前後の走査線（Ｙｊ）と表示電
極（２）との間に容量形成する方法がある。この方法で
は、面積利用効率がよく、いわゆる開口率を大ぎくとれ
るという長所があり、例えば特開昭５８−１０６８６０
号公報に記載されている。

（発明が解決しようとする問題点） しかしながら、表示電極（２）と走査線（Ｙ・）との重
なりによって信号蓄積容量（６）を形成する場合には、
最上行或いは最下行に配置される画素には、信号Ｓ積容
量（６）が形成されないことになる。即ち、一つ前（或
いは上）の走査線（Ｙｊ）と容量を形成する場合には最
上行の画素が、一つ後（或いは下）の走査線（Ｙｊ＞と
容量を形成する場合には最下行の画素が、信号蓄積容量
（６）をもたない。なぜなら、表示電極（２）と走査線
（Ｙｊ）が重なる位置に、走査線（Ｙｊ）がないからで
ある。

第５図は、第４図に示した表示電極アレイの最上行く第
１行）に配置される画素を中心とした平面図である。同
図において、第２行の表示電極（１０）は第１行の走査
線（Ｙ、）との重なりによる容量を形成しているが、第
１行の表示電極（１１）は上に走査線（Ｙｊ）がないた
め、容量即ち信号蓄積容量が形成されない。そして信号
蓄積容量をもたない画素では、信号蓄積容量をもつ画素
と信号電圧の言込み特性や保持特性が異なるため、両者
で電気光学特性に差異を生じ、例えばその行のみ平均輝
度が贋なり、線欠陥のように見えることがおる。

この発明は、トランジスタをスイッチ素子とし、表示電
極と前或いは債の走査線との重なりにより、容量を形成
する構造のアクティブマトリックス型液晶表示素子の表
示性能や画面内表示の均一性を向上させている。

［発明の構成］ （問題点を解決するための手段） この発明は上記構造のアクティブマトリックス型液晶表
示素子に関し、走査線とは別個に配線を設け、最上行或
いは最下行に配置される各画素の表示電極が所定の電圧
を印加した前述の配線と容量を形成するものである。

（作　用） この発明は、すべての表示電極が走査線或いは新たに設
けた配線と容量を形成する４７４造なので、画素全部が
電気的にほぼ等価になり、表示特性や画面内表示の均一
性が従来に比べ向上する。

（実施例） 以下、この発明の詳細を図面を参照して説明する。

第１図と第２図は、この発明の構成の一実施例を示す図
でおり、第１図はこの実施例の電気的な等価回路図、第
２図は最上付付近に配置される画素の平面図を表してい
る。第１図において、走査線（Ｙｊ）（ｊ＝１，２．・
・・・・・、ｎ）とデータ線（Ｘｉ＞（ｉ＝１．２．・
・・・・・、ｍ）の交差部にトランジスタ（２０）とし
てＴＰＴが形成されており、このトランジスタ（２０）
をスイッチ素子としてイ１する画素がマトリックス状に
配置されている。そして、第２図からも明らかなように
、最下行（第１行）を除く第２行以下の画素内の表示電
極（２１）は、前の走査線（Ｙ、）との重なり（３０）
により容１（２２）を形成しているのに対し、走査線（
Ｙ、）により励起される最下行の画素内の表示電極（２
３）は、最下行の画素の上に設けられた接地した配線（
２４）との絶縁膜を介した重なり（３１）により、容ｆ
ｆ１（２５）を形成している。また、表示筒［！（２１
＞、　　（２３）は対応するトランジスタ（２０）のソ
ース電極に接続され、トランジスタ（２０〉のゲート及
びドレイン電極は、それぞれ対応する走査線（Ｙ・）と
データ線（Ｘｌ）に接続されている。そして走査ＦＪ（
Ｙｊ）は走査回路（２６）に接続され、データ線（Ｘ・
）は−水平ライン単位で表示データを発生するホールド
回路（２７）に接続されている。また、表示電極（２１
）、　　（２３）と共通電ｆｆ１（２８＞との間に液晶
層＜２９）が挟持され、液晶層（２９）は表示電極（２
１）　、　　（２３）に保持される信号と共通電極（２
８）との電位差により駆動される。

第３図はこの実施例の要部を示す断面図でおる。

同図において、ガラス基板（４０）の−主面上にはゲー
ト電極（４１）、ゲート絶縁膜（４２）　、半導体層（
４３）、ソース電極（４４）及びドレイン電極（４５）
から溝成されるＴＰＴと、一端がソース電極（４４）に
接続されている表示電極（４６）が形成され、更にこれ
らを覆うように配向膜（４７）が形成されてあり、アレ
イ基板（４８）が得られる。一方、ガラス基板（４９）
上にはカラーフィルター（５０）　、保護膜（５１）　
、共通電極（５２）及び配向膜（５３）が順次形成され
て対向基板（５４）が得られる。そしてアレイ基板（４
８）と対向基板（５４）とは、周囲のシール材（図示せ
ず）により対向配置され、その間隙には液晶層（５５）
が挟持されている。

この実施例では、配線（２４）が存在することにより、
最下行に配置される画素は、第２行以下に配置される画
素と電気的にほぼ等価となり、信号電圧の書込み特性や
保持特性が同等になる。従つて、その表示特性も同等に
なり、画面白表示の均一性が向上する。

なおこの実施例とは逆に、表示電極が次行の走査線（Ｙ
、）と容量（２２）を形成する場合には、」 最下行の次にこの発明の特徴である配線（２４）を形成
し、最下行に配置される画素の容ｆｆ１（２５）を設け
る。また容量形成用の配線（２４）は、所定の電圧にほ
ぼ固定されていなければならないが、必ずしも接地され
ている必要はなく、例えば５ｖという一定電圧でもよい
。更に容量形成用の配線（２４）は、走査線（Ｙｊ）と
同一の層により形成されている必要はなく、形成される
容量が他の画素と同等であれば、走査線（Ｙｊ）とは表
示電極に対し上下反対の位置関係にあるものでもよいこ
とは言うまでもない。

［発明の効果］ この発明のアクティブマトリックス型液晶表示素子は構
造上、すべての画素の表示電極が走査線或いは所定の電
圧が印加された配線と容量を形成することができるので
、全画面にわたって均一性の高い表示が可能になる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す等価回路図、第２図
はこの発明の配線付近の一例を示す平面図、第３図はこ
の発明の要部の一例を示す断面図、第４図は従来のアク
ティブマトリックス型液晶表示素子の一例を示す等師回
路図、第５図は従来のアクティブマトリックス型液晶表
示素子の要部の一例を示す平面図である。 （Ｙｊ）・・・・・・走査線、 （Ｘ　、　）・・・・・・データ線、 （２０）・・・・・・トランジスタ、 （２１）　、　　（２３＞　、　　（４６）・・・・・
・表示電極、（２２＞、　　（２５）・・・・・・容Ｈ
１（２４）・・・・・・配線、 （２８＞、　　（５２）・・・・・・共通電極、（２９
）、　　（５５）・・・・・・液晶層、（４８）・・・
・・・アレイ基板 （５４）・・・・・・対向基板 ＸＩ　　　　Ｘ２　　　Ｘ３　−−−−　　Ｘｍ　（ｘ
Ｌ）７’Ｌ−９８，＆第１図 Ｘ。 第２図 第３図

Claims (3)

【特許請求の範囲】
1. （１）走査線及びデータ線の交差部に形成されたトラン
   ジスタをスイッチ素子として有する画素をマトリックス
   状に配置し且つ前記画素内の表示電極が前行或いは次行
   の前記走査線と容量を形成する構成のアレイ基板と、共
   通電極が形成された対向基板との間に液晶層を挟持して
   なるアクティブマトリックス型液晶表示素子において、
   最上行或いは最下行に配置される前記画素の表示電極が
   前記走査線とは異なり且つ所定の電圧を印加した配線と
   容量を形成してなることを特徴とするアクティブマトリ
   ックス型液晶表示素子。
2. （２）前記表示電極は前行の前記走査線と容量を形成し
   、最上行に配置された前記画素の表示電極は更に上部に
   形成された前記配線と容量を形成することを特徴とする
   特許請求の範囲第１項記載のアクティブマトリックス型
   液晶表示素子。
3. （３）前記表示電極は次行の前記走査線と容量を形成し
   、最下行に配置された前記画素の表示電極は更に下部に
   形成された前記配線と容量を形成することを特徴とする
   特許請求の範囲第１項記載のアクティブマトリックス型
   液晶表示素子。