JPS60233881A - 印刷回路基板 - Google Patents
印刷回路基板Info
- Publication number
- JPS60233881A JPS60233881A JP8827384A JP8827384A JPS60233881A JP S60233881 A JPS60233881 A JP S60233881A JP 8827384 A JP8827384 A JP 8827384A JP 8827384 A JP8827384 A JP 8827384A JP S60233881 A JPS60233881 A JP S60233881A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- printed circuit
- circuit board
- characteristic impedance
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は印刷配線基板に係り、特に高速の回路接続に好
適な印刷回路基板に関する。
適な印刷回路基板に関する。
一般的に高速のＥＣＬ回路用印刷回路基板の特性インピ
ーダンスは５０〜６０Ωと低く、 ’ｒ’ｒＬ回路用印
刷回路基板は８０〜１２０Ωと高い。
ーダンスは５０〜６０Ωと低く、 ’ｒ’ｒＬ回路用印
刷回路基板は８０〜１２０Ωと高い。
従来このＥＣＬとＴＴＬの回路を一枚の印刷基板に混在
して実装する場合、ＥＣＬ、あるいはＴＴＬいずれかに
適したインピーダンスの基板に実装制限をつけて使用し
ている。このため、実装密度の低下をぎたしたり、ＴＴ
ＬからＥＣＬへの誘導ノイズが大きく、安定動作の低下
をきたしている。
して実装する場合、ＥＣＬ、あるいはＴＴＬいずれかに
適したインピーダンスの基板に実装制限をつけて使用し
ている。このため、実装密度の低下をぎたしたり、ＴＴ
ＬからＥＣＬへの誘導ノイズが大きく、安定動作の低下
をきたしている。
本発明の目的は同一印刷回路基板上に異なる回路形式部
品を搭載し、各々異なる特性インピーダンスの配線層を
有する印刷回路基板を提供することにある。
品を搭載し、各々異なる特性インピーダンスの配線層を
有する印刷回路基板を提供することにある。
本発明は、電源層、アース層の外側にインピーダンスの
高い信号層を、内側にインピーダンスの低い信号層を形
成する。
高い信号層を、内側にインピーダンスの低い信号層を形
成する。
印刷配線基板の特性インピーダンスは、信号パターンＳ
と電源層Ｖの関係で矛１図忙示す様なマイクロストリッ
プラインと、矛２図に示す様なストリップラインとに分
かれ、各特性インピーダンス領域によって異なるが、基
本的には下式の様な実験式でめられる。
と電源層Ｖの関係で矛１図忙示す様なマイクロストリッ
プラインと、矛２図に示す様なストリップラインとに分
かれ、各特性インピーダンス領域によって異なるが、基
本的には下式の様な実験式でめられる。
矛３図にライン巾０．２絡の場合の特性インピーダンス
と絶縁層厚との関係を記しである。
と絶縁層厚との関係を記しである。
以下、本発明の一実施例を矛４図により説明する。矛４
図において、１は印刷回路基板、４は信号層、５は絶縁
層、６は電源層、アース層である。同一印刷回路基板１
上に特性インピーダンス５０Ω系と８０Ω〜１００Ω系
の回路形式の部品を搭載し配線する際、矛３図より５０
Ω系の場合のマイクロストリップの場合の絶縁層厚Ｑ、
１５ｍ１ストリップラインで０．７１ＥＩＢとなる。同
様に８０Ω系の場合、マイクロストリップラインで０．
５５１１）、ストリップラインで約２鵬の絶縁層厚が必
要となる。
図において、１は印刷回路基板、４は信号層、５は絶縁
層、６は電源層、アース層である。同一印刷回路基板１
上に特性インピーダンス５０Ω系と８０Ω〜１００Ω系
の回路形式の部品を搭載し配線する際、矛３図より５０
Ω系の場合のマイクロストリップの場合の絶縁層厚Ｑ、
１５ｍ１ストリップラインで０．７１ＥＩＢとなる。同
様に８０Ω系の場合、マイクロストリップラインで０．
５５１１）、ストリップラインで約２鵬の絶縁層厚が必
要となる。
前記の様に特性インピーダンスの高いものなストリップ
ラインで構成を行うと、板厚増大をまねく。本発明では
この様な混在回路形式の部品を搭載する際、低特性イン
ピーダンスの配線層４を内部にストリップラインによる
信号層２で構成し、高特性インピーダンスの配線層をマ
イクロストリップラインによる信号層３で印刷回路基板
を構成するものである。
ラインで構成を行うと、板厚増大をまねく。本発明では
この様な混在回路形式の部品を搭載する際、低特性イン
ピーダンスの配線層４を内部にストリップラインによる
信号層２で構成し、高特性インピーダンスの配線層をマ
イクロストリップラインによる信号層３で印刷回路基板
を構成するものである。
本実施例によれば、異なる回路形式の部品を同一印刷配
線基板上に搭載することにより、高密度化が計れるとい
う効果がある。さらに、内部と外部がシールドされ、銹
導ノイズが減少できる。
線基板上に搭載することにより、高密度化が計れるとい
う効果がある。さらに、内部と外部がシールドされ、銹
導ノイズが減少できる。
本発明によれば、異なる回路形式の部品を同一印刷回路
基板上に搭載することができる。
基板上に搭載することができる。
矛１図、矛２図は印刷回路基板の信号パターンと′電源
層パターン部の縦断面図、矛３図はライン巾０．２１１
Ｂの場合の特性インピーダンスと絶縁層厚の関係を示す
図、矛４図は本発明の一実施例を示す断面図である。 １・・・印刷回路基板 ２・・・マイクロストリップライン形式配線３・・・ス
トリップライン形式配線 ４・・・配線層 ５・・・絶縁層 ６・・・電源層、アース層 第１図 第２図 萬３ 図 縫障Ｊ、！
層パターン部の縦断面図、矛３図はライン巾０．２１１
Ｂの場合の特性インピーダンスと絶縁層厚の関係を示す
図、矛４図は本発明の一実施例を示す断面図である。 １・・・印刷回路基板 ２・・・マイクロストリップライン形式配線３・・・ス
トリップライン形式配線 ４・・・配線層 ５・・・絶縁層 ６・・・電源層、アース層 第１図 第２図 萬３ 図 縫障Ｊ、！
Claims (1)
- 片面もしくは両面に導体を形成した絶縁基材を複数枚積
層して電源層、アース層と信号層を形成する印刷回路基
板において、・１源層、アース層の外側にインピーダン
スの高い信号層を、内側にインピーダンスの低い信号層
を形成したことを特徴とする印刷回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8827384A JPS60233881A (ja) | 1984-05-04 | 1984-05-04 | 印刷回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8827384A JPS60233881A (ja) | 1984-05-04 | 1984-05-04 | 印刷回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60233881A true JPS60233881A (ja) | 1985-11-20 |
Family
ID=13938291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8827384A Pending JPS60233881A (ja) | 1984-05-04 | 1984-05-04 | 印刷回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60233881A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714718A (en) * | 1995-06-08 | 1998-02-03 | Nec Corporation | Laminate wiring board |
| JP2002299817A (ja) * | 2001-03-27 | 2002-10-11 | Shen Taa Teien Nao Kofun Yugenkoshi | 多層回路板 |
| JP2002299816A (ja) * | 2001-03-27 | 2002-10-11 | Shen Taa Teien Nao Kofun Yugenkoshi | 多層回路板 |
-
1984
- 1984-05-04 JP JP8827384A patent/JPS60233881A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714718A (en) * | 1995-06-08 | 1998-02-03 | Nec Corporation | Laminate wiring board |
| JP2002299817A (ja) * | 2001-03-27 | 2002-10-11 | Shen Taa Teien Nao Kofun Yugenkoshi | 多層回路板 |
| JP2002299816A (ja) * | 2001-03-27 | 2002-10-11 | Shen Taa Teien Nao Kofun Yugenkoshi | 多層回路板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11903121B2 (en) | Printed circuit board design for high speed application | |
| US5061824A (en) | Backpanel having multiple logic family signal layers | |
| JPS6158297A (ja) | 多層印刷配線板 | |
| US20060200977A1 (en) | Method of making circuitized substrate with signal wire shielding | |
| JPH08242078A (ja) | プリント基板 | |
| JPS60233881A (ja) | 印刷回路基板 | |
| WO1986003365A1 (fr) | Structure de cablage d'un circuit terminal | |
| JPS63170988A (ja) | 混成集積回路 | |
| JP3048205B2 (ja) | マルチチップモジュール | |
| JPS62128197A (ja) | 多層プリント配線板 | |
| EP0137694B1 (en) | Printed circuit board maximizing areas for component utilization | |
| JPH05152702A (ja) | プリント配線板 | |
| CN205921814U (zh) | 一种电路板装置及电子设备 | |
| JPH06152137A (ja) | 多層プリント板構造 | |
| JPS6334324Y2 (ja) | ||
| JPS6342437B2 (ja) | ||
| JPH05167265A (ja) | 高速信号用プリント配線板 | |
| JP2007035799A (ja) | プリント配線板 | |
| JPS61161797A (ja) | 多層プリント板 | |
| JPH06216477A (ja) | 配線基板及びこれを用いた電子回路装置 | |
| JPH0729679Y2 (ja) | 反射ノイズ低減機能を有する多層伝送路基板の構造 | |
| JPH04105396A (ja) | 放熱性を有する電子部品搭載用基板 | |
| JPS6314494A (ja) | 多層回路基板 | |
| JPS63288098A (ja) | 高周波回路基板 | |
| JP2006066507A (ja) | プリント配線板 |