JPS6023435B2 - 不揮発性半導体記憶装置 - Google Patents

Description

【発明の詳細な説明】 ｛１１発明の利用分野 本発明は、不揮発性半導体記憶装置に関するものである
。

【２１従来技術 揮発性の通常トランジスタ（以後通常素子と略す）から
なる２ケの交叉結合形ィンバータからなる双安定形記憶
回路を用いる記憶装置は既知であり、これらを集積して
集積記憶デバイスが実現できることも既知の技術である
。

しかしこれら通常素子を用いた記憶装置は電源を一度切
ると記憶内容を失い、電源再投入時に双安定回路の安定
点を電源切断前の状態に再現することが出来ない。この
様な通常素子による集積記憶デバイスがスタテイツク・
ＲＡＭ（ランダムアクセスメモリ）として広く実用され
ている。このスタティックＲＡＭを不揮発性に変更し、
論出し専用のメモリＲＯＭを兼用せしめる方法として、
第１図の様なメモリセルが公知である。

これによれば、書込み読み出し‘こ用いる伝達トランジ
スタと２ケの駆動トランジスタ２ケの負荷素子からなる
前記の揮発性双安定記憶装置において、前記２ケの負荷
素子に不揮発性記憶素子を用いる。その動作は不揮発性
記憶素子からなる２ケの負荷素子ＴＬＭ，ＴＬＭ２のゲ
ートを接続したＶＧＧあるいはＶＧＧと２ケのドレーン
を接続したＶ血との両方に高い電圧のプログラム電圧を
加えることにより、双安定記憶回路の安定状態に応じて
ＴＬＭ，またはＴＬＭ２のいずれか一方を不揮発性記憶
状態とし、以後読み出し専用メモリとして動作せしめる
ものである。‘３｝発明の目的 本発明の目的は一般の揮発性の素子からなるスタティッ
クのランダムアクセスのメモリと同じ動作を行わせしめ
、記憶内容が適正であることを確認した後、必要に応じ
てその記憶内容を不揮発性に記憶保持し、それを非破壊
にすりかえし読み出すことの出来る記憶装置を実現する
ことにある。

この機能を実現するに際し、双安定形記憶回路に若干の
工夫を加えることにより、通常のトランジスタに比べ構
造が複雑な不揮発性記憶素子の数を減らし、その目的を
実現する手段城はより高度の機能を付加せしめる手段を
提供することを目的とする。更に、不揮発性メモリに関
する技術が、特開昭４７一９６５７号公報に開示されて
いる。

‘４’発明の総括説明 ２ケの交叉結合形ィンバータを含むいわゆるフリツプフ
ロツプ回路において対となるトランジスタのゲート中、
ゲート長比を変更するなどの方法により、電源投入時に
必ず一方に安定する様に構成し、一対の駆動トランジス
タのドレーンのうち外部刺戟なく高電位をとる側に接続
した負荷トランジスタに通常素子に代えて導通、非導通
を選択できる不揮発性記憶素子を用い、任意の時期にこ
の不揮発性素子にプログラム電圧を与え不揮発性書込み
を実施し、双安定点の電位関係を不揮発生に記憶する。

一般に不揮発性記憶素子であるトランジスタは通常のト
ランジスタのソースおよびドレーン部分に対応する領域
を有し、そのゲート部分にさまざまな工夫をし不揮発性
にそのしきい値電圧を保持することを可能ならしめたも
のである。不揮発性記憶素子がＮチャンネルＦＡＭＯＳ
形素子の場合は多結晶シリコンの２層構造からなるゲー
ト電極を有し、下側のゲート電極は周囲をＳｉＱ膜で被
覆絶縁されたフローティングゲートでその上に制御用の
ゲート電極が存在する。

この素子は２層ゲート構造の素子に特有の問題があり、
その中でも上、下のゲート間の耐圧不良や上側のゲート
に正電圧を加えた不揮発性書込み電圧印加に伴うリーク
電流が発生する不良、域はゲートとソースまたはドレー
ン間に発生する耐圧不良などにより通常素子に比べて不
良発生率は数情高率になる。また２層ゲート構造により
制御用ゲート電極からみた実効的なゲート絶縁膜厚が２
〜３倍に増大するため実効的な利得定数が下り、したが
って同じ電流を流すために要するチャンネル中が増大し
占有面積が２〜３倍大きくなる欠点がある。したがって
メモリセル中に用いるＦＡＭＯＳ型不揮発性記憶素子の
数は少ない程有利であり、特にセル当り１素子であるか
２素子が必要であるかによりその良品率やチップ面積に
大きな差が生じることは明白である。不揮発性記憶素子
がＭＮＯＳ（金属、窒化珪素、酸化シリコン、シリコン
の重ね合わせ）構造に代表されるトンネル注入型素子の
場合は、通常のトランジスタと同程度の利得定数を有す
るが、トンネル注入を可能にする通常２０〜３０Ａの極
めて薄いＳｉ０２膜を必要とし、その不完全性などが原
因となる不良の発生を無視できない。

またこの種の不揮発性記憶素子でソース、ドレーンに近
接する部分のゲート絶縁膜中の電界強度を減少させる目
的で、この部分のＳｉ０２膜厚を数１０Ｍ以上にした構
造の素子がいまいま用いられるが、その場合にはメモリ
素子のしきし、電圧の一方の変化量が固定されるととも
に実効的なゲート長が長くなり、占有面積が増大する欠
点がある。したがってどのような不揮発性記憶素子を用
いるにせよ、素子の面積と良品取得率の集積回路素子に
とって最も重要な２条件が共に通常のトランジスタに比
べて著しく不利であり、それゆえメモリセル中の不揮発
性記憶素子の数２ケから１ケにできることは大きな利点
である。

また不揮発性記憶素子１ケと組合わせる通常トランジス
タの負荷トランジス外こ代えて、拡散層や多結晶シリコ
ン層からなる抵抗を形成してこれに代えることができ、
２ケの不揮発性記憶素子を用いる場合に比べ前記の諸効
果はさらに顕著となる。

本記憶装置は一度不揮発性記憶状態に入ると電源を切っ
ても記憶内容を保存し、電源再投入時にこれを再現でき
る。

本記憶装置を集積したデバイスは、通常のランダムアク
セスメモリ（ＲＡＭと略す）として動作し得るが、記憶
内容が適正となりこれを長期間保持したい場合は、プロ
グラム電圧を与え不揮発性書込みを実施し、以後読み出
し専用のリードオンリーメモリ（ＲＯＭと略す）として
動作させ得る。

したがって、本構成によれば不揮発性機能のため必要な
不揮発性記憶素子数を最少にしてまたメモリセル全体の
素子数を殆んど増すことなく、ＲＡＭ機能とＲＯＭ機能
のいずれかを選択できる。それゆえ、同一デバイスを用
いながら記憶内容をくりかえし修正した後、惨正ずみの
記憶内容を不揮発性に記憶しＲＯＭ動作を行わせること
ができる。本記憶装置は、使用した不揮発性記憶素子の
種類にり、不揮発性記憶を消去し得るプログラム電圧の
印加や、紫外線城はＸ線等の照射により、記憶内容を失
い再び双安定点の任意の一方の安定点の選択が可能なＲ
ＡＭ動作を回復する。

また上記の双安定形記憶回路において、不揮発性記憶素
子と並列に通常素子の負荷トランジスタを挿入し、それ
ぞれのゲートに選択的に電圧を印加することにより、通
常のランダムアクセスメモリ動作、不揮発性に記憶した
内容の読み出し‘こよろいわゆるりードオンリーメモリ
動作のいずれかを選択し得る。

この構成の場合ランダムアクセスメモリ動作を行いなが
ら不揮発性に記憶した内容を保持できる利点がある。上
記の機能を実現するにあたり負荷トランジスタには通常
素子を使用し、双安定点うち外部刺戟なく低電位をとる
側の安定点に続した交叉結合トランジスタを不揮発性記
憶素子にかえることにより不揮発性書込みを実施して２
ケの安定点の電位関係を不揮発性に保持せしめる機能を
有し、また必要ならばそれによって生じる記憶内容の反
転を補償する回路を設けることができる。

【５）実施例 以下、本発明を実施例を参照して詳細に説明する。

．第２図は本発明を実施したメモリセルの例であり、こ
のメモリセルを多数集積し集積回路デバイスを構成でき
る。

Ｔ，，Ｔ２，Ｔ３，Ｌ，Ｔ５はＮチャネルのェンハンス
メント形ＭＯＳトランジスタからなる通常素子であり、
ＴＬＭは負荷回路に挿入された不揮発性記憶素子である
トランジスタである。ＴＬＭがＴ５と同じ通常素子から
構成されている回路は、通常６ケのＭＯＳトランジスタ
から成るスタティック動作のＲＡＭに用いるメモリセル
として広く実用されている。この交叉形ィンバータはＲ
ＡＭとしての書込み信号を与えない時にＢ点がＡ点に比
べ低電位（ほぼ接地電位）で安定する様に設計されてい
る。次に第３図の動作のタイミング図を用いて第２図の
メモリセルの動作を説明する。

まずこのメモリセルに通常のスタティックメモリ動作を
行わせしめる。

ワード線（Ｗ−ｌｉｎｅ）を正の高電位とし、ビット線
（Ｂ−ｌｉｎｅ）１を低電位例えばＯＶ、ビット線（Ｂ
−ｌｉｎｅ）０を正の高電位とすれば、Ａ点は低電位Ｖ
＾Ｂ点ま高電位ＶＢとなり、Ｗ−ｌｉｎｅを低電位にす
れば、Ｔ３，Ｔ４は遮断されＡ，Ｂ点の電位関係を記憶
する。読み出しはＷ−ｌｉ船を高電位にし、Ａ，Ｂ点の
電位をＴ３，Ｌを通して８一ｌｉｎｅに接続した検出増
幅器を通して読み取る。以上は６ケのＭＯＳトランジス
タからなるスタティックメモリ動作と全く同様である。
この時、不揮発性記憶素子である負荷トランジスタＴＬ
Ｍのしきし、値電圧は通常素子公のしきい電圧値に近い
低い値ＶｔｈＬ（ＶｔＭ＜ＶＧＧ）にありＶｏｏおよび
ＶＧＧにより導適状機を維持している。次にＡ，Ｂ点の
電位Ｖ＾，ＶＢの関係を不揮発性に記憶する場合は、Ｖ
Ｄｏ端子とＶＧＧ端子にそれぞれ不揮発性書込みを行う
プログラム電圧Ｖ。Ｐ，ＶＧＰを印加する。８点が高電
位にあり、Ａ点が低電位の場合、ＴＬＭには実効的にＶ
ＤＦ−Ｖ＾をＶｏＰＶＧＰ一Ｖ＾＊ＶＧＰの電圧がドレ
ーンとゲートに加わり不揮発性書込みが行われる。

ＴＬＭのしきし、値電圧はＶｔｈＬから上昇しＶｔｈＭ
〉ＶＧＧとなり、Ｔ山は遮断状態に書込まれ、この状態
は不揮発性に維持される。Ａ点が高電位にありＢ点が低
電位の場合、プログラム電圧の印加によりＴＬＭのソー
スドレーン間電圧はＶＤｐ−（ＶＧＰ−Ｖ山Ｌ）、ゲー
ト、ソース間電圧はＶｍＬとなり、ＴＬＭには不揮発性
書込みは行われない。しかしこの交叉形インバー外まＢ
点がＡ点に比べ低電位で安定する様に設計されているの
で、この状態で電源を遮断しても、再投入時には以前の
、状態を再現する。ＴＬＭに使用する不揮発性記憶素子
としては、例えばＮ−チャネルのＦＡＭＯＳの２層ゲー
ト構造トランジスタを用いることができる。

この素子は、周囲をＳｉ０２膜で絶縁されたフローテイ
ングゲートを有し、その上に第２層のコントロールゲー
トがある。こ素子はコントロールゲートとドレーンに正
の高電圧パルスＶＧＰ，ＶＤＰ（ＶＧＰ＞ＶｏＰ）を時
間ｔＷだけ印加すると、しさし、電圧が通常素子に近い
低い値Ｖけしから高い値ＶｔｈＨへＡＶｔｈだけ変化す
る。Ａ点がＢ点に比べ低電位の場合ＴＬＭには実効的に
高いプログラム電圧が加わりｔｗＺＩＯ肌ｓの書込みパ
ルスを加えれば第４図Ａに示す如く大きなしきい電圧変
化がみられ、Ｔ肌は遮断状態を不揮発性に記憶する。Ｂ
点がＡ点より低電位の場合ＴＬＭに加わるプ。グラム電
圧は実効的に低下し、第４図Ｂに示すごとく△Ｖｔｈは
０に保たれる。第５図は本発明の別の実施例を示す。

交叉結合形ィンバータは、初期の電源投入時にＢ点の電
位がＡ点より低い状態で安定する様に設計されている。
このィンバータを構成する駆動トランジスタの１ケＴＭ
に不揮発性記憶素子を用いる。もしＢ点が、Ａ点に比べ
て低電位の状態において、不揮発性書込みを行う場合、
Ｖｓｓ端子にプログラムパルス電圧−ＶＰを加える。Ｔ
Ｍのゲートソース間、ドレーンンソース間にプログラム
電圧が加わりＴＭには不揮発性書込みが行われ、そのし
きし、電圧が上昇し、Ｂ点はＡ点に比べ高電位に変化し
その状態を不揮発性に記憶する。もし初めＢ点がＡ点よ
り高電位である時不揮発性書込みを行うと、ＴＮのドレ
ーンソース問題圧がゲートソース間電圧より高くなり不
揮発性書込みが行われないため、電源遮断後再投入する
とＢ点は低電位に安定する。従ってこの世力回路に不揮
発性記憶素子を含む反転回路を設け不揮発性書込みを行
うとＡ，Ｂ点の電位関係が反転して検出できる様にすれ
ば当初のＡ，Ｂ点の電位関係を保存する不揮発性の記憶
装置を構成できる。また第５図のＴ，とＴＭ両方に不揮
発性記憶素子トランジスタを用いても同じ効果が期待で
きる。第６図は本発明を実施したメモリセルの例である
。

Ｔ，〜公はＮチャネルェンハンスメント形ＭＯＳトラン
ジスタからなる通常素子であり、Ｔｗは不揮発性記憶素
子であるトランジスタである。Ａ点に接続した負荷トラ
ンジスタＴ６とＴＭはそれぞれのゲートにＲＡＭ一Ｅ（
ＲＡＭ−Ｅｎａｂｌｅ）信号域はＲＯＭ−Ｅ（ＲＯＭ−
Ｅｎａｂｌｅ）信号を与えることによりどちらかの動作
を選択できる。Ｅ雌ｂｌｅ信号の入らない側の負荷トラ
ンジスタのゲートは、そのトランジスタのしきし、電圧
以下に保てばその回路は遮断されている。まずＲＡＭ一
Ｅ信号を加え、ＲＯＭ−Ｅ信号を加えずに動作させると
、交叉結合形インバータはスタティック動作のＲＡＭと
して動作する。

この時、ＲＡＭに対する書込みを行わないとＢ点がＡ点
より低電位で安定するように設計されている。スタティ
ックＲＡＭ動作を行い、Ａ点がＢ点より低電位である時
、これを不揮発性に記憶するためにはＶ。。にプログラ
ムパルスＶ。Ｐを加え、ＲＯＭ−Ｅにプログラムパルス
ＶＧＰを加える。Ａ点は低電位なためＴＭのドレーンと
ゲートには実効的に高い書込み電圧が加わり不揮発性書
込みが行われＴＭのしさし、値電圧は上昇し、ＴＭは通
常のＶｏｏとＲＯＭ−Ｅ電圧（例えばＶｏｏと等しくて
もよい。）の印加では遮断状態となる。この時Ｔ，とＴ
５は導通しＴ２は遮断される。Ｔｗのしきし、電圧の上
昇した状態は電源切断時も不揮発性に保持されるので再
びＲＯＭ−Ｅ信号を加えれば、このＲＯＭとして書込ま
れた情報すなわちＢ点よりＡ点が低電位にある関係を再
現して何度でも読み出すことが出来る。ＲＡＭに書込ま
れた情報が、Ａに比べＢ点が低電位である場合は、Ａ点
の電位が高いのでプログラムパルスを印加しても不揮発
性書込みが行われず、ＴＭのしきし、電圧は変化しない
がＲＯＭ−ＥまたはＲＡＭ−Ｅ信号を加えると、この交
叉結合形ィンバータは特別な書込みないこＡに比べＢの
電位が低い状態で安定するため、この電位関係が再現さ
れ、書込まれた情報は保持されている。このメモリセル
は通常のスタティックＲＡＭの動作が可能であり、その
内容を不揮発性書込みし、不揮発曲こ保存することが可
能であり、これをくりかえして読み出すＲＯＭ動作が可
能である。また不揮発性に記憶された内容を保存しなが
らスタティックＲＡＭ動作を行わせることができる。し
たがってこの記憶装置は、ＲＡＭ−Ｅ，ＲＯＭ一Ｅ信号
を選択することにより、ＲＡＭ動作と不揮発性ＲＯＭ動
作を自由に選択でき、またＲＯＭの内容を破壊すること
なくＲＡＭ動作を行わせることが可能である。不揮発性
のＲＯＭの内容を変更するには、使用した不揮発性託億
素子の種類により、書込み時と電圧または磁性の異なる
消去用プログラム電圧をドレーン、ゲートまたはソース
電極あるいはそれらのどれかに同時に加えるか、紫外線
、Ｘ線等を照擬するなどの方法で行うことができる。‘
６’まとめ 以上説明したごとく本発明によぱ、通常のスタティック
動作のＲＡＭののセルに対して不揮発性記憶素子を１ケ
用いることにより、セルを構成する素子数を殆んど増す
ことなく、ＲＡＭの動作を行わせ、かつ、任意の時点で
プログラムパルスを加えて記憶内容を固定してＲＯＭと
して動作し得る。

またさらに不揮発性記憶を消去するかまたはそのままで
再びＲＡＭとして勤可能である。したがって、本発明の
装置を用いれば、ＲＡＭとＲＯＭの両用途に使用でき、
またＲＯＭとして使用する場合も予めＲＡＭ動作により
記憶内容の入れ換えや修正をした後、これを不揮発性に
記憶し所望の記憶内容のＲＯＭを得ることができる。ま
た同一メモリボ−ド‘こＲＡＭ，ＲＯＭを混在して使用
する場合など、ピン配置、性能、そして機能的にも全く
互換性あるＲＡＭ，ＲＯＭ兼用デバイスの必要性は高い
が、この要求に合致するデバイスを実現し得る。本発明
を実施するための不揮発性記憶素子としては、不鍵発性
に導通、非導通が制御できる素子のなかから、不揮発性
の性能、不揮発性書込みに要するプログラム電圧や電流
、消去方法の差異等により最も適したものを選ぶことが
できる。

選択の対象となる不揮発性記憶素子の例をあげると、周
囲をＳｉ０２膿等の絶縁物で被覆したフローティングゲ
ート内に電荷を蓄える構造のいわゆるＦＡＭＯＳ形素子
や、その中でも２層ゲート構造を有する素子等が適当で
あり、特に不揮発性書込み前のしきい値電圧が低く通常
のトランジスタと同じ駆動条件で十分動作しうるものが
使用に便である。フローティングゲート形以外の不揮発
性記憶素子である例えば薄いＳｉ０２膜を介して電荷の
出し入れを行うＭＮＯＳ（金属−窒化シリコン一酸化シ
リコンーシリコン）素子などのトンネル注入形の電気的
な書換え可能の素子も使用することができる。強議電体
物質をゲート部に用い、その分極特性によりトランジス
タのしきし、値電圧を変化させ不揮発性に記憶する素子
を用いることも可能である。また電流を流して導体を切
断するいわゆるヒューズ形の不揮発性記憶素子を用いる
場合は、一度不揮発性書込みを行うと消去できないこと
を除けば、本発明の意図した効果を部分的に実現できる
。本発明の不揮発性記憶素子を含む交叉結合形ィンバー
タからなる双安定記憶回路は、その構成素子数やメモリ
ーセル面積を減らす種々の工夫が行なわれている。

例えば不揮発性記憶素子ではない負荷トランジスタは抵
抗に代えることが可能であり、高抵抗の拡散層や多結晶
シリコン層などを用いることにより、メモリーセル面積
と構成するトランジスタ数を減らすことが行われている
。本発賜に対してもそれらを適用することは妨げない。

【図面の簡単な説明】

第１図は従来技術の一例を示した構成図、第２図は本発
明の不揮発性半導体記憶装置の実施例を示す回路図、第
３図は第２図の不揮発性半導体記憶装置の動作のタイミ
ング波形を示す図、第４図は第２図において、Ａ点が低
電位、Ｂ点が高電位の場合Ａと、その逆の電位関係に保
持された状態の場合ＢでプログラムパルスＶＧＰ，Ｖｏ
Ｐを加え不揮発性書込みを行った際の不揮発性記憶素子
あるトランジスタのしきし、電圧変化△Ｖｔｈを示す図
、第５図、第６図は本発明の不揮発性記憶装置の他の実
施例を示す回路図である。 多７図 多え図 多４図 多３図 菊タ図 彩る図

Claims (1)

1. 【特許請求の範囲】 １ ２ケの交叉結合形インバータを含む双安定形記憶回
   路において、２ケの安定点のうち、外部刺戟なく高電位
   を保持する側の安定点に接続された負荷トランジスタ、
   又は外部刺戟なく低電位を保持する側の安定点に接続さ
   れた交叉結合トランジスタに、不揮発性記憶素子を用い
   、メモリ動作を行わせしめ、必要に応じて上記の不揮発
   性記憶素子からなるトランジスタにプログラム電圧を与
   え不揮発性書込みを行い、２ケの安定点の電位関係を固
   定し不揮発性に保持せしめることを可能ならしめる不揮
   発性半導体記憶装置。 ２ ２ケの交叉結合形インバータを含む双安定形記憶回
   路において、２ケの安定点のうち、少なくとも外部刺戟
   なく高電位を保持する側に接続された通常素子からなる
   負荷トランジスタに並列に不揮発性記憶素子である負荷
   トランジスタを挿入する。 この双安定形記憶回路により、通常のスタテイツクラン
   ダムアクセスメモリ動作を行わせしめ、必要に応じ不揮
   発性記憶素子にプログラム電圧を与え上記のランダムア
   クセスメモリの記憶内容の不揮発性書込みを行い、２ケ
   の安定点の電位関係を固定し不揮発性に保持せしめる。
   その後前記通常素子からなる負荷トランジスタまたは不
   揮発性記憶素子のいずれかを電気的に選択することによ
   り、不揮発性に記憶した内容を読み出すか、これを不揮
   発性に保持したまま通常のスタテイツクランダムアクセ
   スメモリ動作を行わせることが出来る特許請求の範囲第
   １項記載の不揮発性半導体記憶装置。