JPS6023529B2 - プッシュプル増幅器 - Google Patents
プッシュプル増幅器Info
- Publication number
- JPS6023529B2 JPS6023529B2 JP4924078A JP4924078A JPS6023529B2 JP S6023529 B2 JPS6023529 B2 JP S6023529B2 JP 4924078 A JP4924078 A JP 4924078A JP 4924078 A JP4924078 A JP 4924078A JP S6023529 B2 JPS6023529 B2 JP S6023529B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias
- base
- output
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 235000008331 Pinus X rigitaeda Nutrition 0.000 description 1
- 235000011613 Pinus brutia Nutrition 0.000 description 1
- 241000018646 Pinus brutia Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はオーディオ機器のパワーアンプ等に用いられる
プッシュプル増幅回路の改良に関するものである。
プッシュプル増幅回路の改良に関するものである。
かかる増幅回路の基本となるものはＡ級とＢ級のコンブ
リメンタリープツシュプル増幅回路である。
リメンタリープツシュプル増幅回路である。
ここでＡ級のものは一対の出力トランジスタは常に能動
領域にて動作し、遮断領域へ移行することがないのでス
イッチング歪が生じない利点が有るが、その反面バイア
ス電流を多く流す必要があり、熱損失が大きくなる欠点
がある。またＢ級のものはバイアス電流が少なくなって
熱損失は小さくなる利点が有るが、一対の出力トランジ
スタを交互に能動および遮断状態に切換えて動作させる
ため、スイッチング歪が発生する欠点がある。そこで本
発明が解決しようとする第１の目的はＡ級およびＢ級プ
ッシュプル増幅回路における欠点を共に除去して、熱損
失が少〈スイッチング歪のないプッシュプル増幅回路を
提供する点にあり、又本発明が解決しようとする第２の
目的はプッシュプル増幅動作を行なう出力トランジスタ
の動作電流を最小必要限度に容易に設定できるプッシュ
プル増幅回路を提供する点にある。以下図面に基づいて
本発明の一実施例を具体的に説明する。
領域にて動作し、遮断領域へ移行することがないのでス
イッチング歪が生じない利点が有るが、その反面バイア
ス電流を多く流す必要があり、熱損失が大きくなる欠点
がある。またＢ級のものはバイアス電流が少なくなって
熱損失は小さくなる利点が有るが、一対の出力トランジ
スタを交互に能動および遮断状態に切換えて動作させる
ため、スイッチング歪が発生する欠点がある。そこで本
発明が解決しようとする第１の目的はＡ級およびＢ級プ
ッシュプル増幅回路における欠点を共に除去して、熱損
失が少〈スイッチング歪のないプッシュプル増幅回路を
提供する点にあり、又本発明が解決しようとする第２の
目的はプッシュプル増幅動作を行なう出力トランジスタ
の動作電流を最小必要限度に容易に設定できるプッシュ
プル増幅回路を提供する点にある。以下図面に基づいて
本発明の一実施例を具体的に説明する。
第１図においてＮＰＮの出力トランジスタＱ，とＰＮＰ
の出力トランジスタＱ２の両ェミッタがそれぞれ抵抗Ｒ
，，Ｒ２を介して出力点ＯＵＴにて共通接続され、出力
点ＯＵ汀にはスピーカ等の負荷ＲＬが接続されて出力ト
ランジスタＱ，，Ｑ２で増幅した出力により駆動するよ
うになっている。トランジスタＱ，およびＱ２の両ベー
スにはそれぞれドライバートランジスタＱおよびＱ４の
ヱミッタが接続され、そのヱミッタと出力点ＯＵＴとの
間にはそれぞれェミッタ抵抗Ｒ３，Ｒ４が接続されてい
る。そして上記ドライバートランジスタＱおよびＱの両
ベース間には抵抗Ｒ５，Ｒ６，Ｒ７よりなる電圧分割手
段を介してベースバイアス発生手段からのベースバイア
ス電圧が供給されている。すなわちベースバイアス発生
手段はＮＰＮのトランジスタＱと、基準バイアスを発生
するダイオードＤ，，Ｄ２および電圧調整用抵抗Ｒ８と
ＰＮＰのトランジスタＱ６との直列回路より構成してお
り、ここに定電流源１からの電流が供給されると共にベ
ースを入力端ＩＮ‘こ接続した入力トランジスタＱ７に
より入力信号が印加されるよう構成されている。上記ト
ランジスタＱ５，Ｑ６は固定バイアス発生トランジスタ
として動作するものであり、該トランジスタＱ５，Ｑ６
には出力トランジスタＱ，，Ｑ２の電流を検出する可変
バイアストランジスタＱ，Ｑ９が接続されている。すな
わちＰＮＰトランジスタＱはエミツタがトランジスタＱ
５のベースに接続されると共に抵抗Ｒ９を介してトラン
ジスタＱ５のコレクタに接続され、又コレクタがトラン
ジスタＱ５のェミッタに接続され、さらにベースが抵抗
Ｒ，．，ダイオードＤ３を介して出力点ＯＵＴに接続さ
れており、ＮＰＮのトランジスタＱはェミッタがトラン
ジスタ松のベースに接続されると共にさらに抵抗Ｒ，ｏ
を介してトランジスタＱ６のコレクタに接続され、又コ
レクタがトランジスタＱ６のェミツタに接続され、ざら
にべ−スが抵抗Ｒ，２、ダイオードＤ４を介して出力点
ＯＵＴに接続されている。抵抗Ｒ，．とダイオード○３
および抵抗Ｒ，２とダイオードＤ４には定電流源１２，
１３からの電流が供給されて、トランジスタＱ，Ｑ９の
ベースに出力点ＯＵＴに対し一定電圧を供給するように
なっている。ここで可変バイアストランジスタＱ８，Ｑ
９は無信号時の動作点が第２図に示すＡ点にあるよう、
すなわちコレクタ電流が流れ始めようとする最低限のベ
ースバイアスが印放されるよう設定されており、このた
め無信号時はトランジスタＱ８，Ｑ９のコレクタ電流は
非常に少ない。
の出力トランジスタＱ２の両ェミッタがそれぞれ抵抗Ｒ
，，Ｒ２を介して出力点ＯＵＴにて共通接続され、出力
点ＯＵ汀にはスピーカ等の負荷ＲＬが接続されて出力ト
ランジスタＱ，，Ｑ２で増幅した出力により駆動するよ
うになっている。トランジスタＱ，およびＱ２の両ベー
スにはそれぞれドライバートランジスタＱおよびＱ４の
ヱミッタが接続され、そのヱミッタと出力点ＯＵＴとの
間にはそれぞれェミッタ抵抗Ｒ３，Ｒ４が接続されてい
る。そして上記ドライバートランジスタＱおよびＱの両
ベース間には抵抗Ｒ５，Ｒ６，Ｒ７よりなる電圧分割手
段を介してベースバイアス発生手段からのベースバイア
ス電圧が供給されている。すなわちベースバイアス発生
手段はＮＰＮのトランジスタＱと、基準バイアスを発生
するダイオードＤ，，Ｄ２および電圧調整用抵抗Ｒ８と
ＰＮＰのトランジスタＱ６との直列回路より構成してお
り、ここに定電流源１からの電流が供給されると共にベ
ースを入力端ＩＮ‘こ接続した入力トランジスタＱ７に
より入力信号が印加されるよう構成されている。上記ト
ランジスタＱ５，Ｑ６は固定バイアス発生トランジスタ
として動作するものであり、該トランジスタＱ５，Ｑ６
には出力トランジスタＱ，，Ｑ２の電流を検出する可変
バイアストランジスタＱ，Ｑ９が接続されている。すな
わちＰＮＰトランジスタＱはエミツタがトランジスタＱ
５のベースに接続されると共に抵抗Ｒ９を介してトラン
ジスタＱ５のコレクタに接続され、又コレクタがトラン
ジスタＱ５のェミッタに接続され、さらにベースが抵抗
Ｒ，．，ダイオードＤ３を介して出力点ＯＵＴに接続さ
れており、ＮＰＮのトランジスタＱはェミッタがトラン
ジスタ松のベースに接続されると共にさらに抵抗Ｒ，ｏ
を介してトランジスタＱ６のコレクタに接続され、又コ
レクタがトランジスタＱ６のェミツタに接続され、ざら
にべ−スが抵抗Ｒ，２、ダイオードＤ４を介して出力点
ＯＵＴに接続されている。抵抗Ｒ，．とダイオード○３
および抵抗Ｒ，２とダイオードＤ４には定電流源１２，
１３からの電流が供給されて、トランジスタＱ，Ｑ９の
ベースに出力点ＯＵＴに対し一定電圧を供給するように
なっている。ここで可変バイアストランジスタＱ８，Ｑ
９は無信号時の動作点が第２図に示すＡ点にあるよう、
すなわちコレクタ電流が流れ始めようとする最低限のベ
ースバイアスが印放されるよう設定されており、このた
め無信号時はトランジスタＱ８，Ｑ９のコレクタ電流は
非常に少ない。
従って抵抗Ｒ９，Ｒ，ｏの電圧降下も非常に小さくなり
、出力トランジスタＱ，，Ｑ２の両ベース間電圧はトラ
ンジスタＱ５，Ｑ６のそれぞれのベース・ェミツタ間電
圧と、ダイオードＤ，，Ｄ２の順方向降下電圧と、抵抗
Ｒ８で生じる電圧の和に基づいて設定される。こうして
入力トランジスタＱ７から信号が印加され、出力点ＯＵ
Ｔがその入力信号により正側に遷移すると、出力トラン
ジスタＱ，に電流が流れてそのトランジスタＱ，のベー
スと出力点ＯＵＴとの間の電圧が増加するため、トラン
ジスタＱによって電流を検出し、そのベース・ェミッタ
間電圧が増加し、トランジスタＱ８にコレクタ電流が流
れる。
、出力トランジスタＱ，，Ｑ２の両ベース間電圧はトラ
ンジスタＱ５，Ｑ６のそれぞれのベース・ェミツタ間電
圧と、ダイオードＤ，，Ｄ２の順方向降下電圧と、抵抗
Ｒ８で生じる電圧の和に基づいて設定される。こうして
入力トランジスタＱ７から信号が印加され、出力点ＯＵ
Ｔがその入力信号により正側に遷移すると、出力トラン
ジスタＱ，に電流が流れてそのトランジスタＱ，のベー
スと出力点ＯＵＴとの間の電圧が増加するため、トラン
ジスタＱによって電流を検出し、そのベース・ェミッタ
間電圧が増加し、トランジスタＱ８にコレクタ電流が流
れる。
ここで各トランジスタの電流増幅率が大きければ、抵抗
Ｒ９に流れる電流の殆んどがトランジスタＱ８のコレク
タ電流となり、抵抗Ｒ８に流れる電流は無信号時と同じ
になってトランジスタＱ，Ｑの両コレクタ間の電圧は無
信号時と同一に保たれる。一方、トランジスタＱの動作
点は第２図においてＡ点からＢ点に移行するが、この時
のベース・ェミツタ間の電圧の変化は微小であり、トラ
ンジスタＱ８のベース・コレクタ間の電圧も無信号時と
略同じであ。又抵抗Ｒ，．とダイオードＤ３には定電流
ら‘こより電流が供聯合され、その電流降下は常に一定
である。従って出力点ＯＵＴに対するトランジスタＱ２
のベース電圧は無信号時とほぼ同じ電圧に保たれること
になり、出力トランジスタＱ２が遮断領域に移行するこ
とはない。次いで入力信号条件により出力点ＯＵＴが負
側に遷移して出力トランジスタＱ２が増幅動作する場合
も、前述と同様の作用により出力トランジスタＱ，は遮
断領域に移行することはない。
Ｒ９に流れる電流の殆んどがトランジスタＱ８のコレク
タ電流となり、抵抗Ｒ８に流れる電流は無信号時と同じ
になってトランジスタＱ，Ｑの両コレクタ間の電圧は無
信号時と同一に保たれる。一方、トランジスタＱの動作
点は第２図においてＡ点からＢ点に移行するが、この時
のベース・ェミツタ間の電圧の変化は微小であり、トラ
ンジスタＱ８のベース・コレクタ間の電圧も無信号時と
略同じであ。又抵抗Ｒ，．とダイオードＤ３には定電流
ら‘こより電流が供聯合され、その電流降下は常に一定
である。従って出力点ＯＵＴに対するトランジスタＱ２
のベース電圧は無信号時とほぼ同じ電圧に保たれること
になり、出力トランジスタＱ２が遮断領域に移行するこ
とはない。次いで入力信号条件により出力点ＯＵＴが負
側に遷移して出力トランジスタＱ２が増幅動作する場合
も、前述と同様の作用により出力トランジスタＱ，は遮
断領域に移行することはない。
なお抵抗戊５〜Ｒ７で示した電圧分割手段は上記トラン
ジスタＱ，Ｑ６、ダイオードＤ，，Ｄ２、抵抗Ｒ８で構
成されるバイアス発生回路からの発生電圧を分割して出
力トランジスタＱ，，Ｑ２の両ベース間にバイアス電圧
を印加するよう作用するものである。
ジスタＱ，Ｑ６、ダイオードＤ，，Ｄ２、抵抗Ｒ８で構
成されるバイアス発生回路からの発生電圧を分割して出
力トランジスタＱ，，Ｑ２の両ベース間にバイアス電圧
を印加するよう作用するものである。
なわち上記したバイアス発生回路は前述の説明で明らか
なとおり、トランジスタＱ５，Ｑ６のベース・ェミツタ
間電圧を用いるため、いわゆるバリスタ等を用いるバイ
アス発生回路に比べて、出力トランジスタＱ，，Ｑ２の
両ベース間に加わる電圧が大きくなる鏡向にある。すな
わち出力トランジスタＱ，，Ｑ２の動作電流を必要最小
限の値まで下げられないこともあり、そのため上記バイ
アス発生回路に用いるトランジス外まベース・ェミッタ
間電圧の小さな、例えばチップサイズの大きなドライバ
ー用トランジスタ等を使用せざるを得ない。上記抵抗Ｒ
５〜Ｒ７で示す電圧分割手段はこの様にトランジスタを
含むバイアス発生回路からのバイアス電圧を容易に分割
し、出力トランジスタＱ，，Ｑ２の動作電流を必要最小
限の値まで下げることを可能とし、これにより、熱損失
が極端に少ない出力動作特性を持たせることを可能にし
ており、同時にその抵抗値を種々選定することによりバ
イアス回路に使用できるトランジスタの範囲を広げるこ
とを可能にしている。上記電圧分割手段は第３図又は第
４図に示すように抵抗Ｒ５とＲ７の組合せにしても、又
抵抗Ｒ６とＲ７の組合せにしても同一の作用効果が得ら
れることは明らかである。
なとおり、トランジスタＱ５，Ｑ６のベース・ェミツタ
間電圧を用いるため、いわゆるバリスタ等を用いるバイ
アス発生回路に比べて、出力トランジスタＱ，，Ｑ２の
両ベース間に加わる電圧が大きくなる鏡向にある。すな
わち出力トランジスタＱ，，Ｑ２の動作電流を必要最小
限の値まで下げられないこともあり、そのため上記バイ
アス発生回路に用いるトランジス外まベース・ェミッタ
間電圧の小さな、例えばチップサイズの大きなドライバ
ー用トランジスタ等を使用せざるを得ない。上記抵抗Ｒ
５〜Ｒ７で示す電圧分割手段はこの様にトランジスタを
含むバイアス発生回路からのバイアス電圧を容易に分割
し、出力トランジスタＱ，，Ｑ２の動作電流を必要最小
限の値まで下げることを可能とし、これにより、熱損失
が極端に少ない出力動作特性を持たせることを可能にし
ており、同時にその抵抗値を種々選定することによりバ
イアス回路に使用できるトランジスタの範囲を広げるこ
とを可能にしている。上記電圧分割手段は第３図又は第
４図に示すように抵抗Ｒ５とＲ７の組合せにしても、又
抵抗Ｒ６とＲ７の組合せにしても同一の作用効果が得ら
れることは明らかである。
本発明は以上のように構成されているので、出力トラン
ジスタは常に能動領域で動作し、遮断領域へ移行するこ
とがないのでＢ級プッシュプル増幅回路にみられるスイ
ッチング歪を発生させることはなく、又バイアス発生回
路からの発生電圧を電圧分割手段を介して出力トランジ
スタの両ベース間に印加するよう構成したため、最小必
要限の動作電流で出力トランジスタを駆動することが出
来、そのため熱損失を極端に少なくできる効果が有る
ジスタは常に能動領域で動作し、遮断領域へ移行するこ
とがないのでＢ級プッシュプル増幅回路にみられるスイ
ッチング歪を発生させることはなく、又バイアス発生回
路からの発生電圧を電圧分割手段を介して出力トランジ
スタの両ベース間に印加するよう構成したため、最小必
要限の動作電流で出力トランジスタを駆動することが出
来、そのため熱損失を極端に少なくできる効果が有る
第１図は本発明の一実施例を示す回路図、第２図は第１
図の実施例に用いられるトランジスタの動作特性図、第
３図および第４図は電圧分割手段の変形例を示す結線図
である。 Ｑ，，Ｑ２…出力トランジスタ、Ｑ５，Ｑ・・・バイア
ス発生トランジスタ、Ｑ８，Ｑ９…電流検出トランジス
タ、Ｒ５〜Ｒ７・・・抵抗（電圧分割手段）。 第ｌ図肇２図 繁３図 第４図
図の実施例に用いられるトランジスタの動作特性図、第
３図および第４図は電圧分割手段の変形例を示す結線図
である。 Ｑ，，Ｑ２…出力トランジスタ、Ｑ５，Ｑ・・・バイア
ス発生トランジスタ、Ｑ８，Ｑ９…電流検出トランジス
タ、Ｒ５〜Ｒ７・・・抵抗（電圧分割手段）。 第ｌ図肇２図 繁３図 第４図
Claims (1)
- １ エミツタが夫々抵抗を介して出力点にて共通接続さ
れる第１および第２の出力トランジスタのベース間に接
続されたベースバイアス手段をしてプツシユプル動作す
る増幅回路において、前記ベースバイアス手段は前記出
力点に対し一定電圧を発生する第１および第２の定電圧
発生手段と、前記第１の出力トランジスタのベースに抵
抗を介してエミツタが接続され、かつ前記第１の定電圧
発生手段にベースが接続された第１のバイアストランジ
スタと、前記第２の出力トランジスタのベースに抵抗を
介してエミツタが接続され、かつ前記第２の定電圧発生
手段にベースが接続された第２のバイアストランジスタ
と、前記第１の出力トランジスタのベースにコレクタが
接続され、前記第１のバイアストランジスタのエミツタ
にベースが接続され、前記第１のバイアストランジスタ
のコレクタにエミツタが接続された第３のバイアストラ
ンジスタと、前記第２の出力トランジスタのベースにコ
レクタが接続され、前記第２のバイアストランジスタの
エミツタにベースが接続され、前記第２のバイアストラ
ンジスタのコレクタにエミツタが接続された第４のバイ
アストランジスタと、前記第３および第４のバイアスト
ランジスタのエミツタ間に接続された基準バイアス発生
手段とを備え、さらに前記第１および第２の出力トラン
ジスタのベースと前記バイアス発生回路との間に、該バ
イアス発生回路からの発生電圧を分割する手段を接続し
たことを特徴とするプツシユプル増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4924078A JPS6023529B2 (ja) | 1978-04-27 | 1978-04-27 | プッシュプル増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4924078A JPS6023529B2 (ja) | 1978-04-27 | 1978-04-27 | プッシュプル増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54142048A JPS54142048A (en) | 1979-11-05 |
| JPS6023529B2 true JPS6023529B2 (ja) | 1985-06-07 |
Family
ID=12825339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4924078A Expired JPS6023529B2 (ja) | 1978-04-27 | 1978-04-27 | プッシュプル増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6023529B2 (ja) |
-
1978
- 1978-04-27 JP JP4924078A patent/JPS6023529B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54142048A (en) | 1979-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254379A (en) | Push-pull amplifier circuit | |
| EP0014095A1 (en) | PNP output short circuit protection | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| GB2037111A (en) | Signal change-over amplifier | |
| US3124757A (en) | Source | |
| JPS6313571B2 (ja) | ||
| JPS6023529B2 (ja) | プッシュプル増幅器 | |
| JPS6214731Y2 (ja) | ||
| JPS5836844B2 (ja) | プッシュプル増幅回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JPS6029247B2 (ja) | プツシユプル増幅器 | |
| JPS6223133Y2 (ja) | ||
| JPS6040017Y2 (ja) | 電力増幅回路 | |
| JPH082009B2 (ja) | 増幅回路 | |
| JPH02237205A (ja) | プッシュプル出力段を含む増幅器回路 | |
| JPS6023530B2 (ja) | プッシュプル増幅回路 | |
| JPS6119547Y2 (ja) | ||
| JPH0540577Y2 (ja) | ||
| JP2834929B2 (ja) | 増幅回路 | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPS6362124B2 (ja) | ||
| JPS6119549Y2 (ja) |