JPH02237205A - プッシュプル出力段を含む増幅器回路 - Google Patents
プッシュプル出力段を含む増幅器回路Info
- Publication number
- JPH02237205A JPH02237205A JP1318715A JP31871589A JPH02237205A JP H02237205 A JPH02237205 A JP H02237205A JP 1318715 A JP1318715 A JP 1318715A JP 31871589 A JP31871589 A JP 31871589A JP H02237205 A JPH02237205 A JP H02237205A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- current
- transistor
- output
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010521 absorption reaction Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は増幅器出力段回路に関し、さらに具体的にはラ
ウ１・スピーカを駆動するための出方段回路に対して必
ずしも排他的でなく適用可能な増幅器出力段回路に関す
る。
ウ１・スピーカを駆動するための出方段回路に対して必
ずしも排他的でなく適用可能な増幅器出力段回路に関す
る。
？従来の技術〕 ■典型的な
先行技術としての増幅器出力段回路は直列に接続された
ＮＰＮ及びＰＮＰ ｌ−ランジスタを含み、２つのトラ
ンジスタ間の１つのノードにおいて与えられた出力を具
えるプッシュ−プル構成において駆動されるように配置
構成されている。
先行技術としての増幅器出力段回路は直列に接続された
ＮＰＮ及びＰＮＰ ｌ−ランジスタを含み、２つのトラ
ンジスタ間の１つのノードにおいて与えられた出力を具
えるプッシュ−プル構成において駆動されるように配置
構成されている。
入力信号の１つの半サイクルにおいて電流は出力に結合
された負荷に対して発生されており、方、他の半サイク
ルにおいてはＮＰＮ トランジスタを介して電流はＰＮ
Ｐ ｝ランジスタによって負荷から吸収されている。
された負荷に対して発生されており、方、他の半サイク
ルにおいてはＮＰＮ トランジスタを介して電流はＰＮ
Ｐ ｝ランジスタによって負荷から吸収されている。
このような型の出力段回路はいくつかの問題点を含んで
いる。トランジスタに対する望ましいバイアス電流を得
ることは難しい。なぜならば、このことは各トランジス
タのＶＢＥ値に関する精密に設定された情報を必要とす
るからである。またＰＮＰパワートランジスタを用いる
ことは半導体ダイ上により大きな占有面積を必要とする
。一般的にその回路は低電流容量の性能しかない。
いる。トランジスタに対する望ましいバイアス電流を得
ることは難しい。なぜならば、このことは各トランジス
タのＶＢＥ値に関する精密に設定された情報を必要とす
るからである。またＰＮＰパワートランジスタを用いる
ことは半導体ダイ上により大きな占有面積を必要とする
。一般的にその回路は低電流容量の性能しかない。
別の周知の増幅器においては、ＰＮＰ トランジスタは
複合ダーリントンＰＮｌ”ＮＰＮ出力段によって置き換
えられていて、大きなＰＮＰパワートランジスタに対す
る必要性を省略している。この型の増幅器もまだ上記の
バイアスの問題点を免れることはなくかつまた安定性の
問題点、即ち高利得ダーリントン段を含むことによる発
振しやすい傾向を持つという問題点を含んでいる。
複合ダーリントンＰＮｌ”ＮＰＮ出力段によって置き換
えられていて、大きなＰＮＰパワートランジスタに対す
る必要性を省略している。この型の増幅器もまだ上記の
バイアスの問題点を免れることはなくかつまた安定性の
問題点、即ち高利得ダーリントン段を含むことによる発
振しやすい傾向を持つという問題点を含んでいる。
本発明は上起問題点が軽減化された増幅器出力段回路を
提供することを目的とする。
提供することを目的とする。
本発明によるζ、入力端子と、負荷へ結合する出力端子
と、入力端子へ結合されて出力端子へ電流を供給する電
流源部分と、出力端子からの電流を吸収する電流吸収部
分と、入力端子に結合されて、電流吸収段を駆動し、電
流吸収及び発生源段とカスコード段をバイアスする電圧
バイアス手段との両方をバイアスするカスコード段とか
ら構成されるプッシュ−プル出力段からなる増幅器出力
段回路が提供される。
と、入力端子へ結合されて出力端子へ電流を供給する電
流源部分と、出力端子からの電流を吸収する電流吸収部
分と、入力端子に結合されて、電流吸収段を駆動し、電
流吸収及び発生源段とカスコード段をバイアスする電圧
バイアス手段との両方をバイアスするカスコード段とか
ら構成されるプッシュ−プル出力段からなる増幅器出力
段回路が提供される。
望ましくは、電流発生源段はＰＮＰダーリン１・ン段を
含むことがよい。
含むことがよい。
カスコード段は低出力インピーダンスドライバ段によっ
て駆動されること、しかも低出力インピーダンスドライ
バ段はエミッタホロワであることが有利である。
て駆動されること、しかも低出力インピーダンスドライ
バ段はエミッタホロワであることが有利である。
電流吸収段は電流利得部分を含むことが望ましい。電流
利得部分はカレントミラーもしくはべ一タβ利得結合ト
ランジスタを含むことが望ましい。
利得部分はカレントミラーもしくはべ一タβ利得結合ト
ランジスタを含むことが望ましい。
入力端子と出力端子との間にミラーキャパシタンスが結
合されていてもよい。
合されていてもよい。
ラウドスピーカ用増幅器出力段回路は電流発生源及び吸
収源部分を含み、プッシュ−プル構成に配置構成され、
しかも電流吸収段部分を駆動しかつ電流吸収段および発
生段部分の両方をノくイアスしている。
収源部分を含み、プッシュ−プル構成に配置構成され、
しかも電流吸収段部分を駆動しかつ電流吸収段および発
生段部分の両方をノくイアスしている。
本発明に従う出力段からなる増幅器出力段回路の一例と
しての実施例は添付される図面を参照してここに記載さ
れる。
しての実施例は添付される図面を参照してここに記載さ
れる。
第１図は本発明の増幅器出力段回路の一実施例を図示し
ている。
ている。
第２図ａ及び第２図ｂは第１図の増幅器に対する電流利
得部分の別の実施例を図示している。
得部分の別の実施例を図示している。
第１図を参照すると、入力端子ＩＯはエミ・ソタホロワ
段１１によって形成された低インピーダンスドライバ段
のベースへ結合されており、エミ・ソタホロワ段１１は
電源供給ライン１２へ結合されたコレクタ及び電流源１
３を介して接地基準端子ｌ４へ結合されたエミッタを具
備している。
段１１によって形成された低インピーダンスドライバ段
のベースへ結合されており、エミ・ソタホロワ段１１は
電源供給ライン１２へ結合されたコレクタ及び電流源１
３を介して接地基準端子ｌ４へ結合されたエミッタを具
備している。
ＮＰＮ ｝ランジスタ１１のエミツタはＰＮＰ ｝ラン
ジスタ２ｌ及び２２からなるＰＮＰダーリントン段２０
へ結合されている。２つのＰＮＰ ｝ランジスタ２１及
び２２のエミッタは電源供給ライン１２へ結合されてい
る。トランジスタ２１のエミッタは抵抗２３を介して電
源供給ライン１２へ結合されておりトランジスタ２１を
通過して流れる電流を決定し、かつまたトランジスタ２
２のベースへ流れる電流を決定している。トランジスタ
２１のコレクタは接地基準端子１４へ結合されている。
ジスタ２ｌ及び２２からなるＰＮＰダーリントン段２０
へ結合されている。２つのＰＮＰ ｝ランジスタ２１及
び２２のエミッタは電源供給ライン１２へ結合されてい
る。トランジスタ２１のエミッタは抵抗２３を介して電
源供給ライン１２へ結合されておりトランジスタ２１を
通過して流れる電流を決定し、かつまたトランジスタ２
２のベースへ流れる電流を決定している。トランジスタ
２１のコレクタは接地基準端子１４へ結合されている。
ダーリントン段２０への入力はトランジスタ２１のベー
スへ結合されており、一方出力はトランジスタ２２のコ
レクタから取られており、その出力は電流源ＮＰＮ ｈ
ランジスタ３０のベースを駆動するべく結合されている
。
スへ結合されており、一方出力はトランジスタ２２のコ
レクタから取られており、その出力は電流源ＮＰＮ ｈ
ランジスタ３０のベースを駆動するべく結合されている
。
電流源１・ランジスタ３０のコレクタは電源供給ライン
１２へ結合されており、一方そのエミッタは１つの出力
端子８０へ結合されており、動作状態では、ラウ１・ス
ピーカのような負荷が接続されている。
１２へ結合されており、一方そのエミッタは１つの出力
端子８０へ結合されており、動作状態では、ラウ１・ス
ピーカのような負荷が接続されている。
トランジスタ２１． ２２及び３０は抵抗２３とともに
出力端子８０へ電流を発生させるための電流源部分を形
成している。エミッタホロワトランジスタ１１のエミッ
タはまたカスコード接続されたＰＮＰ ｈランジスタ５
０のエミッタへ結合されており、ＰＮＰトランジスタ５
０のベースはバイアス電圧源４ｏへ結合されている。
出力端子８０へ電流を発生させるための電流源部分を形
成している。エミッタホロワトランジスタ１１のエミッ
タはまたカスコード接続されたＰＮＰ ｈランジスタ５
０のエミッタへ結合されており、ＰＮＰトランジスタ５
０のベースはバイアス電圧源４ｏへ結合されている。
電圧源４０は３つのＰＮＰ トランジスタ４１， ４２
，及び４３、１つの抵抗４４及び１つの電流源４５を含
んでいる。
，及び４３、１つの抵抗４４及び１つの電流源４５を含
んでいる。
ＰＮＰ ｝ランジスタ４３のエミッタは電源供給ライン
１２へ結合されている。ＰＮＰ ｌ−ランジスタ４ｌは
そのベースをＰＮＰ トランジスタ４３のコレクタへ結
合させ、かつそのベースを電流源４５を介して接地基準
端子１４へ結合させ、かつそのコレクタを接地基準端子
１４へ結合させかつそのエミッタをＰＮＰトランジスタ
４２のベース及びコレクタヘ結合させている。ＰＮＰト
ランジスタ４２のエミッタはＰＮＰ ｌ−ランジスタ４
３のベースへ結合され、抵抗４４を介して電源供給ライ
ン１２へ結合されており、ＰＮＰ トランジスタ４ｌ及
び４２を通して流れる電流を設定している。電流源４５
はＰＮＰ トランジスタ４３へ電流を供給している。電
圧源４０の出力はＰＮＰトランジスタ４ｌのベースにお
いて取られており、かつカスコードトランジスタ５０の
ベースへ結合サれている。
１２へ結合されている。ＰＮＰ ｌ−ランジスタ４ｌは
そのベースをＰＮＰ トランジスタ４３のコレクタへ結
合させ、かつそのベースを電流源４５を介して接地基準
端子１４へ結合させ、かつそのコレクタを接地基準端子
１４へ結合させかつそのエミッタをＰＮＰトランジスタ
４２のベース及びコレクタヘ結合させている。ＰＮＰト
ランジスタ４２のエミッタはＰＮＰ ｌ−ランジスタ４
３のベースへ結合され、抵抗４４を介して電源供給ライ
ン１２へ結合されており、ＰＮＰ トランジスタ４ｌ及
び４２を通して流れる電流を設定している。電流源４５
はＰＮＰ トランジスタ４３へ電流を供給している。電
圧源４０の出力はＰＮＰトランジスタ４ｌのベースにお
いて取られており、かつカスコードトランジスタ５０の
ベースへ結合サれている。
この電圧源４０は電源供給ライン■２から３倍のベース
ーエミッタ接合電圧に相当する電圧を与えている。
ーエミッタ接合電圧に相当する電圧を与えている。
カスコードトランシスタ５０のコレクタは１つの抵抗６
２と２つのＮＰＮカレントミラー結合トランジスタ６０
及び６１を含む源流利得部分に結合されており、２つの
ＮＰＮカレントミラー結合トランジスタ６０及び６１の
エミッタ領域の比に１を加えた値に等しい利得係数を保
有している。ＮＰＮ ｈランジスタ６０及び６１のエミ
ッタは互いに共通に結合されかつ抵抗６２を介して接地
基準端子１４へ結合されていて、トランジスタ５０．
６０及び６１を通して流れる電流を設定している。トラ
ンジスタ６０及び６１のベースは共通に接続されてカス
コードＰＮＰ ｌ−ランジスタ５０及びＮＰＮ トラン
ジスタ６１のコレクタへ結合されている。ＮＰＮ ｌ−
ランジスタ６０のコレクタは電源供給ライン１２へ結合
されている。もしも高利得が必要とされる場合には、Ｐ
ＮＰ トランジスタ６１は、抵抗でＮＰＮベータ（β）
利得を形成する第２図ａもしくは第２図ｂにおいて図示
されるように結合された抵抗６３によって置換されるこ
とが有効である。
２と２つのＮＰＮカレントミラー結合トランジスタ６０
及び６１を含む源流利得部分に結合されており、２つの
ＮＰＮカレントミラー結合トランジスタ６０及び６１の
エミッタ領域の比に１を加えた値に等しい利得係数を保
有している。ＮＰＮ ｈランジスタ６０及び６１のエミ
ッタは互いに共通に結合されかつ抵抗６２を介して接地
基準端子１４へ結合されていて、トランジスタ５０．
６０及び６１を通して流れる電流を設定している。トラ
ンジスタ６０及び６１のベースは共通に接続されてカス
コードＰＮＰ ｌ−ランジスタ５０及びＮＰＮ トラン
ジスタ６１のコレクタへ結合されている。ＮＰＮ ｌ−
ランジスタ６０のコレクタは電源供給ライン１２へ結合
されている。もしも高利得が必要とされる場合には、Ｐ
ＮＰ トランジスタ６１は、抵抗でＮＰＮベータ（β）
利得を形成する第２図ａもしくは第２図ｂにおいて図示
されるように結合された抵抗６３によって置換されるこ
とが有効である。
カスコードＰＮＰ ｌ−ランジスタ５０は、実際上その
エミッタをＰＮＰダーリントントランジスタ２１のベー
スへ結合し、かつそのベースを電圧源４０の出力へ結合
しているため、そのダーリントン段のためのバイアス電
圧を供給するように動作している。このことは、電圧源
４０の３倍のペースエミッタ接合電圧はＰＮＰ ｝ラン
ジスタ５０，２１及び２２の３つのベース−エミッタ接
合に整合しているということを意味している。いったん
、カスコードＰＮＰトランジスタ５０におけるコレクタ
電流が後続する電流利得部分によって供給される場合に
は、ＰＮＰ ｝ランジスタ２２における電流は決定され
電流源４５の関数となる。
エミッタをＰＮＰダーリントントランジスタ２１のベー
スへ結合し、かつそのベースを電圧源４０の出力へ結合
しているため、そのダーリントン段のためのバイアス電
圧を供給するように動作している。このことは、電圧源
４０の３倍のペースエミッタ接合電圧はＰＮＰ ｝ラン
ジスタ５０，２１及び２２の３つのベース−エミッタ接
合に整合しているということを意味している。いったん
、カスコードＰＮＰトランジスタ５０におけるコレクタ
電流が後続する電流利得部分によって供給される場合に
は、ＰＮＰ ｝ランジスタ２２における電流は決定され
電流源４５の関数となる。
電流利得段トランジスタ６０及び６１のエミッタは、入
力信号のほぼ半サイクルの期間中に出力端子８０冫ら電
流を吸収するために接続された電流吸収部］ ０ 分７０を駆動するために結合されている。
力信号のほぼ半サイクルの期間中に出力端子８０冫ら電
流を吸収するために接続された電流吸収部］ ０ 分７０を駆動するために結合されている。
電流吸収部分は４つのＮＰＮ トランジスタ７１，７２
，７３及び７４と２つの抵抗７５及び７６から構成され
ている。電流利得部分のトランジスタ６０及び６１のエ
ミッタはＮＰＮ トランジスタ７２のベース及び抵抗７
５を介してＮＰＮトランジスタ７ｌのベースへ結合され
ている。ＮＰＮ トランジスタ７ｌ及び７２のエミッタ
は接地基準端子１４へ結合されている。ＮＰＮトランジ
スタ７Ｉのコレクタは今度はＰＮＰダーリントン段のＰ
ＮＰトランジスタ２２のコレクタヘダイオードとして接
続されたＮＰＮ ｝ランジスタ７４を介して結合されて
おり、一方ＮＰＮ ｝ランジスタ７２のコレクタは出力
端子８０へ結合されている。
，７３及び７４と２つの抵抗７５及び７６から構成され
ている。電流利得部分のトランジスタ６０及び６１のエ
ミッタはＮＰＮ トランジスタ７２のベース及び抵抗７
５を介してＮＰＮトランジスタ７ｌのベースへ結合され
ている。ＮＰＮ トランジスタ７ｌ及び７２のエミッタ
は接地基準端子１４へ結合されている。ＮＰＮトランジ
スタ７Ｉのコレクタは今度はＰＮＰダーリントン段のＰ
ＮＰトランジスタ２２のコレクタヘダイオードとして接
続されたＮＰＮ ｝ランジスタ７４を介して結合されて
おり、一方ＮＰＮ ｝ランジスタ７２のコレクタは出力
端子８０へ結合されている。
従って、回路の良好なバイアスを保証するために重要な
ループ（ｖｉｔａｌ ｌｏｏｐ）が形成されている。
ループ（ｖｉｔａｌ ｌｏｏｐ）が形成されている。
ＰＮＰ ｝ランジスタ２２のコレクタからの電流はＮＰ
Ｎトランジスタ７１のコレクタにおける電流を設電流を
設定し、これによって今度はトランジスタ３０における
電流を設定する。トランジスタ７２の零人カコレクタ電
流（ｃｏｌｌｅｃｔｏｒ ｑｕｉｅｓｃｅｎｔ ｃｕｒ
ｒｅｎｔ）ノ振幅はトランジスタ７１と７２のエミッタ
領域の比に依存している。
Ｎトランジスタ７１のコレクタにおける電流を設電流を
設定し、これによって今度はトランジスタ３０における
電流を設定する。トランジスタ７２の零人カコレクタ電
流（ｃｏｌｌｅｃｔｏｒ ｑｕｉｅｓｃｅｎｔ ｃｕｒ
ｒｅｎｔ）ノ振幅はトランジスタ７１と７２のエミッタ
領域の比に依存している。
ＮＰＮトランジスタ７３は、トランジスタ７１と７２の
コレクタ間にダイオードとして実装されているがメ、中
間の吸収電流においてトランジスタ７ｌの飽和を防止す
るために使用されている。高い吸収電流においては、抵
抗７５はトランジスタ７Ｉのコレクタ電流を制限し、出
力端子８ｏにおける電圧をトランジスタ７２の飽和電圧
の値に到達するように設定している。ダイオード接続さ
れたトランジスタ７４及びトランジスタ７１及び７２の
コレクタ間に結合された抵抗７６はクロスオーバ経路（
ｃｒｏｓｓｏｖｅｒ ｐａｓｓａｇｅ）を平滑化するた
めに使用されている。
コレクタ間にダイオードとして実装されているがメ、中
間の吸収電流においてトランジスタ７ｌの飽和を防止す
るために使用されている。高い吸収電流においては、抵
抗７５はトランジスタ７Ｉのコレクタ電流を制限し、出
力端子８ｏにおける電圧をトランジスタ７２の飽和電圧
の値に到達するように設定している。ダイオード接続さ
れたトランジスタ７４及びトランジスタ７１及び７２の
コレクタ間に結合された抵抗７６はクロスオーバ経路（
ｃｒｏｓｓｏｖｅｒ ｐａｓｓａｇｅ）を平滑化するた
めに使用されている。
入力端子１０と出力端子８０との間に結合されたミラー
キャパシタンス８１は増幅器周波数位相シフトを補償す
るために使用されている。
キャパシタンス８１は増幅器周波数位相シフトを補償す
るために使用されている。
動作状態において、前置増幅器からのオーディオ信号の
ような発振している入力信号は増幅器の入力端子１０へ
印加されている。
ような発振している入力信号は増幅器の入力端子１０へ
印加されている。
電流がエミッタホロワ段ＮＰＮ トランジスタ１ｌのベ
ースへ結電される入力信号の半サイクルの期間中、エミ
ッタホロワは、カスコード接続ＰＮＰトランジスタ５０
を通して電流利得段のＮＰＮミラー接続トランジスタ６
０へ流入するダイナミックなエミッタ出力電流（ｅｒｎ
ｉｔｔｅｒ ｄｙｎａｍｉｃ ｏｕｔｐｕｔ ｃｕｒｒ
ｅｎｔ）を与えることになる。この電流利得段は今度は
出力端子８０からの電流を吸収する電流吸収部分７０を
駆動する。
ースへ結電される入力信号の半サイクルの期間中、エミ
ッタホロワは、カスコード接続ＰＮＰトランジスタ５０
を通して電流利得段のＮＰＮミラー接続トランジスタ６
０へ流入するダイナミックなエミッタ出力電流（ｅｒｎ
ｉｔｔｅｒ ｄｙｎａｍｉｃ ｏｕｔｐｕｔ ｃｕｒｒ
ｅｎｔ）を与えることになる。この電流利得段は今度は
出力端子８０からの電流を吸収する電流吸収部分７０を
駆動する。
反対の半サイクルにおいては、電流はエミッタホロワト
ランジスタ１ｌのベースから流れ出し、ＰＮＰダーリン
トン段２０から電流を吸収し、トランジスタ２１及び２
２を通してトランジスタ３０のベースへ、電流が供給さ
れるようにしている。トランジスタ３０は次に出力端子
８０へ電流を発生させている。
ランジスタ１ｌのベースから流れ出し、ＰＮＰダーリン
トン段２０から電流を吸収し、トランジスタ２１及び２
２を通してトランジスタ３０のベースへ、電流が供給さ
れるようにしている。トランジスタ３０は次に出力端子
８０へ電流を発生させている。
出力端子８０からそれぞれ発生されかつ吸収される電流
ΔＩ１及びΔ■２とエミッタホロワ段１１の電流Δ■と
の関係は以下の通りである、即ち、ΔＩｔ−ΔＩ・β２
，・β、 ΔＩ２＝ΔＩ−Ｎ ・ β、 ここでは、β，及びβ、は回路のＰＮＰ及びＮＰＮトラ
ンジスタのそれぞれの利得でありかつＮは電流利得部分
の利得係数である。
ΔＩ１及びΔ■２とエミッタホロワ段１１の電流Δ■と
の関係は以下の通りである、即ち、ΔＩｔ−ΔＩ・β２
，・β、 ΔＩ２＝ΔＩ−Ｎ ・ β、 ここでは、β，及びβ、は回路のＰＮＰ及びＮＰＮトラ
ンジスタのそれぞれの利得でありかつＮは電流利得部分
の利得係数である。
ＰＮＰ ｌ−ランジスタの利得β，の値に依存して、利
得係数Ｎは伝達関数特性の一様性（ｅｑｕａｌｊｔｙ）
を得るために選択可能である。
得係数Ｎは伝達関数特性の一様性（ｅｑｕａｌｊｔｙ）
を得るために選択可能である。
本発明の増幅器回路は前述の通り先行技術の回路に対し
て数多くの利点を具備している。回路は高い電流容量性
能を具えているが、低インピーダンスドライブを与える
エミッタホロワ段によってそれ自身が駆動されているた
めに従来技術による回路に比べて本質的により安定であ
る。
て数多くの利点を具備している。回路は高い電流容量性
能を具えているが、低インピーダンスドライブを与える
エミッタホロワ段によってそれ自身が駆動されているた
めに従来技術による回路に比べて本質的により安定であ
る。
カスコード段５０の手段によって回路をバイアスするこ
とは極めて簡単でありかつ安定である。
とは極めて簡単でありかつ安定である。
本発明は実施例によって記述されているが本発明の展望
の範囲から逸脱することなしに変更は当然可能である。
の範囲から逸脱することなしに変更は当然可能である。
例えば、いかなる適切なる低インピーダンスドライバ段
をエミッタホロワ１１の代わりに用いても何ら差しつか
えないであろう。
をエミッタホロワ１１の代わりに用いても何ら差しつか
えないであろう。
ｌ４
第１図は本発明による増幅器出力段回路の実施例を図示
している。第２図ａ及び第２図１〕は第１図の増幅器出
力段回路の電流利得部分の別の実施例を図示している。 １０・・・入力端子、１１・・・エミッタホロワ段ＮＰ
Ｎ ｈランジスタ、｝２・・・電源供給ライン、１３．
４５ ・・電流源、×１４・・・接地基準端子、２０・
・・ＰＮＰダーリントン段、％ ２Ｌ ２２， ４Ｌ
４２， ４３・・・ＰＮＰ ｌ−ランジスタ、２３，
４４，６２， ６３， ７５． ７６・・・抵抗、３０
・・・電流源ＮＰＮＩ−ランジスタ、４０・・・バイア
ス電圧源、５０・・・カスコード接続ＰＮＰ ｌ−ラン
ジスタ、６０．６１・・・ＮＰＮ電流ミラー接続トラン
ジスタ、７０・・・電流吸収部分、７１， ７２，７３
．７４・・・ＮＰＮ ｝ランジスタ、８０・・・出力端
子、８ｌ・・・ミラーキャパシタンス
している。第２図ａ及び第２図１〕は第１図の増幅器出
力段回路の電流利得部分の別の実施例を図示している。 １０・・・入力端子、１１・・・エミッタホロワ段ＮＰ
Ｎ ｈランジスタ、｝２・・・電源供給ライン、１３．
４５ ・・電流源、×１４・・・接地基準端子、２０・
・・ＰＮＰダーリントン段、％ ２Ｌ ２２， ４Ｌ
４２， ４３・・・ＰＮＰ ｌ−ランジスタ、２３，
４４，６２， ６３， ７５． ７６・・・抵抗、３０
・・・電流源ＮＰＮＩ−ランジスタ、４０・・・バイア
ス電圧源、５０・・・カスコード接続ＰＮＰ ｌ−ラン
ジスタ、６０．６１・・・ＮＰＮ電流ミラー接続トラン
ジスタ、７０・・・電流吸収部分、７１， ７２，７３
．７４・・・ＮＰＮ ｝ランジスタ、８０・・・出力端
子、８ｌ・・・ミラーキャパシタンス
Claims (8)
- （１）入力端子と、負荷へ結合する出力端子と、入力端
子へ結合されて出力端子へ電流を供給する電流源部分と
、出力端子からの電流を吸収する電流吸収部分と、入力
端子に結合されて電流吸収段を駆動し、電流吸収及び発
生源段とカスコード段をバイアスする電圧バイアス手段
との両方をバイアスするカスコード段とから構成される
プッシュ−プル出力段からなる増幅器出力段回路。 - （２）電流発生源段はＰＮＰダーリントン段を含むこと
を特徴とする前記請求項１記載の出力段からなる増幅器
出力段回路。 - （３）カスコード段は低出力インピーダンスドライバ段
によって駆動されることを特徴とする前記請求項１記載
の出力段からなる増幅器出力段回路。 - （４）低出力インピーダンスドライバ段はエミッタホロ
ワであることを特徴とする前記請求項３記載の出力段か
らなる増幅器出力段回路。 - （５）電流吸収段は電流利得部分を含むことを特徴とす
る前記請求項１記載の出力段からなる増幅器出力段回路
。 - （６）電流利得部分はカレントミラーからなることを特
徴とする前記請求項５記載の出力段からなる増幅器出力
段回路。 - （７）電流利得段はベータβ利得結合トランジスタを含
むことを特徴とする前記請求項５記載の出力段からなる
増幅器出力段回路。 - （８）入力端子と出力端子との間に結合されたミラーキ
ャパシタンスを含むことを特徴とする前記請求項５記載
の出力段からなる増幅器出力段回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8828917.8 | 1988-12-10 | ||
| GB8828917A GB2227137B (en) | 1988-12-10 | 1988-12-10 | Amplifier output stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02237205A true JPH02237205A (ja) | 1990-09-19 |
| JP2816584B2 JP2816584B2 (ja) | 1998-10-27 |
Family
ID=10648327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318715A Expired - Lifetime JP2816584B2 (ja) | 1988-12-10 | 1989-12-06 | プッシュプル出力段を含む増幅器回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5021746A (ja) |
| EP (1) | EP0373853B1 (ja) |
| JP (1) | JP2816584B2 (ja) |
| KR (1) | KR930007291B1 (ja) |
| DE (1) | DE68927951T2 (ja) |
| GB (1) | GB2227137B (ja) |
| HK (1) | HK106995A (ja) |
| SG (1) | SG30646G (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500625A (en) * | 1994-12-01 | 1996-03-19 | Texas Instruments Incorporated | Controlled current output stage amplifier circuit and method |
| US5764105A (en) * | 1996-11-22 | 1998-06-09 | Burr-Brown Corporation | Push-pull output circuit method |
| US6292057B1 (en) * | 1998-12-18 | 2001-09-18 | Texas Instruments Incorporated | Output stage of an operational amplifier and method having a latchup-free sourcing current booster for driving low impedance loads |
| US6417733B1 (en) * | 1999-07-06 | 2002-07-09 | Texas Instruments Incorporated | High output voltage swing class AB operational amplifier output stage |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272451U (ja) * | 1975-11-27 | 1977-05-30 | ||
| JPS598415A (ja) * | 1982-07-06 | 1984-01-17 | Toshiba Corp | 増幅回路 |
| JPS60160707A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | プッシュプル型出力回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1274672A (en) * | 1968-09-27 | 1972-05-17 | Rca Corp | Operational amplifier |
| BE756600A (fr) * | 1969-09-26 | 1971-03-24 | Philips Nv | Amplificateur de courant |
| US3660773A (en) * | 1970-02-05 | 1972-05-02 | Motorola Inc | Integrated circuit amplifier having an improved gain-versus-frequency characteristic |
| CA965159A (en) * | 1970-06-30 | 1975-03-25 | Bendix Corporation (The) | Half-bridge audio amplifier |
| JPS567322B2 (ja) * | 1972-03-21 | 1981-02-17 | ||
| JPS5422859B2 (ja) * | 1972-12-30 | 1979-08-09 | ||
| US4025871A (en) * | 1974-01-22 | 1977-05-24 | General Electric Company | Audio amplifier for integrated circuit fabrication having controlled idling current |
| US3979689A (en) * | 1975-01-29 | 1976-09-07 | Rca Corporation | Differential amplifier circuit |
| JPS52136526U (ja) * | 1976-04-09 | 1977-10-17 | ||
| JPS55143809A (en) * | 1979-04-25 | 1980-11-10 | Hitachi Ltd | Push-pull circuit |
| JP2636829B2 (ja) * | 1981-12-17 | 1997-07-30 | 富士通株式会社 | 差動回路 |
| NL8204003A (nl) * | 1982-10-18 | 1984-05-16 | Philips Nv | Schakelversterker. |
-
1988
- 1988-12-10 SG SG1995907168A patent/SG30646G/en unknown
- 1988-12-10 GB GB8828917A patent/GB2227137B/en not_active Expired - Fee Related
-
1989
- 1989-12-06 JP JP1318715A patent/JP2816584B2/ja not_active Expired - Lifetime
- 1989-12-07 US US07/447,353 patent/US5021746A/en not_active Expired - Fee Related
- 1989-12-07 KR KR1019890018068A patent/KR930007291B1/ko not_active Expired - Fee Related
- 1989-12-11 EP EP89312899A patent/EP0373853B1/en not_active Expired - Lifetime
- 1989-12-11 DE DE68927951T patent/DE68927951T2/de not_active Expired - Fee Related
-
1995
- 1995-06-29 HK HK106995A patent/HK106995A/xx not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5272451U (ja) * | 1975-11-27 | 1977-05-30 | ||
| JPS598415A (ja) * | 1982-07-06 | 1984-01-17 | Toshiba Corp | 増幅回路 |
| JPS60160707A (ja) * | 1984-01-31 | 1985-08-22 | Matsushita Electric Ind Co Ltd | プッシュプル型出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG30646G (en) | 1995-09-01 |
| GB8828917D0 (en) | 1989-01-18 |
| HK106995A (en) | 1995-07-07 |
| EP0373853A2 (en) | 1990-06-20 |
| KR900011130A (ko) | 1990-07-11 |
| DE68927951D1 (de) | 1997-05-15 |
| KR930007291B1 (ko) | 1993-08-04 |
| GB2227137A (en) | 1990-07-18 |
| DE68927951T2 (de) | 1997-10-16 |
| JP2816584B2 (ja) | 1998-10-27 |
| EP0373853A3 (en) | 1991-01-09 |
| GB2227137B (en) | 1993-02-10 |
| EP0373853B1 (en) | 1997-04-09 |
| US5021746A (en) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3437945A (en) | Transformerless transistor output amplifier | |
| US5475343A (en) | Class AB complementary output stage | |
| US4723111A (en) | Amplifier arrangement | |
| US5162751A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JPH02237205A (ja) | プッシュプル出力段を含む増幅器回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPH04196704A (ja) | 増幅回路 | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| JPH0580162B2 (ja) | ||
| JPH03108756A (ja) | 複合ｐｎｐトランジスタ | |
| JP2722776B2 (ja) | 出力電圧制御回路 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JP3338334B2 (ja) | 増幅回路 | |
| JPH0540577Y2 (ja) | ||
| JP3733188B2 (ja) | パワーアンプ | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JPS6333726B2 (ja) | ||
| JPS6123687B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPH035091B2 (ja) | ||
| JPH08172324A (ja) | ゲイン可変差動増幅器 |