JPS60237525A - キ−ボ−ド装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、データ処理などに専用プロセッサを用いたキ
ーボードにおいて、前記プロセッサが本体に対してデー
タを送出しているときに、−打鍵処理が行なわれないこ
とを表示するようにした誤入力防止のキーボード装置に
関する。

〔発明の背景〕

キーボード制御処理回路として専用プロセッサ（以下プ
ロセッサとする）を用いた従来のキーボード装置を第１
図のブロック図、第２図のタイミングチャート、第３図
の流れ図にょシ説明する。第１図において、キーボード
装置１はプロセッサ５及びキーマトリックス２より構成
される。プロセッサ５は、常時キーマトリックス２をキ
ースキャン線３及びキーセンス線４によシ走査しており
、キーボード操作者がキーマトリックス２上のキースイ
ッチを打鍵すると、プロセッサ５は前記打鍵を前記走査
によシ検出し、該キースイッチに対応したキーコードデ
ータを生成する。次に、プロセッサ５は他の処理系（以
下、本体とする）７に対してデータ線６によシ該キーコ
ードデータを送出する（第２図および第５図の（１）参
照）。その送出から時間Ｔ経過したのち（第２図か照）
、本体７け前記キーコードデータを受託したことを示す
ＡＣＫ　（ＡＣＫｎｏｗｌｅｄｇｅ　）信号をＡＣＫ　
＠号線８に送出するが（第２図（２）参照）、その間（
時間Ｔ）ブロモ。

す５は前記ＡＣＫ信号を検出するまで待機しておシ、他
の打鍵処理等は行なわれない（第３図（２）参照）。

第３図はデータ送出後永久にＡＣＫ信号を待つ流れ図で
あったが、第４図はデータ送出後ある時間以内にＡＣＫ
信号が検出され々い場合は次の処理を行なう流れ図を示
す。

いずれの流れ図においても、キーコードデータを送出し
てからＡＣＫ信号検出までプロセッサ５が待機している
間は他の打鍵処理等は行なわれず、かつ、この期間の表
示手段を有していなかっｆｃｏそのため、キーボード操
作者は、キーボード装置１が打鍵処理を行なえない期間
であることを認識できず、誤って打鍵してしまう欠点が
あった。

又、この期間の表示手段として、本体７にて本体側プロ
セッサにより処理し、発光体２発音体等を用いて表示す
る方法も考えられるが、前記本体側プロセッサの負担が
大きくなり稼働率が落ちる欠点を持っていた。

この誤打鍵を防止する別の方法として、ＡＣＫ信号が本
体７から出力するまでの前記第２図の時間１以上の時間
間隔をとって次の打鍵を行なう方式がある。しかし、キ
ーボード装置１がデータを串力してから本体７がＡｌｌ
信号を出力するまでの時間Ｔは一定でないにもかかわら
ず、その最長時間付近の間隔で打鍵することになり、打
鍵速度が落ちる欠点を持っていた。

〔発明の目的〕

本発明の目的は、打鍵処理が行なわれないことをキーボ
ード側で自動的に表示することによシ、キーボード操作
者に注意を促すキーボード装置を提供することにある。

〔発明の概要〕

上記目的を達成するために、本発明においては、まずキ
ーボード装置がキーコードデータを出力したことを検出
し、次に、本体が前記キーコードデータを受託したこと
を示すＡＣＫ信号を出力したことを検出し、発音体ある
いは発光体を用いて、このキーボード側プロセッサが待
機している期間をキーボード側で表示することを特徴と
している。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて説明する。

第５図は本発明によるキーボード装置の一実施例を示す
ものである。１から８は従来例で述べたものと同機能で
ある。９　、１０．１１．１７はそれぞれ本発明の最も
重要な部分である打鍵不可表示制御信号線、打鍵不可表
示回路、打鍵不可表示制御ボート、打鍵不可期間検出回
路である。

従来例で述べたようにプロセッサ５は常時キーマトリッ
クス２を走査しておシ、打鍵を検出したとき、本体７に
対しデータ線６によりキーコードデータを送出し、本体
７からのＡＣＫ信号を検出するまで待機する。本実施例
では、この待機状態をキーボード側プロセッサ５のプロ
グラムで構成した打鍵不可期間検出回路１７により検出
し前記プロセッサ５の打鍵不可表示制御ボート、および
打鍵不可表示制御信号線９を通して打鍵不可表示回路１
０を制御する。例えばプロセッサ５に日立の８ビツトシ
ングルチツプマイクロコンピユータユニツトＨＩ）６８
０５μを使用した場合、入出力ボートとして２４ボート
持っており、ソフトウェアにて、１つの命令で１ボート
ずつ５ｒレベル、ＱＶレベルにすることが可能である。

そこで、この２４ポートのうちの１ボートを本発明の打
鍵不可表示制御ボート１１に割シ付け、打鍵不可表示制
御信号線９を接続する。第６図に本実施例のプロセッサ
５のデータ送出部の流れ図を示し、以下説明する。プロ
セッサ５は、（１）本体７にキーコードデータを送出し
たのち、（Ｉｆ）あらかじめＯｒレベルに設定しておい
た打鍵不可表示制御ボート１１を５ｒレベルにして、打
鍵不可表示制御信号線９に信号出力し打鍵不可表示回路
１０で表示させる。その後、（Ｉｌｌ）　Ａｃｘ信号を
検出するまで待機しておシ、検出したのちはＯｖ）再び
打鍵不可表示制御ボート１１をＯＶレベルにし、打鍵不
可表示回路１０の表示を解除する。

前記番号（１）　（ＩＩ）　（ｉｌｌ）　１ｌｖ）は第
６図１７）処［’件に−ｉ　している。第６図ではＡＣ
Ｋ信号を永久に待つ流れ図を示したが、従来例の第４図
で述べた流れ図について本、第７図のように変更するこ
とにより同様に実現できることは言うまでも々い。

本実施例を実現するための打鍵不可表示回路１０の具体
例を第８図、第９図に示す。第８図は発光体による表示
方法を示したもので、９，１０は前記実施例で示したも
のと同機能である。１２は論理反転回路、１３はＬＥＤ
　（Ｌｉｇｈｔ　Ｅｒｎ１ｔｔｉｎ１１ｉｉｏｄａ　）
　、　１４は抵抗を示す。打鍵不可表示制御信号線９が
５Ｖレベルになると、論理反転回路１２によシＬＥＥ）
　１３のカソードはＯｒレベルとなシ前記ＬＥＤ１５に
抵抗１４で決定する電流が流れ、発光する。第９図は発
音体による表示方法を示したもので、９，１０は前記実
施例で示したものと同機能である。１５はスピーカ、１
６はトランジス、タを示す。前記発光体による表示方法
と同様に、打鍵不可表示制御信号線９が５ｒレベルにな
るとトランジスタ１６はコレクタ、エミッタ間がＯＮ状
態となシ、スピーカ１５に電流が流れ、発音する。他の
目的に表示回路を持っているキーボード装置の場合、そ
れら表示回路を前記打鍵不可表示回路１０と共用できる
ことは言うまでもなり０本実施例によれば、キーボード
制御用プロセッサにて、打鍵不可期間を検出するため、
打鍵不可表示回路のみを付加するだけで本発明の目的を
容易に達成することができる。

次に他の実施例を示す。第１０図は本実施例を示すもの
であり、１〜１０．１７は前記実施例で示したものと同
機能である。本実施例では、データ＃６とＡＣＫ信号線
８を監視することにより前、記打鍵不可期間を検出する
。以下図を用いて動作を説明する。

前記第２図で示したように打鍵不可期間とは、データ線
６にキーコードデータ出力を開始してからＡＣＩＫ信号
＠８上でＡＣＫ信号が検出されるまでの時間Ｔである。

よって、本実施例ではキーコードデータが出力された時
を検出し、ＡＣＫ信号線８上でＡＣＫ信号を検出するま
で、打鍵不可表示制御信号線９に打鍵不可表示信号を出
力し続ける打鍵不可期間検出回路１７を設けることによ
シ本発明の目的を達成する。

本実施例を実現するための打鍵不可期間検出回路１７の
具体例を二側示す。第１１図は、前記データ線６が８ビ
ット並列データ線の場合の具体例であｐ、６，８，９．
１６は前記実施例で示したものと同機能、１８は論理和
回路、１９はデータ検出信号線、２０はＤ−７リツプフ
ロツプである。

データ線６は、データが出力されていない時は常時ＯＶ
レベルとなっている。今、データ線６にキーコードデー
タが出力されると、８ビツトのデータ線のうち少なくと
も１本け５Ｖレベルになる。よって、データ検出信号線
１９は論理和回路１８によりキーコードデータが出力さ
れた時のみ５ｒレベルとなシ、データ検出信号が出力さ
れる。前もってＱ出力がクリア（ＱＦレベル）されてい
るＤ−７リツプフロツプ２０は前記データ検出信号の立
ち上がシパルスをクロック入力とし、５Ｖにプルアップ
されているＤ端子の入力値をラッチし、Ｑ出力は５Ｖレ
ベルとなり、打鍵不可表示制御信号線９に打鍵不可表示
信号が出力される。その後、本体側からＡＣＫ信号線８
を通してＯＶレベルのＡＣＫ信号が打鍵不可期間検出回
路１７を通過する際にＤ−７リツプフロツプ２０はクリ
アされ、Ｑ出力はＯＶレベルとなり打鍵不可表示信号は
解除される。

本具体例ではデータ線６が８ビット並列データ線の場合
を示したが、ビット数が何ビットであっても、論理和回
路１８の入力数を増減し、全ビットのデータ線を入力す
ることにより同様に実現できることは言うまでもない。

次にデータ線６が８ビット直列データ線の場合の具体例
を示す。第１２図は、日立のパーソナルコンピュータＭ
Ｂ−１６０００シリーズのキーボードのデータ送出手順
を示す図であシデータ線とクロック線動２本を使用して
本体に対しデータを送出する。データは総てクロックの
立ち下がシで確定するように送出され、８ビツトデータ
送出に先立ちスタートビットとしてデータ線を５ｒレベ
ルのまま、クロックを一回立ち下げる。

第１５図はこの場合の打鍵不可期間検出回路１７の具体
例であり、６，８，９．１７は前記具体例で示したもの
と同機能、２１は前記クロック線、２２は論理反転回路
、２３はＤ−７リツプフロツプである。クロック線２１
は通常５Ｖレベルになっておシ、データ送出が開始され
ると、前記したように、スタートビットを送出するため
にＯｒレベルへと立ち下がる。論理反転回路２２は、こ
の立ち下がシを立ち上がりへと変換し、前もってＱ出力
がクリア（ＯＶレベル）されているＤ−７リツプフロツ
プ２３は前記論理反転回路２２の立ち上がりパルスをク
ロックとして受け、５Ｖレベルにプルアップされている
Ｄ端子の入力値をラッチしＱ出力は５ｒレベルとなシ打
鍵不可表示制御信号線９に打鍵不可表示信号が出力され
る。以下クロック線２１＃′ｉ８ビツトのデータを送出
するために第１２図に示したように８回立ち下がるがＤ
−７リツプフロツプ２３のデータ入力は前記したように
５Ｖレベルに固足されておシＱ出力１ｊ５Ｆレベルのｔ
ｔでＱ出力は５Ｖレベルのままで変化しない。その後、
データを受けとった本体からＡＣＫ信号線８を通してＯ
ｒレベルのＡＣＫ信号が打鍵不可期間検出回路１７を通
過する際ＫＤ−７リツプフロツプ２３はクリアされ、Ｑ
出力はＯＶレベルと々シ打鍵不可表示信号は解除される
。

本具体例ではデータ送出が２線式のスタートビット付８
ビツト並列データ送出の場合を示したが、ビット数が何
ビットであっても、ま７２１．はスタートビットが無い
場合、さらにはデータ線１本だけの１線式の場合でもデ
ータ送出の最初の立ち下がりパルス、あるいは、論理反
転回路２２を取シ、立ち上がりパルスを検出することに
よシ同様に実現できることは言うまでもない。

本実施例によれば、キーボード制御用プロセッサの負担
を全く増加させずにあらゆるデータ出力形式に対しても
本発明の目的を実現することができる。

〔発明の効果〕

以上述べたように、本発明によればキーボード装置がデ
ータを出力し、本体がＡＣＫ信号を出力するまでのキー
ボード側プロセッサが待機シている間をキーボード側で
検出することによシ、発光体０発音体等を用いてキーボ
ード装置の待機状態を表示することができるので、本体
側プロセッサの負担を増加させずに、キーボード装作者
はキーボード装置の処理状態をキーボード側で監視しな
がら確実に打鍵することができる。

又、表示状態によシ、キーボード装置の診断を行なうこ
ともできる。例えば、前記打鍵不可表示が連続して行な
われるときけＡＣＫ信号線８に異常があると思われ、通
常よシも表示時間が長いときには本体側のデータ処理に
異常があると思われ、全く表示しないときにはデータ線
に異常があると思われる。又、日立のパーソナルコンピ
ュータＭＢ−６８９０，ＭＢ−１６００１などでは打鍵
した場合、その確認音としてスピーカによシフリック音
を出力しているが、本発明による打鍵不可表示回路１０
に発音体を使用した場合、前記クリック音と同等の機能
も持たせることができる。

【図面の簡単な説明】

第１図は従来のキーボード装置ブロック図、第２図は打
鍵不可期間を示すデータ線及びＡＣＫ信号線のタイムチ
ャート図、第３図、第４図は第１図におけるキーボード
制御プロセッサのデータ送出時の流れ図、第５図は本発
明のキーボード装置の一実施例を示すブロック図、第６
図。 第７図は第５図におけるキーボード用プロセッサのデー
タ送出時の流れ図、第８図、第９図は第５図における打
鍵不可表示回路の具体例を示す回路図、第１０図は本発
明のキーボード装置の他の実施例を示すブロック図、第
１１図は第１０図における打鍵不可期間検出回路の一具
体例を示す回路図、第１２図は、直列データ転送の一具
体例を示すタイムチャート図、第１３図は第１０図にお
ける打鍵不可期間検出回路の他の具体例を示す回路図で
ある。 １・・・キーボード装置 ５・・・キーボード制御処理回路 ６・・・データ線 ７・・・本体 ８・・・ＡＣＫ信号線 ９・・・打鍵不可表示制御信号線 １０・・・打鍵不可表示回路 １１・・・打鍵不可表示制御ポート １７・・・打鍵不可期間検出回路 代理人弁理士　高　橋　明　夫 第１７ 第２図 苧３図 柄４図 Ｕ 第６図 第７７ １９図 ／／）

Claims (1)

【特許請求の範囲】
1. １、　複数個のキースイッチと、キーが操作されたとき
   、該キーの位置を検出し、その位置をデータとして他の
   処理系に出力するキーボード用制御処理回路を有したキ
   ーボード装置において、前記キーボード制御処理回路の
   打鍵処理が行なわれない期間であることを検出する打鍵
   不可期間検出回路と、前記打鍵不可期間を表示する打鍵
   不可表示回路とを設け、前記打鍵不可期間検出回路にお
   いて打鍵不可期間を検出したとき、前記打鍵不可表示回
   路で打鍵不可状態を表示することを特徴とするキーボー
   ド装置。