JPS6023763Y2 - レベル変化検出回路 - Google Patents

Description

【考案の詳細な説明】 本考案は、記録及び／または再生装置の再生信号などの
ような複数の被検出信号のレベル変化、例えば劣化を判
別してこのレベル変化に至る時間を検出し得るようにし
たレベル変化検出回路に関し、特にＶＴＲ，テープレコ
ーダ等の性能試験装置に適用して最適なものである。

ＶＴＲの性能試験の一つとして、回転磁気ヘッドが目す
まりを起すまでの時間の測定、いわゆるクロッグ時間の
測定がある。

従来、この種の測定を行う場合、ＶＴＲの再生画像を見
てクロッグを判定し、ストップウォッチを使用してクロ
ッグが起るまでの時間を測定していた。

従ってクロッグ時間の測定は非常に手間のかかるもので
あり、また目視でクロッグの判定をしているので、信頼
性のある測定データが得られなかった。

本考案は上述の問題点にかんがみてなされたものであっ
て、 （ａ） その発振出力に基いて時間信号を形成する基
準発振器、 （ｂ） 上記複数の被検出信号に夫々対応して上記時
間信号を記憶し得る記憶回路、 （Ｃ） 上記基準発振器の発振出力に基いて形成され
るスイッチ信号に応じて上記複数の被検出信号を順次切
換えて、時分割された被検出信号を得る第１のスイッチ
回路、 （ｄ） 上記第１のスイッチ回路の出力に基き上記各
被検出信号のレベル変化を判別する共通の判別回路、 （ｅ） 上記スイッチ信号に応じて上記判別回路の出
力を上記複数の被検出信号に夫々対応した複数の判別信
号に変換する第２のスイッチ回路、を夫々具備腰上記判
別信号に応じて上記時間信号が上記記憶回路の上記複数
の被検出信号に夫々対応した所定部分に記憶されるよう
に構威し、この記憶回路の出力によって被検出信号のレ
ベル変化に至る時間を検出するようにしたものである。

このように構成することによって、簡単な回路構成でも
って、一度に多数の被検出信号のレベル変化に至る時間
を自動的に検出し得るようにしている。

以下本考案の一実施例を図面を参照して説明する。

第１図は本考案を適用したクロッグ時間測定装置の一実
施例を示す回路図であり、第２図は第１図の表示装置の
テレビジョン画面の平面図である。

第１図において、５台のＶＴＲ１ａ〜１ｅのスチル再生
状態（静止画再生状態）におけるクロッグ時間（磁気ヘ
ッドのギャップの目すまりが起るまでの時間）が測定さ
れ得るようになっている。

従ってこれらのＶＴＲｌ ａ〜１ｅは夫々スチル（静止
画再生）の再生状態となっている。

そして各ＶＴＲ１ａ〜１ｅの再生出力４０ａ〜４０ｅは
、クロッグを夫々時分割して検出するためにスイッチ回
路２に供給される。

なお時分割する目的は、１つの検出回路を５台のＶＴＲ
で共用するようにするためである。

第１図の発振器１５は、例えば３１．５ＫＨｚの水晶発
振器であって、この発振器１５の出力４１は分周器１６
において分周され、その周期がほぼ６秒のパルス４２が
これから得られる。

このパルス４２はカウンター２０に供給され、更にこの
カウンタ２０の各２進計数出力はデコーダ２１に供給さ
れる。

そしてこのデコーダ２１からは、６秒間隔て順次高レベ
ルとなるスイッチパルス４３ａ〜４３ｅが得られ、この
スイッチパルスはスイッチ回路２に供給される。

従って各ＶＴＲｌ ａ〜１ｅの出力４０ａ〜４０ｅはス
イッチ回路２を経て６秒ごとに時分割されて順次増幅器
３に供給される。

増幅器３の出力はモニター出力としてモニター用のテレ
ビ受像機に供給されると共に、同期分離回路４に供給さ
れる。

従ってこの同期分離回路４において各ＶＴＲ１ａ〜１ｃ
の出力の映像信号から同期信号が分離される。

そして分離された同期信号は水平分離回路５に供給され
、ここで同期信号から水平同期信号が分離される。

水平同期信号は１５．７５Ｋ Ｈｚの水平周波数のフィ
ルター６に供給され、ここで水平周波数以外のノイズ成
分が除去される。

フィルター６の出力は整流回路７に供給され、水平同期
信号のレベルに応じたレベル信号が形成される。

このレベル信号は判別回路８に供給され、ここで所定の
基準電圧と比較される。

そしてレベル信号が基準電圧以下となった場合には、Ｖ
ＴＲｌ ａ〜１ｅのヘッドにクロッグが生じたという判
別が行われ、判別回路８の出力信号が高レベル゛１゛と
なる。

なお既述のように各ＶＴＲｌａ〜１ｅのクロッグを時分
割して検出しているので、判別回路８の出力は６秒ごと
に変化し、クロッグが生じたＶＴＲに対応する時間帯の
出力信号のみが“１°°となる。

判別回路８の検出出力はスイッチ回路９に供給され、こ
こで夫々ＶＴＲｌ ａ〜１ｅに対応した複数の検出信号
４４ａ〜４４ｅに分割される。

なおこのスイッチ回路９には、スイッチ回路２に供給さ
れている既述のスイッチパルス４３ａ〜４３ｅが制御信
号として供給される。

このスイッチ回路９の出力の検出信号４４ａ〜４４ｅは
夫々書込み指令パルスとしてメモリー回路１０に供給さ
れる。

メモリー回路１０のデータ入力端子Ａ１〜Ａ４゜”１
” Ｂ４ 、Ｃｔ〜Ｃ４には夫々４ビツトの時間信号４
５ａ〜４５ｃが時間データとして供給されている。

またメモリー回路１０のアドレス端子Ｄ□〜Ｄ５には、
既述のスイッチパルス４３ａ〜４３ｅが読出し用のアド
レス信号として供給されている。

時間信号４５ａ〜４５ｃは既述の発振器１５の出力４１
に基いて形成される。

即ち、発振器１５の発振出力４１は分周器１６において
周期が６秒のパルス４２に分周され、更に１ハ吋周器１
４によって１１１０に分周されて、その周期が１分のパ
ルス４６が形成される。

この１ハ紛周器１４の出力パルスはカウンタ１７に供給
され、このカウンタ１７の各２進計数出力から４ビツト
の時間信号４５ｃが得られる。

なおこの時間信号４５ｃによってクロッグ時間の１分の
桁の表示が行われる。

このカウンタ１７の出力の４ビツトの時間信号４５Ｃは
メモリー回路１０のデータ入力端子Ｃ□〜Ｃ２に供給さ
れる。

またカウンタ１７の１／１０の計数出力であるその周期
が０分のパルスはカウンタ１８に供給される。

カウンタ１８の各２進計数出力からは４ビツトの時間信
号４５ｂが得られる。

なおこの時間信号４５ｂによってクロッグ時間のｍ分の
桁の表示が行われる。

このカウンタ１８の出力の４ビツトの時間信号４５ｂは
メモリー回路１０のデータ入力端子Ｂ１〜Ｂ４に供給さ
れる。

またカウンタ１８の１／１０の計数出力であるその周期
が１０＠のパルスはカウンタ１９に供給される。

そしてこのカウンタ１９の各２進計数出力からは４ビツ
トの時間信号４５ａが得られる。

なおこの時間信号４５ａによってクロッグ時間の１００
分の桁の表示が行われる。

このカウンタ１９の出力の４ビツトの時間信号４５ａは
メモリー回路１０のデータ入力端子Ａ□〜Ａ、に供給さ
れる。

従って、判別回路８の出力信号がスイッチ回路９を経て
書込指令パルスとしてメモリー回路１０に供給されると
、メモリー回路１０の各ＶＴＲ１ａ〜１ｅに対応した記
憶部分には、クロッグが発生した時間が記憶される。

メモリー回路１０のアドレス端子Ｄ□〜Ｄ５には、デコ
ーダ２１の出力のスイッチパルス４３ａ〜４３ｅが読出
し用のアドレス信号として供給されている。

従ってこのスイッチ信号４３ａ〜４３ｅのタイミングに
応じてメモリー回路１０に記憶された各ＶＴＲ１ａ〜１
ｅのクロッグ時間を示す時間信号４５ａ〜４５ｃが順次
読み出される。

この時間信号は表示駆動回路１１に供給され、ここで表
示信号に変換された後、表示装置１２に供給される。

表示装置１２は例えば第２図に示すようなブラウン管で
あってよく、ＶＴＲ１ａ〜１ｅの番号の表示５０ａ及び
分単位のクロッグ時間の表示５０ｂが行われる。

この場合、クロッグが生じていないＶＴＲについてはク
ロッグ時間の表示は００となっている。

なお表示駆動回路１１には切換えスイッチ１３が設けら
れていて、これと接点１３ａ側に接続した場合、上述の
クロッグ時間の表示が行われ、接点１３ｂ側に接続した
場合、テストの経過時間の表示５０ｃが画面４７の上部
に行オ）れる。

なおスチル再生状態における磁気ヘッドのクロッグは通
常３紛以内に生ずるので、クロッグ時間の測定は３紛で
打ち切るようにしてもよい。

このため、１へ粉周器１４の周期が１分のパルス４６の
１／３＠周器２２に供給され、ここで周期３紛のパルス
４８が形成される。

そしてスイッチ２３を閉じた場合には、このパルス４８
がシステムリセットパルスとして第１図のクロッグ時間
測定装置の各部に供給され、装置全体がリセットされる
ようになっている。

ＶＴＲ１ａ〜１ｅのクロッグを判別する判別回路８の検
出出力はスイッチ回路９を経てストップ信号としてＶＴ
Ｒ１ａ〜１ｅのリモートコントロール端子に供給される
。

従って、クロッグが生じたＶＴＲはこのクロッグ検出信
号によって自動的に停止される。

またスイッチ回路９の出力はホールド回路２４にも供給
されてここで保持され、スイッチ２５ａ〜２５ｅを介し
て増幅器２８の制御端子に供給される。

この増幅器２８の入力端子には警報信号発生器２７にお
いて形成される可聴周波数の警報信号が供給される。

従ってＶＴＲ１ａ〜１ｅのどれかにクロッグが生ずると
、警報信号が増幅器２８を経てスピーカー２９に供され
て警報音が発生される。

なおりロッグが発生したＶＴＲ１ａ〜１ｅに対応したス
イッチ２５ａ〜２５ｅを開くことによってこの警報音を
停止させることができる。

なお本考案はＶＴＲの検査以外にも適用することができ
る。

そしてその用途に応じて、ある一定期間被検出信号にレ
ベル変化が生じたときにレベル変化に至る時間を検出し
得るように構成してもよい。

本考案は上述の如く、複数の被検出信号を時分割してそ
のレベル変化を共通の判別回路で判別し、この判別回路
の出力を上記複数の被検出信号に夫々対応した複数の判
別信号に変換腰この判別信号に応じて記憶回路に各被検
出信号のレベル変化に至る時間が記憶されるようにした
。

故に簡単な回路構成でもって、一度に多数の被検出信号
のレベル変化に至る時間を自動的に検出することができ
る。

【図面の簡単な説明】

第１図は本考案を適用したクロッグ時間測定装置の一実
施例を示す回路図、第２図は第１図の表示装置のテレビ
ジョン画面の平面図である。 なお図面に用いられている符号において、１ａ〜１ｅは
ＶＴＲ，２はスイッチ回路、８は判別回路、９はスイッ
チ回路、１０はメモリー回路、１２は表示装置、１５は
発振器、１７． １８． １９はカウンタである。

Claims (1)

1. 【実用新案登録請求の範囲】 複数の被検出信号のレベル変化を判別してこのレベル変
   化に至る時間を検出し得るようにしたレベル変化検出回
   路において、 （ａ） その発振出力に基いて時間信号を形成する基
   準発振器、 （ｂ） 上記複数の被検出信号に夫々対応して上記時
   間信号を記憶し得る記憶回路、 （Ｃ） 上記基準発振器の発振出力に基いて形成され
   るスイッチ信号に応じて上記複数の被検出信号を順次切
   換えて、時分割された被検出信号を得る第１のスイッチ
   回路、 ｆｄ） 上記第１のスイッチ回路の出力に基き上記各
   被検出信号のレベル変化を判別する共通の判別回路、 （ｅｌ 上記スイッチ信号に応じて上記判別回路の出
   力を上記複数の被検出信号に夫々対応した複数の判別信
   号に変換する第２のスイッチ回路、を夫々具備し、上記
   判別信号に応じて上記時間信号が上記記憶回路の上記複
   数の被検出信号に夫々対応した所定部分に記憶されるよ
   うに構威し、この記憶回路の出力によって被検出信号の
   レベル変化に至る時間を検出するようにしたレベル変化
   検出回路。