JPS60239711A - トランジスタの駆動法 - Google Patents
トランジスタの駆動法Info
- Publication number
- JPS60239711A JPS60239711A JP59096052A JP9605284A JPS60239711A JP S60239711 A JPS60239711 A JP S60239711A JP 59096052 A JP59096052 A JP 59096052A JP 9605284 A JP9605284 A JP 9605284A JP S60239711 A JPS60239711 A JP S60239711A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- driving
- transistor
- drain
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ｎ行及びｍ列にマトリクス配列した容量型負
荷要素毎に設けたトランジスタ、特に薄膜トランジスタ
（以下、「ＴＰＴ」という）をｍ個ずつ線順次駆動する
ｎ次時分割駆動法に関し、特に液晶シャッタアレイに適
したｎ次時分割駆動法に関する。
荷要素毎に設けたトランジスタ、特に薄膜トランジスタ
（以下、「ＴＰＴ」という）をｍ個ずつ線順次駆動する
ｎ次時分割駆動法に関し、特に液晶シャッタアレイに適
したｎ次時分割駆動法に関する。
これまで、ｎ行の走査電極とｍ列の信号電極をマトリク
ス状に構成し、多数の画素を容量型負荷要素である液晶
で形成した液晶表示素子や液晶シャッタアレイは、よく
知られている。この液晶素子の駆動法としては、走査電
極群に順次周期的にアドレス信号を選択印加し、信号電
極群には所定の情報信号をアドレス信号と同期させて並
列的に選択印加する時分割駆動が採用されている。この
駆動法では、下記の式（１）で示す様に時分割数が増す
につれてＶＯＮ（オン信号）／ＶＯＦＦ（オフ信号）が
１に近くなり画素を構成する液晶素子の開閉効率が悪く
なる。このため、特にシャッタアレイの場合では、十分
なＳ／Ｎ比をもつ光信号を与えることができず、これを
電子写真複写機の像露光部（光信号発生部）に使用した
時には良好な画像を形成できなｌ／１欠点を有している
。
ス状に構成し、多数の画素を容量型負荷要素である液晶
で形成した液晶表示素子や液晶シャッタアレイは、よく
知られている。この液晶素子の駆動法としては、走査電
極群に順次周期的にアドレス信号を選択印加し、信号電
極群には所定の情報信号をアドレス信号と同期させて並
列的に選択印加する時分割駆動が採用されている。この
駆動法では、下記の式（１）で示す様に時分割数が増す
につれてＶＯＮ（オン信号）／ＶＯＦＦ（オフ信号）が
１に近くなり画素を構成する液晶素子の開閉効率が悪く
なる。このため、特にシャッタアレイの場合では、十分
なＳ／Ｎ比をもつ光信号を与えることができず、これを
電子写真複写機の像露光部（光信号発生部）に使用した
時には良好な画像を形成できなｌ／１欠点を有している
。
（式中、１７Ｎ；デユーティ比、
１ ／ ａ ； ／ヘイアス比、ｖＯ；印加電圧）特に
、時分割数も多くなし、さらに電子写真複写機のプロセ
ス・スピードを速めると、さらに開閉効率が低下し良好
な画像を形成できず、このため例えば毎分１０枚以上の
割合でコピーを作成する複写機に適用できないなどの問
題点がある。
、時分割数も多くなし、さらに電子写真複写機のプロセ
ス・スピードを速めると、さらに開閉効率が低下し良好
な画像を形成できず、このため例えば毎分１０枚以上の
割合でコピーを作成する複写機に適用できないなどの問
題点がある。
一方、スタティック駆動法では、各画素毎をドライへ−
回路で制御することが必要となっている。例えば、Ａ−
４（日本工業規格）の短手幅で画素密度を１６ドツ）
／ ｍ ｍとした光。スポットを発生できる液晶−シャ
ッタアレイの場合では、３３６０個のドライブ回路を必
要とし、ＩＣ１個当り３２（１のドライブ回路を集積し
た場合で１０５個のＩＣを必要とすることになる。この
ため、スタティック駆動法は高密度の画素をもつ液晶−
シャッタアレイを駆動するには適さない欠点がある。
回路で制御することが必要となっている。例えば、Ａ−
４（日本工業規格）の短手幅で画素密度を１６ドツ）
／ ｍ ｍとした光。スポットを発生できる液晶−シャ
ッタアレイの場合では、３３６０個のドライブ回路を必
要とし、ＩＣ１個当り３２（１のドライブ回路を集積し
た場合で１０５個のＩＣを必要とすることになる。この
ため、スタティック駆動法は高密度の画素をもつ液晶−
シャッタアレイを駆動するには適さない欠点がある。
電子写真複写機の感光ドラムに光信号を付与するために
用いている光信号発生部が液晶シャッタアレイと光源を
有しているが、良質の画像を形成する上でシャッタオン
状態とオフ状態の間に大きなＳ／Ｎ比をもつことが必要
で、通常５以上のＳ／Ｎ比をもつ開閉効率が要求されて
いる。一方、複写機には高速のプロセススピードが要求
されており、これらの要求とともに満たした液晶シャッ
タアレイは未だに見い出されていないのが現状であった
。
用いている光信号発生部が液晶シャッタアレイと光源を
有しているが、良質の画像を形成する上でシャッタオン
状態とオフ状態の間に大きなＳ／Ｎ比をもつことが必要
で、通常５以上のＳ／Ｎ比をもつ開閉効率が要求されて
いる。一方、複写機には高速のプロセススピードが要求
されており、これらの要求とともに満たした液晶シャッ
タアレイは未だに見い出されていないのが現状であった
。
本発明者らは、前述の点につき鋭意検討を重ねたところ
、液晶シャッタアレイの各開口部をＴＰＴの駆動によっ
てスイッチングする本により、十分なＳ／Ｎ比をもつ画
像を形成できるとともに、ＴＰＴのチャンネル部におけ
る′ゲートとドレインとの間で生じる寄生容量Ｃｇｄを
特定の値以下に設計する事によって、チャージシェアリ
ング（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）を低減し、液晶
シャッタアレイの駆動に必要なドレイン電圧ｖＤを得る
ことができることを見い出すことができた。
、液晶シャッタアレイの各開口部をＴＰＴの駆動によっ
てスイッチングする本により、十分なＳ／Ｎ比をもつ画
像を形成できるとともに、ＴＰＴのチャンネル部におけ
る′ゲートとドレインとの間で生じる寄生容量Ｃｇｄを
特定の値以下に設計する事によって、チャージシェアリ
ング（ｃｈａｒｇｅ ｓｈａｒｉｎｇ）を低減し、液晶
シャッタアレイの駆動に必要なドレイン電圧ｖＤを得る
ことができることを見い出すことができた。
従って、本発明の目的は高次時分割駆動に適した液晶シ
ャッタアレイで用いるトランジスタ、特に薄膜トランジ
スタの駆動法を提供することにある。
ャッタアレイで用いるトランジスタ、特に薄膜トランジ
スタの駆動法を提供することにある。
本発明のかかる目的は、トランジスタのドレインと接続
したセグメント電極と対向電極の間で形成する容量Ｃの
容量型負荷要素をｎ行及びｍ列でマトリクス状に配置し
、且ら前記ドレインに接続された容量ＧＥの電荷蓄積用
コンデンサを有するトランジスタを該容量型負荷要素に
対応してｎ行及びｍ列で配置したトランジスタの駆動法
において、前記トランジスタのチャネル部におけるゲー
「とドレインとの間で生じる寄生容量Ｃｇｄが前記容量
Ｃ及びＣＥとの間で下記式（１）の関係を有しているト
ランジスタの駆動法によって達成される。
したセグメント電極と対向電極の間で形成する容量Ｃの
容量型負荷要素をｎ行及びｍ列でマトリクス状に配置し
、且ら前記ドレインに接続された容量ＧＥの電荷蓄積用
コンデンサを有するトランジスタを該容量型負荷要素に
対応してｎ行及びｍ列で配置したトランジスタの駆動法
において、前記トランジスタのチャネル部におけるゲー
「とドレインとの間で生じる寄生容量Ｃｇｄが前記容量
Ｃ及びＣＥとの間で下記式（１）の関係を有しているト
ランジスタの駆動法によって達成される。
■Ｓ
（但し、式中ΔＶｇはゲート電圧変動中、△ｖ□は対極
側変動巾、Ｖｓは入力信号最大値を表わす） この様にトランジスタ、特にＴＦＴのゲートとドレイン
の間で生じる寄生容量Ｃｇｄを前述の式（１）の範囲に
定めることによって、データ線からの入力信号電圧ＶＳ
の出力信号であるドレイン電圧を９５％以上の割合で得
ることができ、しかもＴＰＴのオフ抵抗Ｒｏｆｆと容量
型負荷要素（例えば、液晶）の容量Ｃの時定数で決まる
放電間を長くすることができる。具体的には寄生容量Ｃ
ｇｄの値としては４５ＰＦ （ピコファラド）以下、好
ましくは０．２ＰＦ−１，５ＰＦの範囲である。特に、
寄生容量Ｃｇｄが４５ＰＦを越えると、十分に大きいド
レイン電圧が得られないため、所望とする開閉効率とは
ならず、良好な画質の画像を形成することができない。
側変動巾、Ｖｓは入力信号最大値を表わす） この様にトランジスタ、特にＴＦＴのゲートとドレイン
の間で生じる寄生容量Ｃｇｄを前述の式（１）の範囲に
定めることによって、データ線からの入力信号電圧ＶＳ
の出力信号であるドレイン電圧を９５％以上の割合で得
ることができ、しかもＴＰＴのオフ抵抗Ｒｏｆｆと容量
型負荷要素（例えば、液晶）の容量Ｃの時定数で決まる
放電間を長くすることができる。具体的には寄生容量Ｃ
ｇｄの値としては４５ＰＦ （ピコファラド）以下、好
ましくは０．２ＰＦ−１，５ＰＦの範囲である。特に、
寄生容量Ｃｇｄが４５ＰＦを越えると、十分に大きいド
レイン電圧が得られないため、所望とする開閉効率とは
ならず、良好な画質の画像を形成することができない。
さらに容量Ｃの放電が速まり、このため高次、例えば４
次時分割駆動の場合では１フレーム終了前で容量Ｃが放
電されることがある。
次時分割駆動の場合では１フレーム終了前で容量Ｃが放
電されることがある。
以下、本発明を図面に従って説明する。
第１図は、ＴｊＴを模式的に表わした平面図で、ドレイ
ン電極１３とデータ線に接続したソース電極１２が半導
体膜１１（アモルファスシリコン、ポリシリコン、テル
ルなど）に接して配置され、さらにゲート電極１４が絶
縁膜（図示せず）を介して半導体膜１１の下に配置した
構造を表わじている０図中Ｗはチャシネル巾を表わし、
ドレイン電極の長さに対応し、又りはチャネル長さを表
わし、ソース電極１２とドレイン電極１３の間の長さに
対応している。
ン電極１３とデータ線に接続したソース電極１２が半導
体膜１１（アモルファスシリコン、ポリシリコン、テル
ルなど）に接して配置され、さらにゲート電極１４が絶
縁膜（図示せず）を介して半導体膜１１の下に配置した
構造を表わじている０図中Ｗはチャシネル巾を表わし、
ドレイン電極の長さに対応し、又りはチャネル長さを表
わし、ソース電極１２とドレイン電極１３の間の長さに
対応している。
第２図は、本発明で用いうる液晶モードを模式的に表わ
した断面図で、図中偏光板２６と２光 更方向に対し液晶２５の初期配向方向が４５度の方向と
なる様にラビング処理などの方法により配向処理されて
いる。この際、液晶２５としては正の誘電異方法をもつ
ネマチック液晶（ＮＰ型液晶）が使用されている。コモ
ン電極２３と２４ａに電圧を印加した時にはこの電極間
の液晶２５の分子軸は電界方向に配向し、入射光Ｉに対
して暗状態が形成される。一方、電極２３と２４ｂの電
圧を液晶２５の閾値電圧以下にすると、この電極間の液
晶２５の分子軸は初期配向方向、すなわちラビング方向
に配向する。この時、入射光Ｉは透過光Ｔとなって明状
態が形成される。
した断面図で、図中偏光板２６と２光 更方向に対し液晶２５の初期配向方向が４５度の方向と
なる様にラビング処理などの方法により配向処理されて
いる。この際、液晶２５としては正の誘電異方法をもつ
ネマチック液晶（ＮＰ型液晶）が使用されている。コモ
ン電極２３と２４ａに電圧を印加した時にはこの電極間
の液晶２５の分子軸は電界方向に配向し、入射光Ｉに対
して暗状態が形成される。一方、電極２３と２４ｂの電
圧を液晶２５の閾値電圧以下にすると、この電極間の液
晶２５の分子軸は初期配向方向、すなわちラビング方向
に配向する。この時、入射光Ｉは透過光Ｔとなって明状
態が形成される。
第３図（Ａ）は、本発明で用いる液晶素子の断面図で基
板３０１（ガラス、プラスチックなど）のＴＰＴが形成
されている態様を示している。ＴＰＴは、フレーム周波
数ｆのゲートオンパルスを印加するゲート線に接続され
たゲート電極３０２、電圧Ｖｓの情報信号を印加するデ
ータ線に接続されたソース電極３０３と、このデータ（
入力）信号を出力信号として取り出すドレイン電極３０
４の３つの端子を有している。又、ドレイン電極３０４
はマイクロシャッタ部を形成するセグメント電極３０９
に接続されている。ゲート電極３０２に走査信号を印加
するアモルファスシリコンフィルム３０５の抵抗が低下
し、ソース電極３０３とドレイン電極３０４が接続状態
となる。又、ドレイン電極３０４は回路上、コンデンサ
対極となる導電膜３０７ （Ｉ Ｔ Ｏ； Ｉｎｄｉｕ
ＩＩＴｉｎ ０ｘｉｄｅなど）、地際、コンデンサ対極
となる導電膜３０７は、絶縁膜３０６′を介してセグメ
ント電極３０９と同一形状で相対向させて配置されてい
ることが好ましいが、ゲート電極３０２から絶縁された
状態で基板３０１の上に全面に亘って配置させることも
できる。この等価回路を第３図（Ｃ）に示す。図中、Ｇ
はゲート、Ｓはソース、Ｄはドレインを表わしている。
板３０１（ガラス、プラスチックなど）のＴＰＴが形成
されている態様を示している。ＴＰＴは、フレーム周波
数ｆのゲートオンパルスを印加するゲート線に接続され
たゲート電極３０２、電圧Ｖｓの情報信号を印加するデ
ータ線に接続されたソース電極３０３と、このデータ（
入力）信号を出力信号として取り出すドレイン電極３０
４の３つの端子を有している。又、ドレイン電極３０４
はマイクロシャッタ部を形成するセグメント電極３０９
に接続されている。ゲート電極３０２に走査信号を印加
するアモルファスシリコンフィルム３０５の抵抗が低下
し、ソース電極３０３とドレイン電極３０４が接続状態
となる。又、ドレイン電極３０４は回路上、コンデンサ
対極となる導電膜３０７ （Ｉ Ｔ Ｏ； Ｉｎｄｉｕ
ＩＩＴｉｎ ０ｘｉｄｅなど）、地際、コンデンサ対極
となる導電膜３０７は、絶縁膜３０６′を介してセグメ
ント電極３０９と同一形状で相対向させて配置されてい
ることが好ましいが、ゲート電極３０２から絶縁された
状態で基板３０１の上に全面に亘って配置させることも
できる。この等価回路を第３図（Ｃ）に示す。図中、Ｇ
はゲート、Ｓはソース、Ｄはドレインを表わしている。
本発明で用いるＴＦＴＴｈは、ゲート電極３０ル
２とアモ唄ファスシリコンフィルム３０５（７）間に挾
まれたゲート絶縁膜３０６と３０６′として、水素原子
をドープした５ｏｏｏ人のチッ化シリコン（比誘電率：
６．６）が使用される。このチッ化シリコンフィルムは
ゲート電極３０２となるクロム／アルミニウム積層蒸着
フィルムとセグメント電極３０９となるＩ Ｔｏ （Ｉ
ｎｄｉｕｍＴｉｎ ０ｗ１ｄｅ）の蒸着フィルムが所定
形状でバターニングされた基板３０１の上にグロー放電
下で全面に亘って形成される。又、ドレイン電極３０４
とセグメント電極３０９は接続される。
まれたゲート絶縁膜３０６と３０６′として、水素原子
をドープした５ｏｏｏ人のチッ化シリコン（比誘電率：
６．６）が使用される。このチッ化シリコンフィルムは
ゲート電極３０２となるクロム／アルミニウム積層蒸着
フィルムとセグメント電極３０９となるＩ Ｔｏ （Ｉ
ｎｄｉｕｍＴｉｎ ０ｗ１ｄｅ）の蒸着フィルムが所定
形状でバターニングされた基板３０１の上にグロー放電
下で全面に亘って形成される。又、ドレイン電極３０４
とセグメント電極３０９は接続される。
この様なＴＰＴとセグメント電極３０９をもつ基板３０
１の上に、さらに水素原子をドープしたチッ化シリコン
フィルムで形成した絶縁膜３２１と配向制御膜３１０が
形成されている。
１の上に、さらに水素原子をドープしたチッ化シリコン
フィルムで形成した絶縁膜３２１と配向制御膜３１０が
形成されている。
この配向制御膜３１０として１０００人のポリイミドフ
ィルムが使用される。
ィルムが使用される。
本発明で用いる液晶素子は、前述のＴＰＴをマトリクス
状に配置したＴＰＴマトリクス基板と対向基板３１１の
間にネマチック液晶３１３、ＮＰ型液晶が第１図で示し
た配向状態で挾持されている。対向基板３１１の上には
、コモン電極３１２どなるＩＴＯフィルムが形成され、
さらに前述した液晶−シャッタアレイの場合ではマイク
ロシャッタ部を形成するために開口部以外を遮光するた
めのクロム／アルミニウム積層蒸着フィルムよりなる遮
光膜３１４が対向電極３１２の上に積層されている。こ
れらコモン電極３１２と遮光膜３１４の上に配向制御膜
３１５がポリイミドなどによって形成されている。
状に配置したＴＰＴマトリクス基板と対向基板３１１の
間にネマチック液晶３１３、ＮＰ型液晶が第１図で示し
た配向状態で挾持されている。対向基板３１１の上には
、コモン電極３１２どなるＩＴＯフィルムが形成され、
さらに前述した液晶−シャッタアレイの場合ではマイク
ロシャッタ部を形成するために開口部以外を遮光するた
めのクロム／アルミニウム積層蒸着フィルムよりなる遮
光膜３１４が対向電極３１２の上に積層されている。こ
れらコモン電極３１２と遮光膜３１４の上に配向制御膜
３１５がポリイミドなどによって形成されている。
第３図（Ｂ）は、本発明で用いる別の液晶シャッタアレ
イを模式的に表わした断面図である。本発明の液晶シャ
ッタアレイは、ＴＦＴ部３１６が液晶素子３１７の基板
３０１と同一基板３０１′の上で、且つ液晶素子３１７
の外部に形成されている。特に、ＴＦＴ３１６は液晶素
子３１７の基板３０１とコモン電極３１２を設けた対向
基板３１１間の液晶３１３を封止するために形成したエ
ポキシ系接着剤などにょる封止部材３１８の外側に配置
されていることが好ましい。又、ＴＦＴ３１６は液晶素
子３１７の基板３０１とは別にＩＣ回路などの外部回路
基板（図示せず）の上に設けることもできる０図中の第
３図（Ａ）と同一符合のものは、同一部材を表わしてい
る。又、図中３１９と３２０はクロスニコルの偏光子で
、３２１はクロム、アルミニウムなどによるＴＦＴ３１
６の半導体膜３０５に対する遮光膜を表わしている。
イを模式的に表わした断面図である。本発明の液晶シャ
ッタアレイは、ＴＦＴ部３１６が液晶素子３１７の基板
３０１と同一基板３０１′の上で、且つ液晶素子３１７
の外部に形成されている。特に、ＴＦＴ３１６は液晶素
子３１７の基板３０１とコモン電極３１２を設けた対向
基板３１１間の液晶３１３を封止するために形成したエ
ポキシ系接着剤などにょる封止部材３１８の外側に配置
されていることが好ましい。又、ＴＦＴ３１６は液晶素
子３１７の基板３０１とは別にＩＣ回路などの外部回路
基板（図示せず）の上に設けることもできる０図中の第
３図（Ａ）と同一符合のものは、同一部材を表わしてい
る。又、図中３１９と３２０はクロスニコルの偏光子で
、３２１はクロム、アルミニウムなどによるＴＦＴ３１
６の半導体膜３０５に対する遮光膜を表わしている。
第４図（Ａ）は、本発明の液晶シャッタアレイで用いる
ＴＦＴマトリクス基板の回路で、第４図ＣＢ）はその平
面図を表わしている。ＴＰＴマトリクスは、アレイ状に
ＴＦＴ４０１１ 。
ＴＦＴマトリクス基板の回路で、第４図ＣＢ）はその平
面図を表わしている。ＴＰＴマトリクスは、アレイ状に
ＴＦＴ４０１１ 。
４０１２．４０１３，４０１４，４０１５゜４０１６．
４０１７．４０１８・・・・・・（ＴＦＴ：４０１）が
配置された構造を有している。ＴＦＴ４０１は、走査信
号をゲート電極に印加するゲート線（４０２１，４０２
２，４０２３゜４０２４）群４０２、情報（データ）信
号をソース電極に印加するデータ線（４０３１゜４０３
２・・・・・・）群４０３とデータ線４０３からのデー
タ信号が出力信号として印加されるドレイン電極４０５
１．４０５２．４０５３．４０５４と接続したマイクロ
シャッタのセグメントシミ極（４０４１，４０４２，４
０４３，４０４４，４０４５，４０４６，４０４７，４
０４８・・・・・・）群４０４がそれぞれ接続されてい
る。
４０１７．４０１８・・・・・・（ＴＦＴ：４０１）が
配置された構造を有している。ＴＦＴ４０１は、走査信
号をゲート電極に印加するゲート線（４０２１，４０２
２，４０２３゜４０２４）群４０２、情報（データ）信
号をソース電極に印加するデータ線（４０３１゜４０３
２・・・・・・）群４０３とデータ線４０３からのデー
タ信号が出力信号として印加されるドレイン電極４０５
１．４０５２．４０５３．４０５４と接続したマイクロ
シャッタのセグメントシミ極（４０４１，４０４２，４
０４３，４０４４，４０４５，４０４６，４０４７，４
０４８・・・・・・）群４０４がそれぞれ接続されてい
る。
本実施例では、データ線４０３１にＴＰＴ共通接続され
、データ線４０３２に一才、４０１５．４０１６．４０
１７と４０１８が共通接続されている。一方、ゲート線
４０２１にＴＦＴ４０１１．４０１５が共通接続されて
いる。同様に他のゲート線についても図示する如＜ＴＰ
Ｔと共通接続されている。本実施例では４次時分割駆動
方式について明らかにしたものであるが、本発明ではＴ
ＰＴのチャネル部におけるゲートとドレインとの間で生
じる寄生容量Ｃｇｄが前述の式（１）を満たすことによ
って、ＴＰＴのドレイン側でデータ信号に対して９５％
以」二の出力電圧を得ることができると同時にＴＰＴの
オフ時における容量Ｃの放電時間を大幅に長くすること
ができる。
、データ線４０３２に一才、４０１５．４０１６．４０
１７と４０１８が共通接続されている。一方、ゲート線
４０２１にＴＦＴ４０１１．４０１５が共通接続されて
いる。同様に他のゲート線についても図示する如＜ＴＰ
Ｔと共通接続されている。本実施例では４次時分割駆動
方式について明らかにしたものであるが、本発明ではＴ
ＰＴのチャネル部におけるゲートとドレインとの間で生
じる寄生容量Ｃｇｄが前述の式（１）を満たすことによ
って、ＴＰＴのドレイン側でデータ信号に対して９５％
以」二の出力電圧を得ることができると同時にＴＰＴの
オフ時における容量Ｃの放電時間を大幅に長くすること
ができる。
又、本発明では前述の式（１）を満たすＴＰＴを作成す
る上で、例えば下達のセルフ・アライメント法を用いる
ことが好ましい。
る上で、例えば下達のセルフ・アライメント法を用いる
ことが好ましい。
すなわち、第１０図（Ａ）〜（Ｄ）に示す様にまず、第
１０図（Ａ）にはガラス基板１０１の上にクロム金属９
５００人とアルミニウム金属＄ ５５００人の積層状導
電膜が所定のエツチング処理することによってＴＰＴの
ゲート電極１０２となる様に設けられ、さらにその上に
ゲート絶縁膜１０３となる６０００人の水素原子をドー
プしたチフ化シリコン膜と半導体１０４となる２０００
人の水素原子をドープしたアモルファスシリコン膜が形
成されている態様が明らかにされている。
１０図（Ａ）にはガラス基板１０１の上にクロム金属９
５００人とアルミニウム金属＄ ５５００人の積層状導
電膜が所定のエツチング処理することによってＴＰＴの
ゲート電極１０２となる様に設けられ、さらにその上に
ゲート絶縁膜１０３となる６０００人の水素原子をドー
プしたチフ化シリコン膜と半導体１０４となる２０００
人の水素原子をドープしたアモルファスシリコン膜が形
成されている態様が明らかにされている。
この様なＴＰＴのゲート電極１０２となる導電膜、ＴＰ
Ｔのゲート絶縁膜１０３となるチッ化シリコン膜とＴＰ
Ｔの半導体１０４となるアモルファスシリコン膜を設け
たガラス基板１０１の上にポジ型フォトレジスト層１０
５が塗布により設けられる。このポジ型フォトレジスト
層１０５にガラス基板１０１の背後から露光Ｅ導電膜が
マスクとして機能し、これ９毒すマスクされた部分のフ
ォトレジスト層１０５には未露光部となり、それ以外の
部分で露光部が形成される。
Ｔのゲート絶縁膜１０３となるチッ化シリコン膜とＴＰ
Ｔの半導体１０４となるアモルファスシリコン膜を設け
たガラス基板１０１の上にポジ型フォトレジスト層１０
５が塗布により設けられる。このポジ型フォトレジスト
層１０５にガラス基板１０１の背後から露光Ｅ導電膜が
マスクとして機能し、これ９毒すマスクされた部分のフ
ォトレジスト層１０５には未露光部となり、それ以外の
部分で露光部が形成される。
次に第１Ｏ図（Ｂ）に示す様に、露光後のフォトレジス
ト層１０５を所定の現像剤で現像すると未露光部のみの
フォトレジスト層１０５′が残った状態となる。次いで
、第１０図（Ｃ）に示す様に５００人のクロム金属膜と
５５００人のアルミニウム金属膜からなる積層導電膜１
０８を全面に亘って形成する。この積層導電膜１０８は
第１０図（Ｄ）に示す様にフォトレジス）ｆｆｉ１０５
’を溶解させることによって、その上に形成されていた
導電膜１０８をも同時に除去し、ＴＰＴのソース電極１
０６及びドレイン電極１０７となる導電膜のみがガラス
基板の １０１に上に形成される。
ト層１０５を所定の現像剤で現像すると未露光部のみの
フォトレジスト層１０５′が残った状態となる。次いで
、第１０図（Ｃ）に示す様に５００人のクロム金属膜と
５５００人のアルミニウム金属膜からなる積層導電膜１
０８を全面に亘って形成する。この積層導電膜１０８は
第１０図（Ｄ）に示す様にフォトレジス）ｆｆｉ１０５
’を溶解させることによって、その上に形成されていた
導電膜１０８をも同時に除去し、ＴＰＴのソース電極１
０６及びドレイン電極１０７となる導電膜のみがガラス
基板の １０１に上に形成される。
この様なセルフ・アライメント法を用いることによって
、ゲート電極１０２とドレイン電極１０７の重なり部の
巾を実質上０．１．以上とすることが可能となり、下記
式（２）のＣ′ｇｄ （ゲートとドレイン間の寄生容量
）を０、０ Ｏ４Ｐ Ｆ以下とすることができる。
、ゲート電極１０２とドレイン電極１０７の重なり部の
巾を実質上０．１．以上とすることが可能となり、下記
式（２）のＣ′ｇｄ （ゲートとドレイン間の寄生容量
）を０、０ Ｏ４Ｐ Ｆ以下とすることができる。
式（２）
（Δｖｇ、ΔＶ□、Ｖｓは式（１）と同一のものを示す
）本発明の好ましい具体例では、前述の式（１）中の６
７ｇは一般にその高レベルＶｇｈとして４０ｖ（ボルト
）程度、その低レベルＶｇｅを一１０Ｖ程度に設定した
４ｐ、、ｓｅｃ程度のゲートオンパルスとすることがで
きる。
）本発明の好ましい具体例では、前述の式（１）中の６
７ｇは一般にその高レベルＶｇｈとして４０ｖ（ボルト
）程度、その低レベルＶｇｅを一１０Ｖ程度に設定した
４ｐ、、ｓｅｃ程度のゲートオンパルスとすることがで
きる。
又、Δ■ｏ及びＶｓは１５ｖ以上、好ましくは２０Ｖ〜
６０Ｖとすることができる。さらに容量Ｃは使用する液
晶の種類などによってその値が変動するが、一般に０．
１ Ｐ Ｆ〜０．３ Ｐ Ｆ程度が好ましく、又容量Ｃ
Ｅも使用する絶縁膜の種類などによってその値が変動す
るが、一般に０、７ Ｐ Ｆ〜１．５ Ｐ Ｆ程度、好
ましくは０．８ Ｐ Ｆ〜１． ＯＦ Ｆが適している
。
６０Ｖとすることができる。さらに容量Ｃは使用する液
晶の種類などによってその値が変動するが、一般に０．
１ Ｐ Ｆ〜０．３ Ｐ Ｆ程度が好ましく、又容量Ｃ
Ｅも使用する絶縁膜の種類などによってその値が変動す
るが、一般に０、７ Ｐ Ｆ〜１．５ Ｐ Ｆ程度、好
ましくは０．８ Ｐ Ｆ〜１． ＯＦ Ｆが適している
。
又、本実施例ではマイクロシャッタのセグメント電極群
４０４が順次チドリ状に配列されているが、これはマイ
クロシャッタ部が順次時分割で情報の書き込みが行なわ
れるため、副走査方向４０５へ常に移動している像保持
部材である感光ドラム（図示せず）上での情報書き込み
が１フレーム中で直線となって行なうためである。
４０４が順次チドリ状に配列されているが、これはマイ
クロシャッタ部が順次時分割で情報の書き込みが行なわ
れるため、副走査方向４０５へ常に移動している像保持
部材である感光ドラム（図示せず）上での情報書き込み
が１フレーム中で直線となって行なうためである。
第４図（Ｃ）は、第４図（Ｂ）のＡ−Ａ ′断面図を表
わしている。図中、基板４０９の上に形成したゲート線
４０２１上には絶縁膜４０７が一面に亘って覆われてい
るが、交差するゲート線４０２２，４０２３．と４０２
４をまたいで、コンタクトホール４０６を通じて、それ
ぞれが導電膜４１０によって接続されている。
わしている。図中、基板４０９の上に形成したゲート線
４０２１上には絶縁膜４０７が一面に亘って覆われてい
るが、交差するゲート線４０２２，４０２３．と４０２
４をまたいで、コンタクトホール４０６を通じて、それ
ぞれが導電膜４１０によって接続されている。
これらの交差して配置したゲート線上には、絶縁膜４０
８が設けられ、その上にデータ線４０３１が配置されて
いる。
８が設けられ、その上にデータ線４０３１が配置されて
いる。
第５図は、液晶シャッタアレイを用いて光信号を感光ド
ラムに与えるための概略構成を示している。但し、帯電
器、現像器、クリーニングなどは省略している。５３は
、前述の如き液晶シャッタアレイ、５１は感光ドラム（
アモルファスシリコン感光体、有機光導電、性感光体）
、５４は蛍光灯などの光源、５２はセルフォックレンズ
などのレンズアレイ、５５は集光カバーである。感光ド
ラム５１は副走査方向５６の方向に回転し、この感光ド
ラム５１の面に、光源５４と液晶シャッタアレイ５３か
らなるプリンタヘッド部５７から発生した光信号を照射
することによって情報信号に応じた静電荷像を形成する
ことができる。このため、レーザビームにより発生した
光信号を照射する方式の電子写真複写機に較べ装置の小
型化が可能で、レーザビームを照射する方式で使用され
るポリゴンスキャナの様な機械的駆動部がないため騒音
がなく、又厳しい機械的精度の要求を小さくすることが
できる利点がある。しかも、前述の式（１）を満足する
ＴＰＴを用いた液晶シャッタアレイであるために、Ｓ／
Ｎ比を５以上とすることができ、良質のコピー画像が形
成される。
ラムに与えるための概略構成を示している。但し、帯電
器、現像器、クリーニングなどは省略している。５３は
、前述の如き液晶シャッタアレイ、５１は感光ドラム（
アモルファスシリコン感光体、有機光導電、性感光体）
、５４は蛍光灯などの光源、５２はセルフォックレンズ
などのレンズアレイ、５５は集光カバーである。感光ド
ラム５１は副走査方向５６の方向に回転し、この感光ド
ラム５１の面に、光源５４と液晶シャッタアレイ５３か
らなるプリンタヘッド部５７から発生した光信号を照射
することによって情報信号に応じた静電荷像を形成する
ことができる。このため、レーザビームにより発生した
光信号を照射する方式の電子写真複写機に較べ装置の小
型化が可能で、レーザビームを照射する方式で使用され
るポリゴンスキャナの様な機械的駆動部がないため騒音
がなく、又厳しい機械的精度の要求を小さくすることが
できる利点がある。しかも、前述の式（１）を満足する
ＴＰＴを用いた液晶シャッタアレイであるために、Ｓ／
Ｎ比を５以上とすることができ、良質のコピー画像が形
成される。
次に、第４図に示す配列状態のシャツタ開口部（Ｗｌ、
Ｗ２・・・・・・）で４次時分割駆動を行なう場合のド
ツトパターンを形成する例を説明する。
Ｗ２・・・・・・）で４次時分割駆動を行なう場合のド
ツトパターンを形成する例を説明する。
第６図は、液晶シャッタアレイに印加する駆動信号のタ
イムチャートの具体例を表わしてい線 る、ここで０１〜Ｇ４はゲー）４０２１，４０２２．４
０２３ 、と４０２４に印加する電圧波形で、電位Ｖ２
のゲートオンパルスが印加された時ＴＦＴがオン状態と
なりソース電極とドレイン電極の間が導通状態となる。
イムチャートの具体例を表わしてい線 る、ここで０１〜Ｇ４はゲー）４０２１，４０２２．４
０２３ 、と４０２４に印加する電圧波形で、電位Ｖ２
のゲートオンパルスが印加された時ＴＦＴがオン状態と
なりソース電極とドレイン電極の間が導通状態となる。
一方、電位が−Ｖｌで印加された時にはＴＰＴはオフ状
態となり、ソース電極と、ドレイン電極の間がカットオ
フ状態となり、電気的に遮断される。従って、ゲート電
極の印加電圧がｖ２の時ＴＦＴのドレイン電極に接続さ
れたセグメント電極の電位がＴＰＴのソース電極に接続
されたデータ線に印加した電位がセグメント電極に保持
される。
態となり、ソース電極と、ドレイン電極の間がカットオ
フ状態となり、電気的に遮断される。従って、ゲート電
極の印加電圧がｖ２の時ＴＦＴのドレイン電極に接続さ
れたセグメント電極の電位がＴＰＴのソース電極に接続
されたデータ線に印加した電位がセグメント電極に保持
される。
Ｃは、コモン電極に印加する電圧波形で、本実施例では
常に電位が０に保持されている。
常に電位が０に保持されている。
Ｓｌはソース電極（データ電極）に印加する電圧波形で
、開口部Ｗｔ、Ｗ２・・・・・・をオンかオフの何れか
に設定するに従って、電位をＯか■とする電圧が印加さ
れる。
、開口部Ｗｔ、Ｗ２・・・・・・をオンかオフの何れか
に設定するに従って、電位をＯか■とする電圧が印加さ
れる。
次に開口部Ｗ１に注目してシャッタ開閉の動作制御につ
いて説明する。
いて説明する。
時間Ｔ １１において、マイクロシャッタ部Ｗ１のセグ
メント電極４０４１と接続°されているＴＰＴ４０１１
のゲート線４０２１（Ｇｌ）に接続されたゲート電極の
電位がｖ２となり、ＴＰＴ４０１１はオン状態となる。
メント電極４０４１と接続°されているＴＰＴ４０１１
のゲート線４０２１（Ｇｌ）に接続されたゲート電極の
電位がｖ２となり、ＴＰＴ４０１１はオン状態となる。
時間τ１１とＴ１２（τ１１＋τ１２ ＝ Ｔ １１
）ではデータ電極４０３１（Ｓｌ）の電位はＶであるの
で、マイクロシャッタ部Ｗ１のセグメント電極４０４１
の電位もほぼＶとなる。従って、この時マイクロシャッ
タ部Ｗ１はオフ状態となっている。続くＴ１３ではゲー
ト線４０２１（Ｇｌ）に接続されたゲート電極の電位が
＝ｖ１となるので、たとり えデー藝電極４０３１（ＳＬ）に電圧が印加されても、
マイクロシャッタ部Ｗ１のセグメント電極は電位Ｖを保
持することができる。Ｔ１３＝Ｔ １２ ＋ Ｔ １３
＋Ｔ １４で、Ｔ１２はゲート線４０２２（Ｇ２）に
、Ｔ１３はゲート線４０２３ （Ｇ３）に、Ｔ１４はゲ
ート線４０２４（Ｇ４）にそれぞれＶ２の電圧を印加す
る期間である。従って、Ｔ １１ ＋ Ｔ １２ ＋
Ｔ １３ ＋ Ｔ １４が１フレ一ム期間となる。続く
フレーム期間の時間Ｔ２１て再びゲート電・極（Ｇ１）
の電位がｖ２どなってＴＰＴ４０１１がオン状態となる
。この時間Ｔ２１の前半の時間τ２１でデータ電極（Ｓ
ｌ）の電位がＶとなり、マイクロシャッタ部Ｗ１のセグ
メント電極に電圧Ｖが付与され、続く後半のＴ２２（Ｔ
ＦＴのオン状態が保持されている）でデータ電極（Ｓｌ
）の電位が０となるので、マイクロシャー、夕部Ｗ１の
セグメント電極の電位がＯに変化し、続く時間τ２３
（＝ Ｔ２２＋ Ｔ２３＋ Ｔ２４）の間、電位Ｏが保
持される。従ってマイクロシャッタ部Ｗ１に相当する液
晶に印加される電圧が０となっているため、第２図で説
明した様にシャッタのオン状態（光透過状態）が１フレ
一ム期間に形成される。
）ではデータ電極４０３１（Ｓｌ）の電位はＶであるの
で、マイクロシャッタ部Ｗ１のセグメント電極４０４１
の電位もほぼＶとなる。従って、この時マイクロシャッ
タ部Ｗ１はオフ状態となっている。続くＴ１３ではゲー
ト線４０２１（Ｇｌ）に接続されたゲート電極の電位が
＝ｖ１となるので、たとり えデー藝電極４０３１（ＳＬ）に電圧が印加されても、
マイクロシャッタ部Ｗ１のセグメント電極は電位Ｖを保
持することができる。Ｔ１３＝Ｔ １２ ＋ Ｔ １３
＋Ｔ １４で、Ｔ１２はゲート線４０２２（Ｇ２）に
、Ｔ１３はゲート線４０２３ （Ｇ３）に、Ｔ１４はゲ
ート線４０２４（Ｇ４）にそれぞれＶ２の電圧を印加す
る期間である。従って、Ｔ １１ ＋ Ｔ １２ ＋
Ｔ １３ ＋ Ｔ １４が１フレ一ム期間となる。続く
フレーム期間の時間Ｔ２１て再びゲート電・極（Ｇ１）
の電位がｖ２どなってＴＰＴ４０１１がオン状態となる
。この時間Ｔ２１の前半の時間τ２１でデータ電極（Ｓ
ｌ）の電位がＶとなり、マイクロシャッタ部Ｗ１のセグ
メント電極に電圧Ｖが付与され、続く後半のＴ２２（Ｔ
ＦＴのオン状態が保持されている）でデータ電極（Ｓｌ
）の電位が０となるので、マイクロシャー、夕部Ｗ１の
セグメント電極の電位がＯに変化し、続く時間τ２３
（＝ Ｔ２２＋ Ｔ２３＋ Ｔ２４）の間、電位Ｏが保
持される。従ってマイクロシャッタ部Ｗ１に相当する液
晶に印加される電圧が０となっているため、第２図で説
明した様にシャッタのオン状態（光透過状態）が１フレ
一ム期間に形成される。
第６図中の１Ｗ１−ＣＩで、マイクロシャッタ部Ｗ１の
セグメント電極とコモン電極間、すなわち液晶に印加さ
れる電圧波形を時系列に従って明らかにしている。これ
に従えば時間ｒ １２ ＋τ１３ ＋ Ｔ２１ ’ｔ’
Ｉ Ｗ １− ＣＩ ハ電位差ｖとなっていて、次の
フレーム期間のうち時間τ２２＋τ２３でＩＷＩ−ＣＩ
は電位差Ｏとなっている。この時のマイクロシャッタ部
Ｗ１の時系列における透過率の変化を第６図中のＴｒｌ
で明らかにしている。この図示によれば、Ｔ１２＋Ｔ１
３＋Ｔ２１の期間においては、マイクロシャッタ部Ｗ１
の透過率はＴｒｄ （暗レベルであり、時間τ２２＋τ
２３＋τ３１の期間においてはマイクロシャッタ部Ｗ１
の透過率はＴｒｉ（明レベル）まで徐々に上昇し、次の
フレーム期間のＴ３１でＷｌ−ＣがＶとなる場合では図
示する如＜Ｔｒｄに復帰する。
セグメント電極とコモン電極間、すなわち液晶に印加さ
れる電圧波形を時系列に従って明らかにしている。これ
に従えば時間ｒ １２ ＋τ１３ ＋ Ｔ２１ ’ｔ’
Ｉ Ｗ １− ＣＩ ハ電位差ｖとなっていて、次の
フレーム期間のうち時間τ２２＋τ２３でＩＷＩ−ＣＩ
は電位差Ｏとなっている。この時のマイクロシャッタ部
Ｗ１の時系列における透過率の変化を第６図中のＴｒｌ
で明らかにしている。この図示によれば、Ｔ１２＋Ｔ１
３＋Ｔ２１の期間においては、マイクロシャッタ部Ｗ１
の透過率はＴｒｄ （暗レベルであり、時間τ２２＋τ
２３＋τ３１の期間においてはマイクロシャッタ部Ｗ１
の透過率はＴｒｉ（明レベル）まで徐々に上昇し、次の
フレーム期間のＴ３１でＷｌ−ＣがＶとなる場合では図
示する如＜Ｔｒｄに復帰する。
又、図中の１Ｗ２−ＣＩはマイクロシャッタ部Ｗ２の電
極とコモン電極間の時系列における電位差を示し、Ｔｒ
２はその時の透過率の変゛化を表わしている。
極とコモン電極間の時系列における電位差を示し、Ｔｒ
２はその時の透過率の変゛化を表わしている。
第７図は、光スポツト像のドツトｄ）とｄ２を作製する
際のシーケンスを示している。各ドツトの内、第１列の
ドツト（ｄｌ 、 ｄ２ 、 ｄ３゜１ １ １ ｄ４．・・・）はマイクロシャッタ部Ｗ１のオンとオフ
に対応し、第２列のドラ）（ｄ”、ｄ２゜２ ２ ｄ 、ｄ 、・・・）はマイクロシャッタ部Ｗ２の２
２ オンとオフに対応している。又、各行のドツトはそれぞ
れマイクロシャッタ部Ｗｌ、Ｗ２゜Ｗ３．Ｗ４．・・・
・・・に対応している。ここで、ドツトｄ１．ｄ１．ｄ
２．ｄ３．ｄ３．ｄ４と４３１２２ ｄ４は暗レベルで、その他のドツトは明レベルであると
する。尚、図中７１は主走査方向、７２は副走査方向を
表わしている。
際のシーケンスを示している。各ドツトの内、第１列の
ドツト（ｄｌ 、 ｄ２ 、 ｄ３゜１ １ １ ｄ４．・・・）はマイクロシャッタ部Ｗ１のオンとオフ
に対応し、第２列のドラ）（ｄ”、ｄ２゜２ ２ ｄ 、ｄ 、・・・）はマイクロシャッタ部Ｗ２の２
２ オンとオフに対応している。又、各行のドツトはそれぞ
れマイクロシャッタ部Ｗｌ、Ｗ２゜Ｗ３．Ｗ４．・・・
・・・に対応している。ここで、ドツトｄ１．ｄ１．ｄ
２．ｄ３．ｄ３．ｄ４と４３１２２ ｄ４は暗レベルで、その他のドツトは明レベルであると
する。尚、図中７１は主走査方向、７２は副走査方向を
表わしている。
本発明の時分割駆動法では、例えば前記の如き４次時分
割駆動によりマイクロシャッタ部を動作すると、１フレ
一ム期間中でマイクロシャッタ部のオン状態（光透過状
態）あるいはオフ状態（光遮断状態）を保持することが
できる。すなわち、暗レベルのドツトを形成する時には
１行分のドツト生成時間（τ１２＋τ１３＋τ２１）に
亘って透過率を暗レベル（Ｔ ｒ ｄ）とし、又明レベ
ルのドツトを形成する時には１行分のドツト生成時間（
τ２２＋τ２３＋τ３１）に亘って透過率を明レベル（
Ｔ ｒ ｌ）とすることができる。この時の明暗比、す
なわちＳ／Ｎ比は第６図中の面ＡとＢとの比に相当°し
たものとなり、従来の液晶シャッタアレイで使用されて
いた単純マトリクス方式の場合と較らべてＳ／Ｎ比を大
幅に向上することができる。
割駆動によりマイクロシャッタ部を動作すると、１フレ
一ム期間中でマイクロシャッタ部のオン状態（光透過状
態）あるいはオフ状態（光遮断状態）を保持することが
できる。すなわち、暗レベルのドツトを形成する時には
１行分のドツト生成時間（τ１２＋τ１３＋τ２１）に
亘って透過率を暗レベル（Ｔ ｒ ｄ）とし、又明レベ
ルのドツトを形成する時には１行分のドツト生成時間（
τ２２＋τ２３＋τ３１）に亘って透過率を明レベル（
Ｔ ｒ ｌ）とすることができる。この時の明暗比、す
なわちＳ／Ｎ比は第６図中の面ＡとＢとの比に相当°し
たものとなり、従来の液晶シャッタアレイで使用されて
いた単純マトリクス方式の場合と較らべてＳ／Ｎ比を大
幅に向上することができる。
本発明で用いるＴＰＴは、半導体膜３０５として水素原
子をドーピングしたアモルファスシリコンを用いること
が好ましい。半導体膜３０５の膜厚は、任意設定するこ
とができるが、１０００人〜３０００人が一般的である
。
子をドーピングしたアモルファスシリコンを用いること
が好ましい。半導体膜３０５の膜厚は、任意設定するこ
とができるが、１０００人〜３０００人が一般的である
。
又、ゲート絶縁膜３０６としては、水素原子をドーピン
グしたチッ化シリコンが好ましい、この時の膜厚は、３
０００人〜６０００人が適している。
グしたチッ化シリコンが好ましい、この時の膜厚は、３
０００人〜６０００人が適している。
又、本実施例では第６図に示す様にゲート線を走査する
初期期間において、この走査信号と同期させて入力する
情報信号には電圧Ｖが付加されている。これは、前述の
第２図に示す方式の液晶に印加される電圧をＯとすると
、透過率は第８図に示す様に時間に対して波形状に変化
する。この現象は一般に光のバウンシング現象と呼ばれ
ている。従って、第８図によれば１つのマイクロシャッ
タ部でオン状態が３τに亘って連続すると、透過率が時
間Ｔを境に低下するためそれぞれの書き込み時の透過率
が相違し、このため各ドツト毎の明暗比（プリント画像
のコントラスト）にバラツキを生じる問題があった。そ
こで、本実施例では各書き込み時におけにるシャッタ部
のオン状態での透過率を一様とするために、前述した様
に書き込み時の初期期間で走査信号と同期に入力させる
情報信号に電圧Ｖを付加し１強制的に一担液晶に電圧Ｖ
を印加して暗状態を形成すると、次にマイクロシャッタ
部のオン状態が続いても再び第８図にζ 示すドツト書き込み時間τにおける透過率となす、各ド
ツトにおけるオン状態での透過率を全て一様なものとす
ることができる。
初期期間において、この走査信号と同期させて入力する
情報信号には電圧Ｖが付加されている。これは、前述の
第２図に示す方式の液晶に印加される電圧をＯとすると
、透過率は第８図に示す様に時間に対して波形状に変化
する。この現象は一般に光のバウンシング現象と呼ばれ
ている。従って、第８図によれば１つのマイクロシャッ
タ部でオン状態が３τに亘って連続すると、透過率が時
間Ｔを境に低下するためそれぞれの書き込み時の透過率
が相違し、このため各ドツト毎の明暗比（プリント画像
のコントラスト）にバラツキを生じる問題があった。そ
こで、本実施例では各書き込み時におけにるシャッタ部
のオン状態での透過率を一様とするために、前述した様
に書き込み時の初期期間で走査信号と同期に入力させる
情報信号に電圧Ｖを付加し１強制的に一担液晶に電圧Ｖ
を印加して暗状態を形成すると、次にマイクロシャッタ
部のオン状態が続いても再び第８図にζ 示すドツト書き込み時間τにおける透過率となす、各ド
ツトにおけるオン状態での透過率を全て一様なものとす
ることができる。
従って、この強制的なシャッター閉時間をデータ書き込
みの直前又は直後に設定することにより、データ書き込
みの際のシャッター開時及びシャッター閉時の前状態に
おいて、常に安定した透過光量が得られ、常に安定した
コントラストのプリント画像を得ることが可能となる。
みの直前又は直後に設定することにより、データ書き込
みの際のシャッター開時及びシャッター閉時の前状態に
おいて、常に安定した透過光量が得られ、常に安定した
コントラストのプリント画像を得ることが可能となる。
各ドツトを形成するためのデータ信号をデータ電極に与
える前に、前回のドツト形成が力ゝ 明レベルが暗レベルかの如何にかかわらず、液晶層に電
圧が印加される様に信号を与えることができる。この時
、液晶層に電圧が与えられ、透過率が低くなる時間をτ
１１とし１時間τ１２でＴＦＴ４０１を介してセグメン
ト電極４０４の電位がデータ電極４０３の電位に変化す
るのに充分な時間にする必要がある。
える前に、前回のドツト形成が力ゝ 明レベルが暗レベルかの如何にかかわらず、液晶層に電
圧が印加される様に信号を与えることができる。この時
、液晶層に電圧が与えられ、透過率が低くなる時間をτ
１１とし１時間τ１２でＴＦＴ４０１を介してセグメン
ト電極４０４の電位がデータ電極４０３の電位に変化す
るのに充分な時間にする必要がある。
第９図は、前述の液晶シャッタアレイを用いた電子写真
複写機の１例を示すもので、感光ドラム９０１を矢印９
０２の方向に回転駆動させ、まず帯電器９０３により感
光ドラム９０１を一様に帯電させ、液晶シャッタアレイ
９０４を駆動させて、背後に配置した光源９０５よりの
光線を選択的に開閉制御して光信号を発生させ、この光
信号を帯電された感光ドラム９０１に照射して静電潜像
が形成される。
複写機の１例を示すもので、感光ドラム９０１を矢印９
０２の方向に回転駆動させ、まず帯電器９０３により感
光ドラム９０１を一様に帯電させ、液晶シャッタアレイ
９０４を駆動させて、背後に配置した光源９０５よりの
光線を選択的に開閉制御して光信号を発生させ、この光
信号を帯電された感光ドラム９０１に照射して静電潜像
が形成される。
この静電潜像は、現像器９０６のトナーにより現像され
、このトナー像は転写ガイド９０７を通ってきた複写用
紙Ｐ（転写紙）上に転写帯電器９０８により転写される
０画像の転写を受けた複写用紙Ｐは分離ベルト装置９０
９により感光ドラム９０１から順次に分離され１次いで
定着装置９１０で画像が定着されるようになっている。
、このトナー像は転写ガイド９０７を通ってきた複写用
紙Ｐ（転写紙）上に転写帯電器９０８により転写される
０画像の転写を受けた複写用紙Ｐは分離ベルト装置９０
９により感光ドラム９０１から順次に分離され１次いで
定着装置９１０で画像が定着されるようになっている。
また、転写検感光ドラム９０１の表面上に残留したトナ
ーはクリーニング装置９１１により除去され。前露光装
置９１２により感光ドラム９０１が除電され、再び次の
複写サイクルが可能になるようにしである。ところで、
第９図に於る液晶シャッタアレイ９０４には前述の第２
図に示す液晶セルを採用している。つまり、露光光源９
０５からの光線を液晶セルを備えた液晶シャッタアレイ
９０４、セルフオフレンズなどのレンズアレー９１３を
介して感光体９０１の上に結像する際に、図示していな
い原稿情報読み取り装置によって得られた画像情報を含
んだディジタル信号により液晶駆動回路９１４を動作さ
せて液晶シャッターアレイ１５０４を０Ｎ−ＯＦＦさせ
ることにより、画像情報のパターンを有する光信号を感
光体９０１の上に露光するようになっている。この実施
例に於ては露光光＠ｔ９０５が液晶セルの加熱の機能も
果しており、感熱素子９２０に接続された液晶温度制御
回路９１６で液晶冷却用ファン９１７を動作させること
により、液晶セルの加熱を防止し、液晶セルを一定温度
に維持するようにすることができる。図中９１８は反射
笠、９１９はレンズアレー９１３を液晶シャッター装置
へ装着するための部材である。
ーはクリーニング装置９１１により除去され。前露光装
置９１２により感光ドラム９０１が除電され、再び次の
複写サイクルが可能になるようにしである。ところで、
第９図に於る液晶シャッタアレイ９０４には前述の第２
図に示す液晶セルを採用している。つまり、露光光源９
０５からの光線を液晶セルを備えた液晶シャッタアレイ
９０４、セルフオフレンズなどのレンズアレー９１３を
介して感光体９０１の上に結像する際に、図示していな
い原稿情報読み取り装置によって得られた画像情報を含
んだディジタル信号により液晶駆動回路９１４を動作さ
せて液晶シャッターアレイ１５０４を０Ｎ−ＯＦＦさせ
ることにより、画像情報のパターンを有する光信号を感
光体９０１の上に露光するようになっている。この実施
例に於ては露光光＠ｔ９０５が液晶セルの加熱の機能も
果しており、感熱素子９２０に接続された液晶温度制御
回路９１６で液晶冷却用ファン９１７を動作させること
により、液晶セルの加熱を防止し、液晶セルを一定温度
に維持するようにすることができる。図中９１８は反射
笠、９１９はレンズアレー９１３を液晶シャッター装置
へ装着するための部材である。
第１図は、ＴＰＴを模式的に表わした平面図である。
第２図は、本発明で用いる液晶素子の断面図である。
第３図（Ａ）は、本発明のＴＰＴを用いた液晶素子の断
面図で、第３図（Ｂ）は本発明の別の液晶素子の断面図
である。第３図（Ｃ）は、その等価回路を表わす説明図
である。 第４図（Ａ）は、本発明の液晶シャッタアレイの等価回
路を示す説明図である。第４図（Ｂ）は本発明の液晶シ
ャッタアレイの平面図で、第４図（Ｃ）はそのＡ−Ａ
断面図である。 第５図は、本発明で用いるプリンタヘッド部の斜視図で
ある。 第６図は、本発明の液晶シャッタアレイに印加する駆動
信号のタイムチャートを表わす説明図である。 第７図は、本発明の液晶シャッタアレイによるドツト作
成の際のシーケンスを表わす説明図である。 第８図は、シャッタオン状態時の時系列における光透過
率の変化を表わす説明図である。 第９図は、本発明の画像形成装置を模式的に表わす断面
図である。 第１０図（Ａ）〜（Ｄ）は本発明で用いるセルフ・アラ
イメント法を示す断面図である。 ３０２：ゲート電極 ３０６：ゲート絶縁膜 ３０５：半導体膜 ３０３：ソース（データ）電極 ３０４： ドレイン電極 ３０７：コンデンサ対極となる導電膜 ３０９：セグメント電極 ３１２：コモン電極 ３１４：遮光膜 ３１０．３１５：配向制御膜 ３１３：液晶 ４０１ （４０１１、４０１２、・） ： ＴＦＴ４０
２ （４０２１，４０２２，・）：ゲート線４０３ （
４０３１，４０３２，・・・）：データ線４０４ （４
０４１，４０４２，・・・）：セグメント電極 ｗｌ 、 Ｗ２ 、 Ｗ３ ：マイクロシャッタ部４０
５：副走査線 ４０６：コンタクトホール ５７ ：プリンタヘッド部 ５３．９０４ ：液晶シャッタアレイ ５１．９０１ ：感光ドラム ５４．９０５：光源 ５２．９１３：レンズアレイ 特許出願人 キャノン株式会社 エ ２４ｂ Ｔ−２４久 Ｌ Ｔア 第３０（Ａ） 第３図（８） ３１）Ｉ’ ３０（３０２３０６３０７３Ｈ、Ｆ／ｌ）
ａｚｙ〃３ ４ 射１０図 （Ａ） （Ｂ） 介 （Ｃ） （Ｄ）
面図で、第３図（Ｂ）は本発明の別の液晶素子の断面図
である。第３図（Ｃ）は、その等価回路を表わす説明図
である。 第４図（Ａ）は、本発明の液晶シャッタアレイの等価回
路を示す説明図である。第４図（Ｂ）は本発明の液晶シ
ャッタアレイの平面図で、第４図（Ｃ）はそのＡ−Ａ
断面図である。 第５図は、本発明で用いるプリンタヘッド部の斜視図で
ある。 第６図は、本発明の液晶シャッタアレイに印加する駆動
信号のタイムチャートを表わす説明図である。 第７図は、本発明の液晶シャッタアレイによるドツト作
成の際のシーケンスを表わす説明図である。 第８図は、シャッタオン状態時の時系列における光透過
率の変化を表わす説明図である。 第９図は、本発明の画像形成装置を模式的に表わす断面
図である。 第１０図（Ａ）〜（Ｄ）は本発明で用いるセルフ・アラ
イメント法を示す断面図である。 ３０２：ゲート電極 ３０６：ゲート絶縁膜 ３０５：半導体膜 ３０３：ソース（データ）電極 ３０４： ドレイン電極 ３０７：コンデンサ対極となる導電膜 ３０９：セグメント電極 ３１２：コモン電極 ３１４：遮光膜 ３１０．３１５：配向制御膜 ３１３：液晶 ４０１ （４０１１、４０１２、・） ： ＴＦＴ４０
２ （４０２１，４０２２，・）：ゲート線４０３ （
４０３１，４０３２，・・・）：データ線４０４ （４
０４１，４０４２，・・・）：セグメント電極 ｗｌ 、 Ｗ２ 、 Ｗ３ ：マイクロシャッタ部４０
５：副走査線 ４０６：コンタクトホール ５７ ：プリンタヘッド部 ５３．９０４ ：液晶シャッタアレイ ５１．９０１ ：感光ドラム ５４．９０５：光源 ５２．９１３：レンズアレイ 特許出願人 キャノン株式会社 エ ２４ｂ Ｔ−２４久 Ｌ Ｔア 第３０（Ａ） 第３図（８） ３１）Ｉ’ ３０（３０２３０６３０７３Ｈ、Ｆ／ｌ）
ａｚｙ〃３ ４ 射１０図 （Ａ） （Ｂ） 介 （Ｃ） （Ｄ）
Claims (1)
- 【特許請求の範囲】 （１）トランジスタのドレインと接続したセグメント電
極と対向電極の間で形成する容量Ｃの容量型負荷要素を
ｎ行及びｍ列でマトリクス状に配置し、且つ前記ドレイ
ンに接続された容量ＣＥの電荷蓄積用コンデンサを有す
るトランジスタを該容量型負荷要素に対応してｎ行及び
ｍ列で配置したトランジスタの駆動法において、前記ト
ランジスタのチャネル部におけるゲートとドレインとの
間で生じる寄生容量Ｃｇｄが前記容量Ｃ及びＧＥとの間
で下記式（１）の関係を有していることを特徴とするト
ランジスタの駆動法。 式（１） （但し、式中ΔＶｇはゲート電圧変動中、Δ■０は対極
側変動中、Ｖｓは入力信号最大値を表わす） （２）前記寄生容量Ｃｇｄが４５ＰＦ （ピコファラド
）以下である特許請求の範囲第１項記載のトランジスタ
の駆動法。 （３）前記寄生容量Ｃｇｄが０．２ Ｐ Ｆ −１，５
Ｐ Ｆである特許請求の範囲第１項記載のトランジスタ
の駆動法。 （４）前記トランジスタが薄膜トランジスタである特許
請求の範囲第１項記載のトランジスタの駆動法。 （５）前記薄膜トランジスタが半導体としてアモルファ
スシリコンを配置したトランジスタである特許請求の範
囲第４項記載のトランジスタの駆動法。 （８）前記容量を負荷要素が液晶である特許請求の範囲
第１項記載のトランジスタの駆動法。 （７）前記入力信号電圧の最大値ｖＳが１５ボルト以上
である特許請求の範囲第１項記載のトランジスタの駆動
法。 （８）前記入力信号電圧の最大値Ｖｓが２０ポルト〜６
０ボルトである特許請求の範囲第１項記載のトランジス
タの駆動法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096052A JPS60239711A (ja) | 1984-05-14 | 1984-05-14 | トランジスタの駆動法 |
| DE3514807A DE3514807C2 (de) | 1984-04-25 | 1985-04-24 | Vorrichtung mit einer Flüssigkristallzelle, zum Ansteuern einer Transistoranordnung |
| GB08510509A GB2159655B (en) | 1984-04-25 | 1985-04-25 | Image forming apparatus and driving method therefor |
| US07/300,698 US4884079A (en) | 1984-04-25 | 1989-01-19 | Image forming apparatus and driving method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59096052A JPS60239711A (ja) | 1984-05-14 | 1984-05-14 | トランジスタの駆動法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239711A true JPS60239711A (ja) | 1985-11-28 |
Family
ID=14154685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59096052A Pending JPS60239711A (ja) | 1984-04-25 | 1984-05-14 | トランジスタの駆動法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239711A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789223A (en) * | 1985-03-28 | 1988-12-06 | Kabushiki Kaisha Toshiba | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes |
| JPS6425132A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Liquid crystal display device |
| JPH01102430A (ja) * | 1987-10-15 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 投射式液晶表示装置 |
| JPH0293473A (ja) * | 1988-09-29 | 1990-04-04 | Toppan Printing Co Ltd | 電子印刷版及び電子印刷方法 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
-
1984
- 1984-05-14 JP JP59096052A patent/JPS60239711A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4789223A (en) * | 1985-03-28 | 1988-12-06 | Kabushiki Kaisha Toshiba | Matrix-addressed liquid crystal display device with compensation for potential shift of pixel electrodes |
| JPS6425132A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Liquid crystal display device |
| JPH01102430A (ja) * | 1987-10-15 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 投射式液晶表示装置 |
| JPH0293473A (ja) * | 1988-09-29 | 1990-04-04 | Toppan Printing Co Ltd | 電子印刷版及び電子印刷方法 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386836A (en) | Electro-photographic printer | |
| US4884079A (en) | Image forming apparatus and driving method therefor | |
| US4448867A (en) | Image forming method and device for same | |
| US5285302A (en) | TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning | |
| US5177475A (en) | Control of liquid crystal devices | |
| JP3856048B2 (ja) | 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良 | |
| KR910009040B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| US4581619A (en) | Image forming apparatus | |
| TW388800B (en) | Semiconductor device and liquid crystal display apparatus using the same | |
| JPH0581888B2 (ja) | ||
| JP3233463B2 (ja) | 像形成体、この像形成体を含む像担持体及びこの像形成体を組み込んだ画像形成装置並びに画像形成方法 | |
| US4783149A (en) | Time-sharing drive liquid crystal optical switch array and optical printer using this optical switch array | |
| US4653859A (en) | Liquid crystal optical modulating element having particular capacitance between lines and method for driving the same | |
| JPS6026316A (ja) | 画像形成装置 | |
| US4838652A (en) | Image forming apparatus | |
| JPS63193764A (ja) | 液晶イメージ・バー | |
| US4620203A (en) | Electrostatic image forming apparatus using field effect transistors | |
| US4757343A (en) | Electrostatic image output apparatus | |
| JPS60235120A (ja) | トランジスタの駆動法 | |
| JPS61116325A (ja) | 画像形成装置 | |
| JPS60230634A (ja) | 薄膜トランジスタ駆動用液晶素子 | |
| JPS60225830A (ja) | 画像形成装置 | |
| JP3683973B2 (ja) | 表示装置 | |
| JPS6040610B2 (ja) | 液晶ライトバルブ | |
| JPS6347730A (ja) | 液晶シヤツタ装置 |