JPS6024095A - ガラスセラミツクス多層配線基板の製造法 - Google Patents

ガラスセラミツクス多層配線基板の製造法

Info

Publication number
JPS6024095A
JPS6024095A JP58130827A JP13082783A JPS6024095A JP S6024095 A JPS6024095 A JP S6024095A JP 58130827 A JP58130827 A JP 58130827A JP 13082783 A JP13082783 A JP 13082783A JP S6024095 A JPS6024095 A JP S6024095A
Authority
JP
Japan
Prior art keywords
glass
conductor
paste
ceramic
shrinkage rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58130827A
Other languages
English (en)
Inventor
野呂 孝信
戸崎 博己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58130827A priority Critical patent/JPS6024095A/ja
Publication of JPS6024095A publication Critical patent/JPS6024095A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はガラスセラミックス多層配線基板の製造方法に
係り、特にそれを製造する焼結工程において、当該基板
の反υによる変形、配線導体の断線などによる不良品の
発生を防止するに好適なガラスセラミックス多層配線基
板の製法に関する。
〔発明の背景〕
低融点ガラスにSiCなどの結晶質物質を添加したいわ
ゆるガラスセラミックを基板材料と1、。
これにAg 、 Au 、 Cuなどの低融点金属導体
を施し、これを多層に積層したガラスセラミックス多層
配線基板は将来の6次元ハイブリッド技術あるいは電子
計算機用LSI素子の実装技術として注目されつつある
。その理由は従来及び現在開発中の技術、ことにアルミ
ナ(A、I、0fi)系セラミックスを基板材料にWや
Moを導体として使用した多層配線基板に較べ、次のよ
うなずれた特徴があるためである。
1、 AI、α−WまたはMo系に較べ800〜900
’Gの低1温(A1.α−W系は1600’C)で焼結
できること。
2、 焼成雰囲気として空気中(AI、0.−WはN!
中)で焼結できること。
5、Ag 、 Au 、 Cuなどの高導電性の金属を
使用するため配線抵抗値が小さいこと。
4、 ガラスセラミックスはAI、0.系セラミックス
に比し、低誘電体であるため、配線導体との界面での電
気的寄生容量が少なく、電気信号の伝播速度の低下が少
ないこと。
これらのことから、たとえば電子計算機用としてLSI
などの素子を実装するための配線回路群(以下モジュー
ルと呼ぶ)を組立てるに本技術を応用すると、低価格の
かつ゛高密度実装で高速演算回路の製作が可能である。
しかし、従来はtのガラスセラミックスの製造工程中、
ことに焼成工程で製造中の多層基板が反りるなどの変形
を起したり、配線済の導体が断線して、当該基板の製造
不良品の発生が多い。この理由は、焼成工程でのガラス
セラミックス基板材料と配線導体、たとえば額との焼結
に伴う収縮率の差が大きいためである。
これらのことについて、より詳細に一説明するため、従
来のガラスセラミックス多層配線基板の製造工程を含め
て以下にのべる。
第1図はガラスセラミックス多層配線基板の主な製造工
程である。また第2図はガラスキラミックス多層配線基
板の部分拡大概念図である。
この第2図で1はLSIなどの搭さいすべき素子を示し
、2はこれを接続しているハンダを示し、また3はこの
ハンダを受けるパッドである。
6はスルホール孔を埋めたな、 Au 、 Cuなどに
よる垂直方向に埋めこまれたスルホール充填導体であシ
、5は同様に水平方向に布線した配線導体の断面を示す
4はこれら導体をささえるガラスセラミックス基板材で
あシ、本図では5層のみしか示していないが、実際のモ
ジュールでは20〜30層にも及ぶ。
8はスルホール充填導体からの信号をモジュールの外部
に伝えるためのピンを示し、7はこノビンを接続するた
めのバッドを示す。
このように本多層配線基板は厚膜技術を応用し、無数に
配線印刷した一枚づつのシートを多数に重ね合せて接着
し、これの上下間をスルホール導体で連結して構成され
ている。
この構成は一枚づつのグリーンシートに必要な配線を施
し、これを一括して圧着しのち、第1図の(8)で示し
た焼成工程で導体ペーストとガラスセラミックス材料を
同時に焼結して作る。
このため、導体材料の々、 Au 、 Cuなどとガラ
スセラミックス材料とは同時に同じ温度で焼結を進行さ
せざるを得ない。
しかし、ここで非常に不都合であったことは〜、Au 
、 Cu fz トのペーストの焼結による収縮率とガ
ラスセラミックスの収縮率が各温度、さらには最終最高
温度を通し、大きく異っていることである。たとえば、
これまで通常に用いれでていたガラスセラミックス組成
すなわち、低融点ガラス(組成= Sin、 、 B、
α、 BaO、A1*α、Pb0)に50wt0%の石
英ガラス(Sin、)を添加したものではその収縮率は
約10〜15%である。これに反し、たとえばMペース
トの導体は約20〜25%も収縮する。このため、たと
えば細導体布線ペーストの収縮によって基板のガラスセ
ラミックスが引張られる。その結果、焼結中のガラスセ
ラミックス基板はAgペーストの印刷されている側に凹
型に反りの変形を生じる。
また、第2図に示した導体の垂直方向と水平方向との接
続個所において断線することがある。
この理由は水平方向の導体は大きく収縮するのに対し、
垂直方向の導体はガラスセラミックスの壁にはばまれて
水平方向の導体と一緒に移動できにくいためである。
さらに、スルホール(孔)を埋めた導体とのあいだに空
洞を生じることもある。この理由はたとえば〜ペースト
のスルホール充填導体は大きく収縮するのに対し、ガラ
スセラミックスのそれは小さいためにスルホール(孔)
の径がAg導体と同じように収縮せず、間隙が生じたた
めである。
〔発明の目的〕 本発明の目的は前述したような欠点を除き、基板の反り
による変形、配線導体の断線などによる不良品発生を防
止できるガラスセラミックス多層配線基板の製造方法及
び使用材料組成などの技術を提供することにある。
〔発明の概要〕
本発明の原理はガラスセラミックス基板材料と導体材料
の収縮率をできるだけ一致させることにある。これによ
って焼結工程での収縮率の差をなくシ、基板の反め、断
線、スルホール導体に沿った周辺の空洞などの欠陥をな
くすことにある。
この収縮率の差をなくす具体策としては主に2つの方法
がある。1つにはガラスセラミックス材料の組成比ある
いは、導体材料たとえば々ペーストにガラスセラミック
基板材料の粉末などを約%以下(Wt、%)を添加する
などして収縮率を一致させることである。ただし、この
方法では収縮率を一致させることを重視するあまシ、本
来の特性、たとえば、〜のすぐれた導電性をそこない、
また、ガラスセラミックスの焼結最適温度(800〜9
00°)を変えざるをえないこともある。このため、こ
の方法では、これらの弊害を許せる範囲内で改善する必
要がある。
他の一つの方法は、本来の材料特性を損なわないように
組成を変えず、用いる原料粉末の粒度を変えて、焼結に
伴う収縮率を一致させる方法である。これら方法の原理
についてさらに具体的に以下に説明する〇 第1図はガラスセラミックス基板材料と〜導体ペースト
の焼結に伴う収縮率を示したものである。ここで■は導
体ペースト中の〜粒子を0.5〜3.0μまで変えた場
合の収縮率曲線であシ、■は低融点ガラス(Sin、 
、 B、Os 、 BaO、AI、0. 、 Pb0)
に骨材として添加するSin、の添加量を変えた場合の
収縮率曲線であシ、■は2,0μのAgに■のガラスを
20Wt、%まで添加し、ペースト化したAg導体の収
縮率曲線である。
本図を見るようにAg単独の導体ペーストはその用いる
粒子径を05〜30μまで変えてもその収縮率は約26
%〜18%までの変化に対し、ガラスセラミックスのそ
れは通常用いる8jαの添加量(30〜50wt0%)
の範囲で15〜10%である。このため、M単独導体ペ
ーストを用いると最小4%、最大16チの収縮率の差が
生じる。
一方、同図中の曲線■すなわち、2.0μのAg粉末に
同時に使用するガラスセラミックスの原料粉末を20w
t0%まで加えると、その収縮率の値が20チから12
%まで減少する。このため、ガラスセラミックス中のS
iα添加量は20〜50%の範囲までその収縮率と一致
させることができる。
次に第4図はAg (単独の)粒子径の異る2つの原料
粉末を使用し、その混合比を変えた導体ペーストの焼結
収縮率を示したものである。ここで曲線■は0.5μの
細微粒子に6.0μの粗粒子のMを混合した場合の収縮
率を示し、■は0.1μのさらに微粒子のAgに3.0
のM粗粒子を混合した場合の収縮率を示したものである
このように粒子径の異る2つの導体粉末を混合すること
によってその導体ペーストの焼結収縮率を大きく変える
ことができる。
すなわち、第4図の曲線■はその収縮率が約10チ〜2
8%までとることがでる。これは第3図のガラスセラミ
ックスのSiα使用するSiα混合比のほぼ全域にわた
っての収縮率と一致するものである。
なお、この2つの異る粒子径の導体粉末を使用すると、
なぜその焼結収縮率が変化するかについて調べた。その
結果、粒子径の異った粉*を混合使用することによって
、ペースト中の導体粒子の充てん密度が向上し、焼結で
の体積変できることが判った。
以上述べたように本発明は、ガラスセラミックス中のS
iαの添加組成比あるいは、Agなどの導体中に同時に
使用するガラスを混合し、または、Mなどの導体の原料
粉末の粒子径の異る2つ以上の混合粉末の導体ペースト
を用いて、ガラスセラミックス基板材料とそれに配線す
る導体ペーストの焼結に伴う収縮率をできるだけ一致さ
せる。これによってその焼成工程において、反りによる
変形、導体部の断線、スルホール周辺の空洞などの欠陥
のないガラスセラミックス多層配線基板の製造方法であ
る。
〔発明の実施例〕
以下に本発明の実施例を述べる0 実施例 1゜ (1) グリーンシートの用意 低融点ガ;yx(Siα44.52 、 Btα33.
03 、 BaO11,55。
AItos 10.84 、 KtO+Na!o O,
06wt、%)の粉末にSiα(結晶質)をそれぞれ1
0 、20 、30 、40’; 5Dwt、%づつ加
えて約8hボールミル混合した原料粉末を5種類を用意
する。
この原料粉末5種のそれぞれを50OIづつ別個にとシ
その各々に有機バインダとしてポリビニルブチラール(
固形状)を38.15,9’加えて乾式ボールミルにて
3μ混合する。
次に上記有機バインダーの溶剤、およびシートの可撓剤
として、トリクロルエチレン149.97J。
テトラクロルエチレン42.4m1l 、ノルマルブチ
ルアルコール56.6ml、さらにブチルフタリルブチ
ルグリコート11.75gを同時に追加し、湿式ボール
ミルで4μ混合する。
このようにして混合された試料はスリップと呼ばれる粘
性流動物が得られる。
次にこの5種類のスリップを通常のグリーンシートの作
製法、すなわち、ドクターブレード法によるキャスティ
ングマシンによってシート状に成形した。このときの作
製条件は、乾燥温度120℃、キャスティングのベルト
スピードは約1 ocmAIuILであシ、出来上シの
グリーンシートのサイズは幅が約20cIIL1厚さが
約0.5朋から成る長尺である。
これらの長尺シート5種類はそれぞれ別個に巻きとシ、
保管し、必要時に必要なサイズに切断し、使用した。
(2)導体ペーストの作製 粒子径01μの〜粉末に2.0μの々粗粉末を5%。
10%、 20% 、 50%、40%(wt、)とそ
れぞれ混合し、これらを用いて通常の厚膜印刷用ペース
トを作る方法で、M導体ペーストを作製した。すなわち
、上記混合粉末にエチルセルローズとα−テルピネオー
ルを乳鉢で混合し、これをさらに6本ロールを用いよく
混練した。
以上のようにして、得た斜材の種類を整理すると第1表
のようになる。
第1表 作試したグリーンシー)、Ag導体ペースト第
2表 作成した基板の状態結果 第1表に示した材料を用い、まず、基板の反シ具合を見
るため、第2表に示した材料の組合せで単層のシート(
一枚だけのシート)で〜導体を印刷し、焼成した。
印刷および焼成条件は次の通りである。
基板サイズ−70朋X70朋角 配線印刷=50μ線幅70μピッチ 配線パターンー一方向単線、60朋長 焼成温度=850℃、空気中 結果は第2表に示1−た通電である。すなわちガシスセ
ラミックス材料と〜ペースト導体との収縮率のほぼ=致
する組合せでは反りがなく、シートA65とAg導体ペ
ーストAI、況2.腐60組合せでは反シが生じた。
実施例 2゜ 実施例1.で用意したグリーンシート/I63と/I6
4の2種を用い、これにそれぞれ々導体ベース/I66
と/164を適用し、第2図に示したようなスルホール
充填と配線を施した20層からなるモジュールを2種と
参考比較品としてシー1−A5とペースト/162とを
組合せたモジュール3種を作製した。
基板サイズ−100關X100n角 印刷パターンに50μ線幅 150μピツチスルホール
充填=200孔に充填 水平方向配線と接続 層 数=シート単位で20層 積 層 法=125℃×15分圧着 焼成温度−850℃ 結果は以下通りであった。
本実施例2の前記2種ともに基板の反り、スルホール充
填導体と水平方向の配線に断線が見られなかった。
しかし参考比較品として作製した1種については断線と
見られる不通電個所が約38ケ所あった0 実施例 3 25μのM粉末に実施例1で使用したガラスセラミック
ス原料粉末(A2)を20Wt0%混合し、実施例1の
方法で導体ペーストを作製した。
これに実施例1で用意したグリーンシニト/162を用
いて実施2の方法によって20層からなるモジュールを
作製した。
その結果、焼結されたガラスセラミックス多層基板には
反シ、通電試験によって断線のないことが確認できた。
【図面の簡単な説明】
第1図はガラスセラミックス多層配線基板の製造工程図
、第2図はガラスセラミックス多層配線基板の部分拡大
概念図、第3図はガラスセラミックス基板材料及びAg
導体ペーストの焼結収縮率線図、第4図は本発明による
M導体ペースト材料の焼結収縮線図である。 1・・LSI、2−ハンダ、 6・・パッド、 4・・基板材。 第1醜 躬20 (%)+廣γA ci>赤syh事鵞 −452=

Claims (1)

    【特許請求の範囲】
  1. ガラスセラミックス基板材料とそれに配線する金属導体
    との間において、その両者の焼結に伴う収縮率の差が小
    さい材料を用いることを特徴とするガラスセラミックス
    多層配線基板の製造法。
JP58130827A 1983-07-20 1983-07-20 ガラスセラミツクス多層配線基板の製造法 Pending JPS6024095A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58130827A JPS6024095A (ja) 1983-07-20 1983-07-20 ガラスセラミツクス多層配線基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58130827A JPS6024095A (ja) 1983-07-20 1983-07-20 ガラスセラミツクス多層配線基板の製造法

Publications (1)

Publication Number Publication Date
JPS6024095A true JPS6024095A (ja) 1985-02-06

Family

ID=15043629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58130827A Pending JPS6024095A (ja) 1983-07-20 1983-07-20 ガラスセラミツクス多層配線基板の製造法

Country Status (1)

Country Link
JP (1) JPS6024095A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279938A (ja) * 1986-05-29 1987-12-04 富士通株式会社 ガラス・セラミツク基板
US5766516A (en) * 1995-03-30 1998-06-16 Sumitomo Metal (Smi) Electronics Devices Inc. Silver-based conductive paste and multilayer ceramic circuit substrate using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279938A (ja) * 1986-05-29 1987-12-04 富士通株式会社 ガラス・セラミツク基板
US5766516A (en) * 1995-03-30 1998-06-16 Sumitomo Metal (Smi) Electronics Devices Inc. Silver-based conductive paste and multilayer ceramic circuit substrate using the same

Similar Documents

Publication Publication Date Title
US4109377A (en) Method for preparing a multilayer ceramic
US4540621A (en) Dielectric substrates comprising cordierite and method of forming the same
US4827083A (en) Wiring substrate
JPH0451078B2 (ja)
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
WO2000021102A1 (en) Capacitance-coupled high dielectric constant embedded capacitors
US6117367A (en) Pastes for improved substrate dimensional control
KR20050048531A (ko) Ltcc 테이프를 위한 후막 도체 페이스트 조성물
JPS62265795A (ja) コンデンサ内蔵セラミツクス基板
JPS6024095A (ja) ガラスセラミツクス多層配線基板の製造法
JP4122612B2 (ja) 低温焼成セラミック回路基板
EP0591604B1 (en) Via fill compositions
JPH08125339A (ja) 多層配線基板の製造方法
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
JPH0738493B2 (ja) 同時焼成セラミック回路基板
JPH0714421A (ja) バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板
JPH0530317B2 (ja)
JPH09246722A (ja) ガラスセラミックス多層配線基板とその製造方法
JPH09153681A (ja) 低温焼成基板製造用内蔵抵抗ペースト
EP0269063A2 (en) Mullite ceramic multi-layered substrate and process for producing the same
JP3071514B2 (ja) 多層回路基板
JPS63122195A (ja) ムライト系セラミツク多層配線基板用導体ペ−スト
JPS6131342A (ja) ガラスセラミツク基板の製造方法
JPH0969687A (ja) ガラスセラミック多層配線基板の製造方法