JPS60243737A - ビデオ画像用メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はビデオ画像用メモリ装置に関し、特にコンピュ
ータグラフィックス画像・文字放送画像等の静止画の映
像情報信号を解析し、記録するとチオ画像用メモリ装置
に関する。

（従　来　技　術） 近年、電子技術等の進歩、に伴い映像情報を記録するこ
とが盛んに行なわれている。

第２図は従来の画面を記録する方法を説明するための図
である。

従来は第２１！ｌに示すように画面（１フレーム、ノン
インターレースであるとする）を記録する場合に第１図
中にＬ＋、Ｌ２．Ｌ３．Ｌ４・・・で示した走査線の順
に一定ｔｉ隔のデータ（輝度データ）をアナログ−デジ
タル（以下、ＡＤと記す）変換してランダムアクセスメ
モリ（以下、ＲＡＭと記す）にストア、あるいは、第１
図にＣＬ　＋　。

ＣＬ　２　、　ＣＬ　３・・・で示した縦方向のライン
の順に一定問隅のデータをＡＤ変換してＲＡＭにストア
していた。つまり、上述したいずれの場合もラインにそ
ったデータをＲＡＭにストアしていた。

（解決すべき問題点） しかし、表示される情報が、例えば、第３図（Ｈ）に示
すような８×８ドツトマトリツクスの集合体である場合
を考えてみると、上述した従来の方法には次のような欠
点がある。同一の文字が繰返し一画面内に表示されても
その都度同じデータがＲＡ　Ｍ”にストアされるため無
駄が多く、また、あらかじめ表示される文字が一色であ
ることがわかっている場合はすべてのデータに色データ
及び輝度データをつけることは無駄にもなり、更には、
ＲＡＭのＩ！１ｊｌｌｌが複雑になり、特に表示される
画像がカラー画像の場合はＲ，Ｇ、Ｂの各信号針３枚の
メモリプレーンが必要であり、更にこの３枚のメモリブ
レーンからＲ，Ｇ、Ｂ’Ｏ各信号を順次同期して取りだ
すように制御をする必要があるため表示装置全体の価格
が上昇し、低価格化を図ることが難しいという問題点を
有していた。

ところで、記録すべき映像情報は動画だけに限られるこ
となく、コンピュータグラフィックス画像・９文字放送
画像等の静止画も考えられ、この静止画の記録は動画の
記録のように各種の信号処理速度がそればど要求されな
いが、上述したように記録を行なうと、静止画を記録す
る際にも動画を記録する際と同様な信号処理速度が要求
されるという問題点も有していた。

そこで本発明は入力映像情報の水平走査周波数の整数倍
のサンプリング周波数でアナログ−デジタル変換して入
力映像情報を解析し、記録することにより、従来の装置
に比べて変換速度が＾速なアナログ−デジタル変換器の
数を減少させ、１２雑なメモリコントロール回路を不要
にすると共に、処理速度が高速度な中央演算処理装置ｆ
　（ＣＰＵ）等の制御回路を不要にして簡易な構成で低
価格に構成することができるビデオ画像用メモリ装値を
提供することを目的とする。

（問題点を解消するための手段） 本発明に上述の問題点を解消するために１画面に表示さ
れるべき一連の入力映像情報信号を前記入力映像情報信
号の水平走査周波数の整数倍のサンプリング周波数によ
りデジタル信号に変換するアナログ−デジタル変換手段
と、前記アナログ−デジタル変換手段から出力される信
号の映Ｓｔ情報を一定の単位毎に解析する解析手段と、
前記解析手段で解析された映像情報のデータを記録する
記憶回路を有し、前記記憶回路に記録されたデータを映
像信号の形態に変換して出力する画像生成部とより構成
されたビデオ画像用メモリ装置を提供するものである。

（実　施　例） 本発明になるビデオ画像用メモリ装置の第１実施例は以
下のような方法で静止画等の映像情報を記録するもので
ある。

１画面の解像度は１９２（縦）ｘ２５６（横）画素とし
、８Ｘ８画素を単位とする区画（キャラクタと称する）
により１画面を７６８に分割して、計７６８種類のパタ
ーンとして記録する。この分割されたパターン面を第７
図に丞す。従って、１画面の表示型式は第３図（Ａ）に
示すような２４行×３２列となる。

第３図（Ａ）に示すように静止画等の映像情報が表示さ
れる１画面を１６列２４行を単位とした画面に２分割し
、分割されたそれぞれの画面を左から右へ縦方向の１ラ
イン（１列）を単位として解析し、記録する。また、画
面の左右を示すパラメータとしてＭを設定し、左側の画
面（１列〜１６列）はＭ＝Ｏとし、右側の画面（１７列
〜３２列）はＭ＝１とする。

表示色は指定した１６色とし、これを色データとして記
録し、輝度データは記録しない。

記録したデータは後述するビデＡ・ディスプレイ・プロ
セッサあるいはビデオ・ディスプレイ・ジェネレータ（
以下、ＶＤＰと記す）を介してＲＡＭにストアする。

ＶＤＰの出力信号はビデオ信号の形態であるものとする
。− また、表示モードは第３図（Ｈ）に示すようなキャラク
タ（８×８画素）を単位とするグラフィックモードと第
３図（１）に示すようなキャラクタ（２×２ブロツクで
、１ブロツクは４×４画素）を単位とするマルチカラー
モードとの２種類であるものとし、いずれのモードで記
録するかは入力される画像の種類に最も適したモードを
指定できるように構成する。

なお、上述した第３図は本発明になるビデオ画像用メモ
リ装置の第１実施例の画面の記録の仕方を説明するため
の図で、第３図＜Ａ）は１画面の解析・記録の順を説明
するための図で、第３図（Ａ）中に示した数字１，２．
・・・、４８は解析の順を示し、第３図（Ｂ）は水平同
期信号Ｈを示し、第３図（Ｃ）乃至（Ｇ）は後述するク
ロックパルスジェネレータ６から出力されるクロックパ
ルスを示す図、第３図（１−１）はグラフィックモード
の際の表示パータンを説明するための図、第３図（１）
はマルチカラーモードの際の表示パータンを説明するた
めの図である。

上述したグラフィックモードとマルチカラーモードとを
比較して第１表に示す。

第１表は表示モードを説明するための表である。

第１表における画表示モニドを具体的に説明するとグラ
フィックモードでは第３図（Ｈ）に示す８×８画素から
なる１つのパターンの１ライン毎に２色を指定でき、ま
た、１画面を３つの部分（例えば、第７図に示す区画番
号Ｏ〜２５５．　２５６〜５１１，５１２〜７６７の３
つの部分）に分割し、分割した部分毎に、後述するパタ
ーンジェネレータテーブルＰＧＴ、パターン名称テーブ
ルＰＮＴ１カラーテーブルＣＴを設定する。

マルチカラーモードでは第３図（１）に示す４ブロツク
（８Ｘ８画素）で１つのマルチカラーパターンを構成し
、後述するパターンジェネレータテーブルＰＧＴ、パタ
ーン名称テーブルＰＮＴを設定し、カラーテーブルＣＴ
は使用しない。

以下、本発明になるビデオ画像用メモリ装置の第１実施
例を第１図（Ａ＞を参照して説明する。

第１図（Ａ＞は本発明になるビデオ画像用メモリ装置の
第１実施例のブロック系統図である。

信号入力端子１に入力されたビデオ信号（映像情報信号
）は、ＲＧＢ同期分離回路２でＲ，Ｇ。

Ｂの各信号及び水平・垂直同期信号に分離され、この分
離された信号は夫々入力端子３Ｒ，３Ｇ。

３Ｂ、３Ｄに入力される。入力端子３Ｒ，３Ｇ。

３Ｂに入力されたＲ、Ｇ、Ｂの各信号は夫々フィルタ（
例えば、ナイキストフィルタ＞４Ｒ，４Ｇ。

４Ｂを介してマルチプレクサ（以下、ＭＰＸと記す）５
に供給される。

一方、同期信号入力端子３Ｄに入力された水平・垂直同
期信号は同期信号分離回路４Ｄに入力され、同期信号分
離回路４Ｄで水平同期信号（Ｈ）と垂直同期信号（Ｖ）
とに分離される。

この水平同期信号（Ｈ）と垂直同期信号（Ｖ）とはクロ
ックパルスジェネレータ（以下、ＡＣＰＧと記す）６に
供給される。ＡＣＰＧ６は同期信号分離回路４Ｄから供
給された水平同期信号（］１）及び垂直同期信号（Ｖ）
及び後述する制御回路８より供給される制御信号（ＡＣ
ＰＧ６をイネーブル（動作状態）にする信号）により制
御され、所定のタイミングの制御パルスをＭＰＸ５及び
ＡＤ変換器７に供給する。

ＡＣＰＧ６より供給される制御パルスによりＭＰＸ５は
フィルタ４Ｒ，４Ｇ、４Ｂより供給されたＲ、Ｇ、Ｂ各
信号を選択出力する。ＭＰＸ５から出力されるＲ、Ｇ、
Ｂ各信号はＡＤ変換器７に供給され、ＡＤ変換器７には
ＡＣＰＧ６より制御パルスが供給されており、ＡＤ変換
器７でＡＣＰＧ６からの制御パルスによりＡＤ変換され
た後、制御回路８に供給される。

制御回路８は、例えば、中央演算処理装置（ＣＰＵ）等
を中心に構成されており、ＡＤ変換器７より供給された
映像情報信号のデジタル信号を所定のタイミングで読み
出し、後述するカラーテーブルＣＴのデータの解析を行
なった後、順次ＶＤＰ１１を介してビデオランダムアク
セスメモリ（以下、ＶＲＡＭと記す）１２の後述する第
６図に示すメモリマツプの所定の領域（テーブル）にス
トアする。

なお、ＲＡＭ９は制御回路８が解析処理等を行なう−に
必要なメモリで、リードオンリーメモリ（ＲＯＭ）１０
は制御回路８が行なう必要がある解析処理等の手順（プ
ログラム）を記録ルたメモリである。

ｖＤＰｌｌは制御回路８からの信号をクロックパルスジ
ェネレータ（以下、ＣＰＧと記す）１３からのクロック
パルス信号によりＲ−Ｙ、Ｂ−Ｙ、Ｙの各信号として、
つまり、色差信号の形態のビデオ信号（あるいは複合映
像信号の形態のビデオ信号）として出力する。

また、ＶＤＰＩＩの出力信号はＲＧＢエンコーダ（以下
、ＥＣＤと記す）１４に入力される。ＥＣＤ１４はｖＤ
Ｐｌｌの出力信号で＄６Ｒ−Ｙ、Ｂ−Ｙ。

Ｙの各信号をＲ，Ｇ、Ｂの各信号及び同期信号にエンコ
ードして出力する回路である。

ＥＣＤ１４から出力されたＲ、Ｇ、Ｂの各信号及び同期
信号は出力端子１５から出力されると共に、切換回路１
６に供給される。

上述したＣ　Ｐ　Ｇ　１３はＮＴＳＣあるいはＰＡＬ方
式のビデオ信号をＶＤＰｌｌから発生させることができ
るようなりロックパルス信号を後述する入出力ボート（
以下、ＩＯＰと記す）１１からの制御信号により選択切
換して出力するように構成されている。

切換回路１６はＥＣＤ１４からの出力信号（記録された
映像情報信号）と入力端子３Ｒ，３Ｇ、３Ｂ。

３Ｄから入力されたＲ、Ｇ、Ｂの各信号及び同期信号（
記録前の映像情報信号）とをｌ０Ｐ１７かうの信号によ
り選択切換して出力する回路である。

切換回路１Ｇで選択切換された信号はモニター出力端子
１８から出力される。

ｒＯＰ１７はスイッチ操作部（以下、ＯＰと記す）１９
からの操作入力に対応した制御信号を切換回路１６及び
ＣＰＧ１３に供給し、また、１ＩＩＩＪＩＮ１回路８と
の間でデータのやりとり（具体的には後に説明するが、
１０Ｐ１７からはＱＰ１９への操作入力に対応した操作
信号を制御回路８に供給し、制御回路８／））らはＣＰ
Ｇ１３の出力するクロックパルス信号を切換えるための
信号であるクロックパルス切換信号をｌ０Ｐ１７を介し
てＣＰＧ１３へ供給し、モニター切換を行なうためのモ
ニター切換信号をｌ０Ｐ１７を介して切換回路１６へ供
給している。）を行なっている゛。０Ｐ１９には記録ス
タートボタン、モード切換ボタン、ＮＴＳＣ／ＰＡＬ切
換ボタン、モニター信号切換ボタン、ディスプレイ出カ
ポタン等の操作ボタン（第１図（Ａ）中に図示せず）が
装備されており、所望の操作及び機能切換を行なうこと
が可能なように構成されている。

’ＪＢ、上述シｔｃ　Ｍ　Ｐ　Ｘ　５、ＡＣＰＧ６、Ａ
Ｄ変換器７はアナログ−γジタル変換手段を構成づる要
素で、制御回路８、ＲＡＭ９、ＲＯＭ　１０．１０Ｐ１
７．０Ｐ１９は解析手段を構成する要素で、Ｖ（）Ｐｌ
ｌ、ＶＲＡＭ１２、ＣＰＧ１３、ＥＣＤ１４はｍ像生成
部を構成する要素である。

次に第１図（Ａ）、第１図（Ｂ）、第５図（Ａ＞を参照
して本発明になるビデオ画像用メモリ装置の一実施例に
おける制御回路８の基本処理動作の説明を行なう。なお
、第１図（Ｂ）中の参照符号８Ａ乃至８Ｇを付した構成
要素は第１図（Ａ）に示した制御回路８を構成する要素
である。

第１図（Ｂ）は第１図（Ａ）に示したＩｐ制御回路８の
ブロック系統図である。

第５図（Ａ）は本発明になるビデオｈ像層メモリ装置の
第１実施例の制御回路の動作を説明するためのフローチ
ャートである。なお、以下の説明中のステップとは、特
に断らない限り第５図（Ａ）に示したフローチャートの
ステップのことをさす。

電源の投入が行なわれるとビデオ画像用メモリ装置は始
動し、ステップ２０で初期化（システム・イニシャライ
ズ）が行なわれる。具体的に説明すると、ｌ０Ｐ１７の
初期設定（各ビットに対する入力・出力ポートの指定と
各ポートの初期化を行ない、また、記録スタートボタン
はＯＦＦ、モード切換ボタンはグラフィックモード、モ
ニター信号切換ボタンは入力側、ＮＴＳＣ／ＰＡＬ切挽
ボタンはＮＴＳＣにそれぞれ初期設定し、これらに対応
する制御信号を出力する）　、ＲＡＭ９の初期設定（制
御回路８が演算で用いるフラグ・データを設定する）、
ｖＤＰｌｌのレジスタの初期設定（表示モードの設定、
ディスプレイ出カポタンはＯＦＦ、ＶＲＡＭ１２の所定
のテーブル、例えば、後述する第６図に示すカラーテー
ブルＣＴ、パターン名称テーブルＰＮ丁、パターンジエ
ネレータテーブルＰＧＴ等へデータを書き込むためのア
ドレス指定を行なう）、ＶＲＡＭ１２のパターン名称テ
ーブルＰＮＴの設定（例えば、グラフィックモードの際
は第６図に示すパターン名称テーブルＰＮＴに第７図に
示した区画番号０〜２５５．　２５６〜５１１．　５１
２〜１６７の３つの部分に分割した各部分の区画のパタ
ーン名称を７６８バイト設定する）を行なう。

上述したように制御回路８が通常の状態に設定された後
、制御回路８にいわゆる割り込みが発生しない間はステ
ップ２１〜ステツプ３２内の一連の制御動作を繰返して
継続する。しかし、制御回路８内に設けられている特定
な標本化周期毎に割込みが発生すると、制御回路８はそ
のとき実行していた制−動作を中断し、後述する第５図
（Ｂ）に示す制御動作を行ないそれが終了すると先に割
込みの発生によって中断されていたＩ！１１１Ｉ（処理
）動作の実行を続行する。

前記ステップ２０における初期化が終了すると、ステッ
プ２１に移り、キースキャンを行なう。っまり、０Ｐ１
９の各操作ボタン（前述した記録スタートボタン、モー
ド切換ボタン、ＮＴＳＣ／ＰＡＬ切換ボタン、モニター
信号切換ボタン、ディスプレイ出カポタン等の操作ボタ
ン）への操作入力に対応してｌ０Ｐ１７から出力される
操作信号を読み取りステップ２２に移る。

ステップ２２では操作信号受信部８Ａが、ｌ０Ｐ１１よ
りの操作信号を前回ｌ０ＰＩγより入力された操作信号
と比較し、両者が同一であれば操作が行なわれていない
と判別して、後述する各種の制御信号を出力すると共に
、操作信号をＲＡＭ９ヘスドアし、異なる場合は操作が
行なわれたものと判別する。ここでいずれかの操作が行
なわれたと判別した場合（ＹＥＳ）はステップ２３へ移
り、いずれの操作も行なわれなかった場合（Ｎｏ）は再
びステップ２１へ戻る。

ステップ２３ではステップ２２で検出した操作信号がモ
ニター出力を切換える操作信号であるがどうか、つまり
、モニター信号切換ボタンが押されたがどうかを判別し
、操作入力がモニター切換操作である場合（ＹＥＳ）は
ｌ０Ｐ１７からのモニター切換の操作信号が操作信号受
信部８Ａから切換信号発生部８Ｂへ供給された後、ステ
ップ２４へ移り。

ステップ２４で切換信号発生部８Ｂはモニター切換を行
なうためのモニター切換信号をｌ０Ｐ１７を介して切換
回路１Ｇへ出力し、切換回路１Ｇはこのモニター切換信
号によりモニター出力端子１８に出力する信号を切換え
る。また、操作入力がモニター切換操作以外の操作であ
る場合（Ｎｏ）はステップ２５へ移る。

ステップ２５ではステップ２２で検出した操作信号がＶ
ＤＰｌｌをＯＮ　（作動）１０ＦＦ（非作動）する操作
信号であるかどうかを判別し、ＶＤＰｌｌを０Ｎ１０Ｆ
Ｆする必要がある場合（ＹＥＳ）は、１０Ｐ１７からの
ＶＤＰｌｌをＯＮまたはＯＦＦするための操作信号が操
作信号受信部８Ａからレジスタデータ決定部８Ｃへ供給
された後、ステップ２６へ移り、ステップ２６でレジス
タデータ決定部８ＣはＶｒ）Ｐｌｌのレジスタの所定の
データを書換える。

マタ、ＶＤＰｌｌを０Ｎ１０ＦＦする必要がない場合（
Ｎｏ）はステップ２７へ移る。

ステップ２７ではステップ２２で検出した操作信号がＶ
ＤＰｌｌの出力ビデオ信号ＮＴＳＣ方式またはＰＡＬ方
式に切換えるための操作信号、つまりＮＴＳＣあるいは
ＰＡＬ方式の標準テレビジョン方式に対応させてクロッ
クパルスを変更するための操作信号であるかどうかを判
別し、クロックパルスを変更する必要がある場合（ＹＥ
Ｓ）は１０Ｐ１７からのＮＴＳＣ／ＰＡＬ切換の操作信
号が操作信号受信部８Ａから切換信号発生部８Ｂへ供給
された後、ステップ２８へ移り、ステップ２８で操作信
号切換部８Ｂはｌ０Ｐ１７を介してＣＰＧ１３ヘクロツ
クパルス切換信号を出力し、ＣＰＧ１３はこのクロック
パルス切換信号によりＶＤＰｌｌへ出力するクロックパ
ルスを変更する。また、クロックパルスを変更する必要
がない場合（Ｎｏ＞はステップ２９へ移る。

ステップ２９ではステップ２２で検出した操作信号がＶ
ＤＰｌｌの動作モードを変更するための操作信号である
かどうかを判別し、ＶＤＰｌｌの動作モ−ドを変更する
必要がある場合（ＹＥＳ）はｌ０Ｐ１１からのＶＤＰｌ
ｌの動作モード切換の操作信号が操作信号受信部８Δか
ら解析モード切換部８Ｄへ供給された後、ステップ３０
へ移り、ステップ３０で解析モード切換部８Ｄは操作入
力に対応したモード切換信号を決定部８Ｇ、色・パター
ン解析部８Ｅ、色・パターン決定部８Ｆへ供給する。レ
ジスタデータ決定部８ＣＧ、ｔＶＤＰ１１のレジスタの
所定データをｍ換え、色・パターン解析部８Ｅ及び色・
パターン決定部８Ｆは操作信号に対応したモード（グラ
フィックモードあるいはマルチカラーモード）による動
作をする。また、モードを変更する必要がない場合（Ｎ
ｏ＞はステップ３１へ移る。

なお、上述したステップ２３．２５．２７．２９おいて
、（ＹＥＳ）となった場合は所定の処理を行なった後、
ステップ２１に移る。

ステップ３１に処理動作が移ったということは上述した
ステップ２３．２５．２７．２９の各ステップにおいて
（ＮＯ）となった場合であり、この場合は操作入力が記
録スタート操作であるということ、つまり、記録スター
トボタンが押されたことになる。

従って、ステップ３１ではｌ０Ｐ１７からのＡＣＰＧ６
をイネーブル（動作状態）にする操作信号が操作信号受
信部８Ａから動作制御部８Ｇへ供給され、動作制御部８
ＧはＡＣＰＧ６をイネーブルにする信号をＡＣＰＧ６へ
供給すると共に、色・パターン解析部８Ｅに解析開始の
ための信号を供給した後、ステップ３２へ移る。

動作制御部８ＧよりＡＣＰＧ６をイネーブルにする信号
が送られ、ＡＣＰＧ６がイネーブルになると、ＡＣＰＧ
６は同期信号分離回路４Ｄからの垂直同期信号（Ｖ）が
到来してから所定期間経過した時間的位置に第３図（Ｃ
）に示すように１水平ラインに２個のパルスを出力し、
以隣、同期信号分離回路４Ｄからの第３図（Ｂ）に示す
ような水平同期信号（Ｈ）の到来毎に、水平同期信号（
Ｈ）に同期した第３図（Ｄ）乃至第３図（Ｇ）に示すよ
うな２個のパルスを出力し、これをそれぞれ計１９２　
（＝２４　（行）×８（ライン〉〉回これを繰返す。

ＡＣＰＧ６より出力される上述した第３図（Ｃ）乃至第
３図（Ｇ）に示すようなパルスはＭＰＸ５及びＡＤ変換
器７に供給され、その立ち上がりエツジでＭＰＸ５及び
ＡＤ変換器７の動作をスターｉ・させる。

ＭＰＸ５はＡＣＰＧ６からのクロックパルスによりフィ
ルタ４Ｒ，４Ｇ、４Ｂから供給される映像情報のデータ
を第３図（Ａ＞巾に示した１、２゜３、・・・、４８の
順番でそれぞれ縦方向の１ラインを単位としてＡＤ変換
器７へ選択出力する。

ここで、１画面中の横方向のラインをＮ（よって、Ｎは
１〜１９２）　、１画面中の縦方向のラインをｍ（よっ
てｍは１〜２５６）　、また、１キヤラクタ中の縦方向
のラインをｋ（よって、ｋは１〜８）とし、上述したよ
うに列数１〜１６の際はＭ＝Ｏ１列数１７〜３２の際は
Ｍ＝１とする。

上述したＭＰＸ５から出力される順序について更に具体
的に説明すると、第３図（Ｃ）に示すクロックパルスに
より、まず、第４図（Ａ＞に示すように筑１和１１ｆＥ
１行のキャラクタＣ第３図（Ａ）中に示した１の部分）
のＮ＝１．ｍ＝１．に＝１゜Ｍ−０の画素（ドツト）の
映像情報が出力され、次に、第４図（Ｂ）に示すように
第１１列第１行のキャラクタく第３図（Ａ）中に示した
２の部分）のＮ−１、ｍ　−１２９，ｋ＝１　、　Ｍ＝
　１のドツトの映像情報が出力され、次に第４図（Ｃ）
に示すように第１列第１行のキャラクタのＮ＝２．ｍ＝
１゜ｋ＝１．Ｍ＝０のドツトの映像情報が出力され、以
下、第１同各行のキ１ｔラクタのｍ−＝１．に−ｉ。

Ｍ−０の縦方向のラインのドツトの映像情報と、第１１
列名行のキャラクタのｍ＝＝　１２９．　ｋ＝　１　。

Ｍ−１の縦方向のラインのドツトの映像情報とが交互に
順次上から下へＮ　＝　１９２まで出力される。

従って、第３図（Ｃ）に示したクロックパルスは１９２
回（Ｎ＝１〜１９２）練り返して出りされる。

このようにして第１１列第２４行のキャラ゛クタのＮ　
−１９２，ｍ＝　１２９．　ｋ＝１．　Ｍ＝１のドツト
のｖ４Ｉａ情報が出力された後、第３図＜Ｄ）に示すよ
うなりロックパルスにより第４図（Ｄ）に示すように第
１列第１行のキャラクタのＮ＝、１．ｍ＝２゜に〜２．
Ｍ＝Ｏのドツトの映像情報が出力され、以下、同様にし
て第３図（Ｄ）乃至Ｗｉ３図（Ｇ）に示すようなりロッ
クパルスにより第１同各行のキャラクタのＮ＝１〜１９
２．　ｍ＝２〜８．　ｋ−２〜８．Ｍ＝Ｏのドツトの映
像情報と、第１７列名行のキャラクタのＮ＝　１〜１９
２．　ｍ＝　１３０〜２５６゜ｋ−２〜８．Ｍ−１のド
ツトの映像情報とが交互に順次上から下へ出力される。

従って、第３図（Ｄ）乃至第３図（Ｇ）に示すクロック
パルスはそれぞれ１９２回（Ｎ＝１〜１９２）ずつ７回
（ｋ−２〜８）出力される。

このようにして第２４行第１１列のキャラクタ（第３図
（Ａ）中に永した４８の部分）のＮ＝１９２゜ｍ　−１
２９，ｋ−８，Ｍ＝１のドツトの映像情報が出力された
後、ＡＣＰＧ６からのクロックパルスにより第４図（Ｅ
）に示すように第２列第１行（第、３図（Ａ）中に示し
た４９の部分）のキトラクタのＮ＝１．ｍ−９，に〜１
．Ｍ＝Ｏのドツトの映像情報が出力される。

以下、上述したようにＭ−０のキャラクタの映像情報と
、Ｍ＝１のキャラクタの映像情報とが交互に順次上から
下へ出力され、最終的にはＡＣＰＧ６からのクロックパ
ルスにより第４図（Ｆ）に示すように第３２列第２４行
（第４図（Ｆ）中に示した７６８の部分）のキトラクタ
のＮ＝　１９２．　ｍ＝　２５６．　ｋ＝８．　Ｍ−１
のドツトの映像情報が出力され、１画面分の出力が終了
する。

なお、第４図は本発明になるビデオ画像用メモリ装置の
第１実施例にのグラフィックモードにおける解析及び記
録を説明するための図である。

ＭＰＸ５から上述したような順序で出力された映像情報
信号はＡＤ変換器７に供給され、ＡＤ変換器７は供給さ
れた映像情報信号をアナログ−デジタル変換した映像情
報信号のデジタル信号（例えば、４ビツトのデータ）と
して制御回路８に出力する。

また、制御回路８に特定な標本化周期毎、具体的に説明
すると、ＡＤ変換器７がアナログ−デジタル変換を終了
する毎に到来する割り込みパルスにより、制御回路８（
色・パターン解析部８Ｅ）は第５図＜Ａ＞に示したフロ
ーチャートに沿った基本処理動作を中断して割り込み処
理動作に移る。

つまり、以下に説明する第５図（Ｂ）に示したフローチ
ャートに従って、処理動作を行なう。

次に、第１図（Ａ）、第１図（Ｂ）、第５図（Ｂ）を参
照して制御回路８の割り込み処理動作を説明する。第５
図（Ｂ）は本発明になるビデオ画像用メモリ装置の第１
実施例の制御回路の割り込み処理動作を説明するための
フローチャートである。なお、以下の説明中のステップ
とは特に断わらない限り第５図（Ｂ）に示したフローチ
ャートのステップのことを示す。

上述したように制御回路８の特定な標本化周期毎にＡＤ
変Ｍｋ！！９７より割り込みパルスが入力されると制御
回路８は割り込み処理動作（ＩＮＴ＞を開始し、その動
作はステップ３３へ移る。

ステップ３３では制御回路８に供給された映像情報信号
デジタル信号がグラフィックモードであるかマルチカラ
ーモードであるかを判別する。具体ＶＤＰ１１のモード
がグラフィックモードであるかマルチカラーモードであ
るかを判別し、判別したモードに対応するモード切換信
号をレジスタデータ決定部８Ｃ，色・パターン解析部８
Ｅ、色・パターン決定部８Ｆへ供給し、グラフィックモ
ードの場合はステップ３４へ移り、ステップ３４〜ステ
ツプ５３の処理動作を行なう。また、マルチカラーモー
ドの場合はステップ５４へ移り、ステップ５４〜ステツ
プ６６の処理動作を行なう。

以下に、グラフィックモードの処理動作を説明する。

ステップ３４ではＡＤ変換器７から出力される映像情報
信号のデジタル信号（Ｒ，Ｇ、Ｂ各信号がアナログ−デ
ジタル変換された信号）を制御回路８に取り込み、ステ
ップ３５に移る。

ステップ３５ではＡＤ変換器７から供給されるドツトの
映像情報（色）を第５図＜Ｃ）に示すフローチャートに
従い、色・パーターン解析部８Ｅにおいて、処理動作を
行ない判定する（第５図（Ｃ）のステーノ’７’６７〜
ス干・ツブ１０９）　−第５図（Ｃ）は本発明になるビ
デオ画像用メモリ装置の第１実施例の制御回路がドツト
の色判定を行なうための処理動作を説明するための７０
−ヂヤートである。なお、以下の説明中のステップとは
、特に断わらない限り第５図（Ｃ）中に示したフローチ
ャートのステップのことをさす。

第２表は第５図（Ｃ）に示したフローチャートの説明に
用いるカラーコード表である。

ステップ６７ではステップ３４で取りこんだドツトのＲ
，Ｇ、Ｂ各信号をＲＡＭ９に記録した後、ステップ６８
に移る。

ステップ６８では制御回路８（色・パターン解析一部８
Ｅ）がＲＡＭ９に記録されたドツトのＧ信号のデータを
読み出し、この後ステップ６９へ移る。

ステップ６９では、色・パターン解析部８Ｅがステップ
６８でＲＡＭ９から読み出したドツトのＧ信号のデータ
が第１の所定値（−０，１）以上であるかどうかを判別
し、第１の所定値以上の場合（ＹＥＳ）ステップ７０へ
移り、第１の所定値以上でない場合（Ｎｏ＞はステップ
７１へ移る。

ステップ７１に処理動作が移ったということは第２表に
示すようにこのドツトの色が黒であるということであり
、この後、ステップ１０８へ移る。ステップ１０８で色
・パターン解析部８Ｅが判定結果を色・パターン決定部
８Ｆに伝送し、ステップ３６（第５図（Ｂ））に移る。

ステップ７０では色・パターン解析部８Ｆがステップ６
８でＲＡＭ９から読み出したドツトのＧ信号のデータが
第２の所定値（＋　０．１）以上であるかどうかを判別
し、第２の所定値以上の場合（ＹＥＳ）ステップ１２へ
移り、第２の所定値以上でない場合＜Ｎｏ）はステップ
７３へ移る。ステップ７３では制御回路８（色・パター
ン解析部８Ｅ）がＲＡＭ９に記録されたＢ信号のデータ
を読み出し、この後ステップ７４へ移る。

ステップ７４では色・パターン解析部８Ｅがステップ７
でＲＡＭ９から読み出したドツトのＢ信号のデータが第
３の所定値（＋　１．０）以上であるかどうかを判別し
、第３の所定値以上でない場合（ＮＯ）はステップ１５
へ移り、第３の所定値以上の場合（ＹＥＳ）はステップ
７６へ移る。

ステップ７６に処理動作が移ったということは第２表に
示すようにこのドツトの色が濃い青であるということで
あり、この後、ステップ１０８へ移る。

ステップ１０８で色・パターン解析部８Ｅが判定結果を
色・パターン決定部８Ｆに伝送し、ステップ３６（第５
図（Ｂ））に移る。

また、ステップ１５では制御回路８（色・パターン解析
部８Ｅ）がＲＡＭ９に記録されたＲ信号のデータを読み
出し、この模ステップ７７へ移る。ステップ７７では色
・パターン解析部８Ｅがステップ７５でＲＡＭ９から読
み出したドツトのＲ信号のデータが第４の所定値（＋　
１．４）以上であるかどうかを判別し、第４の所定値以
上の場合（ＹＥＳ）はステップ７８に移り、第４の所定
値以上でない場合（Ｎｏ＞はステップ７９に移る。

ステップＪ８に処理動作が移ったということは第２表に
示すようにこのドツトの色が赤であるということであり
、この後、ステップ１０８へ移る。ステップ１０８で色
・パターン解析部８Ｅが判定結果を色・パターン決定部
８Ｆに伝送し、ステップ３６（第５図（Ｂ））に移る。

また、ステップ７９に処理動作が移ったということは第
２表に示すようにこのドツトの色が濃い赤であるという
ことであり、この後、ステップ１０８へ移る。ステップ
１０８で色・パターン解析部８Ｅが判定結果を色・パタ
ーン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ）
）に移る。

ステップ７２では色・パターン解析部８Ｅがステップ６
８でＲＡＭ９から読み出したドツトのＧ信号のデータが
第５の所定値（＋０．４）以上であるかどうかを判別し
、第５の所定値以上の場合（ＹＥＳ）はステップ８０へ
移り、第２の所定値以上でない場合（ＮＯ）はステップ
８１へ移る。

ステップ８１では制御回路８（色・パターン解析１１８
Ｅ）がＲＡＭ９に記録されたドツトのＲ信号をデータ読
み出し、この後ステップ８２へ移る。

ステップ８２では色・パターン解析部８Ｅがステップ８
１でＲＡＭ９から読み出したドツトのＲ信号のデータが
第６の所定値（＋　ｏ、ｙ）以上であるかどうかを判別
し、第６の所定値以上の場合（ＹＥＳ）はステップ８３
へ移り、第６の所定値以上でない場合（ＮＯ）はステッ
プ９６へ移る。

ステップ９６に処理動作が移ったということは第２表に
示すようにこのドツトの色が濃い緑であるということで
あり、この後、ステップ１０８へ移る。

ステップ１０８で色・パターン解析部８Ｅが判定結果を
門・パターン決定部８Ｆに伝送ψ１、ステップ３６（第
５図（Ｂ））に移る。

ステップ８３では色・パターン解析部８Ｅがステップ８
１でＲＡＭ９から読み出したドツトのＲ信号のデータが
第３の所定値（＋　１．０）以上であるかどうかを判別
し、第３の所定値以上の場合（ＹＥＳ）はステップ８４
へ移り、第３の所定値以上でない場合（Ｎｏ）はステッ
プ８５へ移る。

ステップ８４に処理動作が移ったということは第２表に
示すようにこのドツトの色が淡い赤であるということで
あり、この後、ステップ１０Ｂへ移る。

ステップ１０８で色・パターン解析部８Ｅが判定結果を
色・パターン決定部８Ｆに伝送し、ステップ３６（第５
図（Ｂ））に移る。

また、ステップ８５に処理動作が移ったということは第
２表に示すようにこのドツトの色が淡い緑であるという
ことであり、この後、ステップ１０８へ移る。ステップ
１０８で色・パターン解析部８Ｅが判定結果を色・パタ
ーン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ）
）に移る。

ステップ８０では色・パターン解析部８Ｅがステップ６
８でＲＡＭ９から読み出したドツトのＧ信号のデータが
第７の所定値（＋　０．４ｅ　）以上であるかどうかを
判別し、第７の所定値以上の場合（ＹＥＳ）はステップ
８６へ移り、第２の所定値以上でない場合（ＮＯ）はス
テップ８７へ移る。

ステップ８１では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたＢ信号のデータを読み出し、
この後ステップ８８へ移る。

ステップ８８では色・パターン解析部８Ｅがステップ８
１でＲＡＭ９から読み出したドツトの８信号のデータが
第８の所定１（＋１．ｉ）以上であるかどうかを判別し
、第８の所定値以上の場合（ＹＥＳ）はステップ８９へ
移り、第８の所定値以上でない場合（ＮＯ）はステップ
９０へ移る。

筏テップ８９では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたドツトのＲ信号のデ７夕を読
み出し、この後ステップ９１へ移る。

ステップ９１では色・パターン解析部８Ｅがステップ８
９でＲＡＭ９から読み出したドツトのＲ信号小ゴーＡ　
ＪＪ　ＩＩ！　Ｑ　／７’ｌ蓬中砧ｌ↓１０）以トであ
るかどうかを判別し、第３の所定値以上の場合（ＹＥＳ
）はステップ９２へ移り、第３の所定値以上でない場合
（Ｎｏ）はステップ９３へ移る。

ステップ９２に処理動作が移ったということは第２表に
示すようにこのドツトの色がマゼンタであるということ
であり、この俊、ステップ１０Ｂへ移る。ステップ１０
８で色・パターン解析部８Ｅが判定結果を色・パターン
決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ））に
移る。

また、ステップ９３に処理動作が移ったということは第
２表に示すようにこのドツトの色が淡い青であるという
ことであり、この後、ステップ１０Ｂへ移る。ステップ
１０８で色・パターン解析部８Ｅが判定結果を色・パタ
ーン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ）
）に移る。

ステップ９０では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたドツトのＲ信号のデータを読
み出し、この後、ステップ９４に移る。

ステップ９４では色・パターン解析部８Ｅがステップ９
０でＲＡＭ９から読み出したドツトのＲ信号のデータが
第３の所定値（＋１．０）以上であるかどうかを判別し
、第３の所定値以上の場合（ＹＥＳ）はステップ９５へ
移り、第３の所定値以上でない場合（Ｎｏ）はステップ
９６へ移る。

ステップ９５に処理動作が移ったということは第２表に
示すようにこのドツトの色が濃い黄であるということで
あり、この後、ステップ１０８へ移る。

ステップ１０８で色・パターン解析部８Ｅが判定結果を
色・パターン決定部８Ｆに伝送し、ステップ３６（第５
図（Ｂ））に移る。

また、ステップ９６に処理動作が移ったということは第
２表に示すようにこのドツトの色が濃い緑であるという
ことであり、この後、ステップ１０８へ移る。ステップ
１０８で色・パターン解析部８Ｅが判定結果を色・パタ
ーン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ）
）に移る。

ステップ８６では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたドツトの８信号のデータを読
み出し、この後、ステップ９１へ移る。

ステップ９１では色・パターン解析部８Ｅがステップ８
６でＲＡＭ９から読み出したドツトのＢ信号のデータが
第９の所定値（＋１．２）以上であるかどうかを判別し
、第９の所定値以上の場合（ＹＥＳ）はステップ９８へ
移り、第９の所定値以上でない場合（ＮＯ）はステップ
９９へ移る。

ステップ９９では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたドツトのＧ信号のデータとＢ
信号のデータとを比較し、Ｇ信号のデータのレベルが大
きい場合（ＹＥＳ）はステップ１００へ移り、小さい場
合（ＮＯ）はステップ１０１へ移る。

ステップ１０１では制御回路８（色・パターン解析部８
Ｅ）がＲＡＭ９に記録されたドツトのＲ信号のデータを
読み出し、この後、ステップ１０２へ移る。

ステップ１０２では色・パターン解析部８Ｅがステップ
１０１でＲＡＭ９から読み出したドツトのＲ信号のデー
タが第３の所定値（＋１．０）以上であるかどうかを判
別し、第３の所定値以上の場合（ＹＥＳ）はステップ１
０３へ移り、第３の所定値以上でない場合（ＮＯ）はス
テップ１０４へ移る。

ステップ１０３に処理動作が移ったということは第２表
に示すようにこのドツトの色が淡い黄であるということ
であり、この後、ステップ１０８へ移る。ステップ１０
８で色・パターン解析部８Ｅが判定結果を色・パターン
決定部８Ｆに伝送し、ステ２ツブ３６（第５図（Ｂ））
に移る。

また、ステップ１０４に処理動作が移ったということは
第２表に示すようにこのドラｉ〜の色が緑であるという
ことであり、この後、ステップ１０８へ移る。ステップ
１０８で色・パターン解析部８Ｅが判定結果を色・パタ
ーン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ〉
）に移る。

また、ステップ１００に処理動作が移ったということは
第２表に示すようにこのドツトの色が白であるというこ
とであり、この後、ステップ１０８へ移る。ステップ１
０８で色・パターン解析部８Ｅが判定結果を色・パター
ン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ））
に移る。

ステップ９８では制御回路８（色・パターン解析部８Ｅ
）がＲＡＭ９に記録されたドツトのＲ信号のデータを読
み出し、この後ステップ１０５に移る。

ステップ１０５では色・パターン解析部８Ｅがステップ
９８でＲＡＭ９から読み出したピントのＲ信号のデータ
が第３の所定値（＋　１．０）以上であるかどうかを判
別し、第３の所定値以上の場合（ＹＥＳ）はステップ１
０Ｇに移り、第３の所定値以上でない場合（Ｎｏ＞はス
テップ１０７に移る。

ステップ１０１に処理動作が移ったということは第２表
に示すようにこのドツトの色がシアンであるということ
であり、この後、ステップ１０８へ移る。ステップ１０
８で色・パターン解析部８Ｅが判定結果を色・パターン
解析部８Ｆに伝送し、ステップ３６（第５図（Ｂ））に
移る。

また、ステップ１０６に処理動作が移ったということは
第２表に示すようにこのドツトの色が灰であるというこ
とであり、この後、ステップ１０８へ移る。ステップ１
０８で色・パターン解析部８Ｅが判別結果を色・パター
ン決定部８Ｆに伝送し、ステップ３６（第５図（Ｂ））
に移る。

上述のようにして色・パターン解析部８Ｅでドツトの色
が判明した後、すべての処理はステップ１０８へ移る。

ステップ１０８では色・パターン決定部８Ｆが色・パー
タン解析部８Ｅから伝送された判定結果をＲＡＭ９に伝
送し後、ステップ３６（第５図（Ｂ））に移る。

再び第５図（Ｂ）に戻って説明すると（なお、以下の説
明中のステップとは特に断わらない限り第５図（Ｂ）に
示したフローチャートのステップのことをさす。）、上
述したようにしてドツトの色が判別した後、ステップ３
６に移り、判別したドツトの色をカラーコードデータと
してＲＡＭ９のアドレス（ｍ、Ｎ）にストアする。例え
ば、第４図（Ａ）に示すドツトの場合はアドレス（１，
１）にドツトのカラーコードデータがストアされる。

ステップ３６での処理が終了すると、ステップ３１へ移
る。ステップ３７では解析位置が分割された画面の左で
あるか右であるかを示すを示すパラメータＭを１だけ増
加させた後、ステップ３８へ移る。

ステップ３８では上述したＭが２であるかどうかを判別
し、Ｍが２の際（ＹＥＳ）はスップ３９へ移り、それ以
外の際（ＮＯ＞はステップ４１へ移る。

ステップ３９ではＭを０とした後、ステップ４０へ移る
。ステップ４０では横方向のライン数のパラメータであ
るＮを１だけ増加せせた後、ステップ４１へ移る。（ス
テップ３９に処理動作が移ったということは第４図（Ｂ
）に示すように横方向のラインの２ドツト（Ｍ−０及び
Ｍ−１）の解析が終了したことを示している。） ステップ４１では上述したＮが１９２であるかどうかを
判別し、Ｎが１９２の際（ＹＥＳ）はステップ４２へ移
り、それ以外の際（Ｎｏ）はステップ４４へ移る。

ステップ４２ではＮをＯとした後、ステップ４３へ移る
。ステップ４３では１キヤラクタ中の縦方向のライン数
のパラメータであるｋを１だけ増加させた後、ステップ
４４へ移る。（ステップ４４に移ったということはＭ＝
Ｏ及びＭ＝１における縦方向のそれぞれの１ラインの解
析が終了したことを示している。） ステップ４４では上述したｋが８であるかどうかを判別
し、ｋが８の際（、ＹＥＳ）はステップ４５へ移り、そ
れ以外のｌ１ｌ（ＮＯ）はステップ４６へ移る。

ステップ４６に移った際は第５図（Ｂ）に示す制御（処
理）動作を終了して、再び第５図＜Ａ）に示したフロー
チャートの・割り込み処理を開始づ“る際に実行してい
たステップに戻る。

ステップ４５ではＡＣＰＧ６を非動作状態にした後、ス
テップ４７へ移る。

ステップ４７では上述したｋを０とした後、ステップ４
８へ移る。

ステップ４８ではＲＡＭ９にストアされたドツトのカラ
ーコードデータより１キヤラクタのカラーテーブルＣＴ
及びパターンジェネレータテーブルＰＧＴを決定する。

ところで、グラフィックモードでは前述したように、１
つの表示パターンの横方向の１ライン毎に２色を指定す
ることができるので、ステップ４８ではステップ３５に
おいて色・パターン解析１！１ｌｓ８Ｅが判定し、ＲＡ
Ｍ９にストアした横方向の１ラインのドツトのカラーコ
ードデータ（８個のデータ）を読み出し、このデータの
中で一番多いものく４個のデータ以上）に１のカラーコ
ードに割り当て（カラーコードとして１を割当てるので
あって、必ずしも第２表に示した黒とは限らない。）、
２番目に多いもの（４個のデータ以下）に０のカラーコ
ードに割り当て（カラーコードとしてＯを割当てるので
あって、必ずしも第２表に示した透明とは限らない。）
、２進数のデータとしで表わし、これを８回繰り返して
１キヤラクタのカラーテーブルＣＴ、パターンジェネレ
ータテーブルＰＧＴを決定し、更に上述した処理を４８
回繰り返してＭ−０における１列及びＭ＝１における１
列のキャラクタ（計４８キャラクタ）のカラーテーブル
ＣＴ、パターンジェネレータテーブルＰＧＴを決定する
。この後、ステップ４９へ移る。ステップ４９ではステ
ップ４８で決定したＭ−０及びＭ＝１におけるそれぞれ
１列の４８キヤラクタのカラーテーブルＣＴ及びパター
ンジェネレータテーブルＰＧＴのデータをＶＤＰｌｌを
介してＶＲＡＭ１２の所定のテーブル、例えば、第６図
に示すカラーテーブルＣＴにストアし、また、その表示
パターンデータをＶ　Ｄ　Ｐ　１１ヲ介１．、　Ｔ　Ｖ
　ＲＡ　Ｍ　１２（Ｄ所定（１）　チー　７　ル、例え
シ、第６図に示すパターンジェネレータテーブルＰＧＴ
にストアする。

なお、上述した第６図はグラフィックモードの際のＶＲ
ＡＭ１２のメモリマツプの一例を示す図、第７図は画面
の区画を説明するためのパターン面図である。

第６図中に番地と記載した下方に記載した数値はＶＲＡ
Ｍ１２の記憶番地を示し、８ビツトからなるデータの左
端ビットＭＳＢは、最上位ビットを示し、右端ビットＬ
ＳＢは、最下位ビットを示す。

第６図に示すようにＶ　ＲＡ　Ｍ　１２のメモリマツプ
は表示に必要な複数種類のパターンが記憶された０１地
から６１４３１地までの６１４４バイトのパターンジェ
ネレータテーブルＰＧＴ１カラー情報（カラーコードデ
ータ）が記憶される８１９２１１地から１４３３５４３
３５番地１４４バイトのカラーテーブルＣＴ、第７図に
示す画面（３２列×２４行）の各区画に対応した記憶容
量を有する１４３３６１地から１５１０３１１１までの
１６８バイトのパータン名称テーブルＰＮ丁、６１４４
１地から８１９１番地までの２０４８バイト及び１５１
０４１１地から　１６３８３６３８３番地２８０バイト
の未使用のテーブルから構成されている。

上述したパターンジェネレータテーブルＰＧＴはＯ１ｔ
地から６１４３番地までの６１４４バイトを使用してお
り、例えば、第３図（）ｌ）に示した８Ｘ８＃素で構成
されるパターンを各８バイトで記憶すると、パターンジ
ェネレータテーブルＰＧＴには７６８　（＝　６１４４
／　８　）種類のパターンが記憶できる。

また、パターンジェネレータテーブルＰＧＴに記憶され
ているパターンをパターン名称テーブルＰＮＴに記憶さ
れるパターン名称によって、特定のパターンを指定する
ことができる。

パターン名称テーブルＰＮＴは第７図に示した１画面の
各区画に表示されるパターンがパターンジェネレータテ
ーブルＰＧＴにおけるどのパターン名称であるかを示ず
情報を記録するために第７図に示した１画面の区画の総
数と対応する記憶容量を有している。つまり、例えば、
第７図に示した１画面の１区画を１バイトで配憶すると
、パターン名称テーブルＰＮＴは上述したように１４３
３６４３３６番地１０３５１０３番地６８　（＝　３２
列×２４行）バイト必要であり、具体的には２５６　（
＝　７６８／　３　）バイト毎にパターン名称＃０〜＃
２５５が設定されている。

カラーテーブルＣＴは上述したよう＆：８１９２番地か
ら１４３３５番地までの６１４４バイトを使用しており
、例えば、第３図（Ｈ）に示した８×８画素で構成され
る各パターンのカラー情報を記憶するのには８バイト必
要であり、従って、カラーテーブルＣＴにはパターンジ
ェネレータテーブルＰＧＴと同様に１６８種類のカラー
情報が記憶できる。

但し、上述したステップ３５（第５図（Ｂ））で色・パ
ターン解析部８Ｅが３種類以上のカラーコードデータを
判定した際には色・パターン解析部８Ｆは３種類目以上
のカラーコードデータを２番目に多いカラーコードデー
タに変換して上述したようにＶＤＰｌｌを介してＶ　Ｒ
Ａ　Ｍ　１２にストアする。

この後、ステップ５０へ移る。

なお、３種類以上のカラーコードデータを表示する必要
がある際は■ＤＰ１１の１つの機能であるスプライト機
能を用いてスプライト面を重ねることにより３種類以上
の色を記録づることができる。

上述したｖ　ｏ　ｐ　ｉｉのスプライト機能に関り゛る
詳細な説明が必要な場合は、例えば、ＶＤＰｌｌの一例
である米国テキサス・インスツルメント社のビデオ・デ
ィスプレイ・プロセッサに関する説明が日経マグロウヒ
ル社の［日経エレクトロニクス」１９８１年３月３０日
号（第１５６頁〜第１６４頁）に記載されているのでこ
こではその説明を省略する。

ステップ５０では処ｕａ数をカウントするカウンタをカ
ウントアツプした後、ステップ５１へ移る。

ステップ５１では１画面の処理が終了したがどうかを判
定する。つまり、上述した処理を１列ずつ計１６回（＝
３２列／２）繰り返すと１画面の処理が終了するので、
処理回数をカウントするカウンタのカウント数が１６で
あるかどうかを判定し、カウント数が１６の場合（ＹＥ
Ｓ）はステップＳ２へ移り、カウント数が１６でない場
合（Ｎｏ）はステップ４６へ移る。

ステップ５２では画面の解析処理が終了したことを示す
フラグ（終了フラグ）をセットした後、ステップ５３へ
移る。

ステップ５３では処理回数をカウントするカウンタをク
リヤした後、ステップ４６へ移る。

ステップ４Ｇへ移った際は上述したように割り込み処理
を開始した際に処理動作を実行していた第５図（Ａ）に
示す通常処理動作のフローチャートのステップへ戻る。

つまり、１キヤラクタの中では第４図（Ａ＞乃至第４図
（Ｅ）に示すように解析し、１画面では第４図（Ｆ）に
示した１、２，３．・・・、７６８の順′で解析し、１
画面の映像情報を記録する。この順序は第４図で説明し
た通りである。

ここで、第５図＜Ａ）に戻って説明すると、処理動作が
ステップ３２に移ると、ステップ３２では終了フラグが
セットされているかどうかを判別し、終了フラグがセッ
トされているｗＡ（ＹＥＳ）はステップ２１へ戻り、終
了フラグがセットされていない際（Ｎｏ）はステップ３
１へ戻る。

次に、マルチカラーモードの処理動作を説明する。マル
チカラーモードの際は横方向のブロックをＮ（よってＮ
は１〜４８）　、縦方向のブロックをｍ（よってｍは１
〜３２）とし、Ｍはグラフィックモードの際と同一とす
る。

マルチカラーモードの際はステップ３３において（Ｎｏ
）と判別される場合であるので、ステップ５４へ移る。

マルチカラーモードは第３図（Ｉ）に示すように４色で
１キヤラクタを構成するので、基本的な考え方は上述し
たグラフィックモードと同様である。グラフィックモー
ドと異なる点はマルチカラーモードでは第８図に示すよ
うに１０２４＠地から１７９１番地までの７６８バイト
を使用したパターン名称テーブルＰＮＴと２０４８Ｎ地
から４０９５番地までの２０４８バイトを使用したパタ
ーンジェネレータテーブルＰＧＴとを使用し、グラフィ
ックモードの際に使用したカラーテーブルＣＴは使用“
しないことにある。つまり、パターン名称テーブルＰＮ
Ｔにはパターン面のＯ〜３ライン、４〜７ライン、・・
・・・・、２０〜２３ラインの４ラインずつのパターン
名称として使用されたものを各３２個ずつ順序よくスト
アしておき、パターンジェネレータテーブルＰＧＴには
分析して得られたデータをＶ　ＲＡ　Ｍ　１２にストア
する。

なお、上述した第８図はマルチカラーモードの際のＶＲ
ＡＭ１２のメモリマツプの一例を示す図である。

第８図中に番地と記載した下方に記載した数値はＶＲＡ
Ｍ１２の記憶番地を示し、８ビツトからなるデータの左
端ビットＭＳＢは、最上位ビットを示し、右端ビットし
ＳＢは、最下位ビットを示す。

第８図に示すようにＶ　ＲＡ　Ｍ　１２のメモリマツプ
は表示に必要な複数種類のパターンが記憶された１０２
４ｉ％地から１７９１番地までの７６８バイトのパター
ンジェネレータテーブルＰＧＴ、第９図に示す１画面（
３２列×２４行）の各区画に対応した容量を有する２０
４８蕃仙か６４０９５蕃仙までの２０４８バイトのパタ
ーン名称テーブルＰ　Ｎ　Ｔ　、７６８番地から１０２
３番地までの２５６バイト及び１７９２番地から２０４
７番地までの２５６バイトの未使用のテーブルから構成
されている。また、第９図は画面の区画を説明するため
のパターン面図である。

ステップ５４（第５図（Ｂ〉）ではＡＤ変換器７から出
力される映像情報のデータ（Ｒ，Ｇ、８６信号がＡＤ変
換された信号）をグラフィックモードの際と同様に制御
回路８に取り込んだ後、ステップ５５へ移る。

ステップ５５ではステップ３５（準じた方法で各ブロッ
クの色を判定する。具体的には各ブロックに対し１Ｇ　
（４Ｘ　４　）ドツトの色をまずめ、その中で色の数の
多いカラーコードをその色とする。あるいはそのような
方法によらず先に１６（４Ｘ４）ドツトの信号のＲ，Ｇ
、Ｂ各信号の平均値をめ、その平均値データを用いて第
５図（Ｃ）に示したフロチャートのステップ６７〜ステ
ツプ１０８に従って、カラーコードをめることもできる
。第５図（８）に示したステップ５４〜ステツプ６６は
前者の方法でカラーコードをめる場合である。このよう
にしてカラーフードをめた後、ステップ５６へ移る。

ステップ５６ではステップ５５で得られたカラーコード
デー’）をＶＤＰｌｌを介してＶＲＡＭ１２の所定のテ
ーブル、例えば、第８図に示ずパターンジェネレータテ
ーブルＰＧＴにストアした後、ステップ５７へ移る。

ステップ５７では解析位置が分割されＩＣ画面の左であ
るか右であるかを示すを示すパラメータＭを１だけ増加
させた後、ステップ５８へ移る。

ステップ５８では上述したＭが２であるかどうかを判別
し、Ｍが２の際（ＹＥＳ＞はスツプ５９へ移り、それ以
外の際（ＮＯ）はステップ６１へ移る。

ステップ５９ではＭをＯとした後、ステップ６０へ移る
。ステップ６０では横方向のライン数（４ライン単位）
のパラメータであるＮを１だけ増加させた後、ステップ
６１へ移る。（ステップ５９に処理動作が移ったという
ことはＭ＝Ｏ及びＭ＝１における横方向の４ラインの２
ブロツクの解析が終了したことを示している。） ステップ６１では上述したＮが４８（＝　１９２／４）
であるかどうかを判別し、Ｎが４８の際（ＹＥＳ）はス
テップ６２へ移り、それ以外の際（Ｎｏ＞はステップ６
４へ移る。

ステップ６２ではＮをＯとした後、ステップ６３へ移る
。ステップ６３では処理回数をカラン］へするカウンタ
をカウントアツプした後、ステップ６４へ移る。（ステ
ップ６２に処理動作が移ったということは、Ｍ＝Ｏ及び
Ｍ＝１における縦方向のそれぞれの１ブロツク列の解析
が終了したことを示している。） ステップ６４では１画面の解析処理が終了したがどうか
を判定する。つまり、−Ｆ述した処理を１ブロツク列毎
に計３２回（＝　２５６／４／２）繰り返すと１画面の
処理が終了づるので、処理回数をカウントするカウンタ
のカウント数が３２であるかどうかを判定し、カウント
数が３２の場合（ＹＥＳ＞はステップ６５へ移り、カウ
ント数が３２でない場合（ＮＯ）はステップ４６へ移る
。

ステップ６５では画面の解析処理が終了したことを示す
フラグ（終了フラグ）をピットした後、ステップ６６へ
移る。

ステップ６６では処理回数をカウントするカウンタをク
リヤした後、ステップ４６へ移る。

ステップ４６へ移った際はグラフィックモードの際と同
様に割り込み処理を開始した際に処理動作を実行してい
た第５図（Ａ＞に示す通常処理動作の）Ｏ−チャートの
ステップへ戻る。

ここで、第５図（Ａ＞に戻って説明すると、上述したよ
うに記録を開始して映像情報の解析・記録を行なってい
る際に処理動作がステップ３２に移ると、ステップ３２
では終了フラグがセットされたかどうかを判別し、終了
フラグがセットされている際（ＹＥＳ）はステップ２１
へ戻り、終了フラグがセットされていない際（Ｎｏ）は
ステップ３１へ戻る。

つまり、第９図中に示した画面１，２，３．・・・。

３０７２の順で解析して、１画面の映像情報を記録する
。

上述した本発明になるビデオ画像用メモリＱ［の第１実
施例では第３図（△）に示すように１画面を２分割し、
分割されたそれぞれの画面の左から右へ縦方向の１ライ
ンを単位として解析し、記録する。このような方法は入
力信号が縦横変換されて入力された場合に適している。

すなわち、コンピュータグラフィックス画像、文字放送
画像あるいは画像ディスク等の記録媒体に縦横変換され
て記録されている映画情報を新たに縦横変換して通常の
ビデオ信号に変換することなく直接記録するところに特
徴がある。

上述したように１画面の映像情報を解析し、記録すれば
縦横変換しなくても解析・記録ができるため特に、縦横
変換されて記録されている画像ファイル等の映像情報を
高速に解析し、記録する場合に適している。

上記第１実施例においては、ｖＤＰｌｌはＣＰＧ１３か
らのクロックパルスによりビデオ信号を出力していたが
、出力端子１５にプリンタ等の同期期間の長い外部機器
を接続する際は、ＶＤＰｌｌに外部から外部クロック信
号を供給し、この外部クロック信号によりＶＤＰｌｌか
らビデオ信号を出力することが考えられる。

以下に、外部機器にプリンタ等を用いる場合を第１０図
を自照して説明する。

第１０図は本発明になるビデオ画像用メモリ装置の第２
実施例のブロック系統図である。なお、第１０図にはＶ
ＤＰｌｌを中心とした部分のみを示しである。

第１０図において第１図（Ａ）と同一の構成要素には同
一の符号を付してその説明を省略する。

外部クロック信号入力端子１０１１ら入力された外部ク
ロック信号はバッファ　１１０を介してクロック信号切
換用のスイッチ１１１及びデータ同期信号発生回路１１
２に供給される。

スイッチ１１１はＶＤＰｌｌに供給されるクロック信号
を切換えるためのスイッチであり、プリンタへ出力する
際は端子Ａ側に切換えられる。

また、プリンタからのコマンド信号が色指定データ入力
端子１１３に入力され、このコマンド信号は■同期パル
ス発生回路１１４及びセレクタ　１１５に供給される。

■同期パルス発生回路１１４はコマンド信号により、プ
リンタに適合した同期期間のパルス信号をｖｏｐｉｉに
供給する。

ＶＤＰｌｌはＶ同期パルス発生回路１１４からのパルス
信号及び外部クロック信号入力端子１０９からの外部ク
ロック信号に従って、使用するプリンタの転送速度に対
応させた色差信号形態のビデオ信号をＥＣＤｉ４へ供給
する。

ＥＣＤ１４はＶＤＰｌｌからの信号をＲ，Ｇ、Ｂ各信号
及び同期信号にエンコードした信号を出力端子１５、セ
レクタ　１１５、同期分離回路１１７に供給する。

セレクタ　１１５は色指定データ入力端子１１３よりの
Ｒ，Ｇ、Ｂ各信号を１画面毎に順番にプリンタ出力端子
１１６へ転送する。

また、同期分離回路１１７はＥＣＤ１４の出力信号によ
り水平同期信号（Ｈ）、垂直同期信号（Ｖ）を分離し、
水平同期信号出力端子１１８、垂直同期信号出力端子１
１９へ出力すると共に、データ同期信号発生回路１１２
へ出力する。

データ同期信号発生回路１１２は同期分離回路１１７か
らの水平同期信＠（Ｈ）、垂直同期信号（Ｖ）及び外部
クロック信号入力端子１０９からの外部クロック信号に
より、データ同期クロック信号をデータ同期クロック信
号出力端子１２０へ出力する。

上記実施例の説明では、入力映像情報信号をＲｌＧ、Ｂ
各信号及び同期信号に分離し、入力Ｒ，Ｇ。

Ｂ各信号をＡＤ変換した後、解析し、記録する場合を説
明したが、本発明はこれに限ることなく、例えば、入力
映像情報信号をＹ、Ｒ−Ｙ、Ｂ−Ｙの各色差信号に分離
し、Ｙ、Ｒ−Ｙ、Ｂ−Ｙ各信号をＡＤ変換した後、解析
し、記録するように構成することも可能である。

また、上記実施例では１画面に表示される映像情報を３
２列×２４行に分割した例を説明したが、本発明はこれ
に限ることなく、他の分割形式、例えば、４０行×２４
行、８０列ｘ２５行等の分割形式で分割し、解析して、
記録することも可能である。つまり、１画面を複数部分
、例えば、列と行による複数部分に分割し、解析し、記
録してもよい。

さらに、上記実施例では、グラフィックモードの場合の
色の指定は表示パターンの１ライン毎に２色であったが
、本発明はこれに限ることなく、例えば、１ラインの各
ドツトに対して夫々色を指定するように構成することも
可能である。（いわゆるフルグラフィック画面） また、上記実施例ではＶＤＰＩＩの出力信号をＥ　ＣＤ
　１４でＲ，Ｇ、Ｂ各信号及び同期信号にエンコードし
、分離する例を説明したが、上記ＦＣＤ１４をＶＤＰ１
５内部に構成することも可能である。

さらに、上記実施例では、出力端子１５からＲ２Ｏ，Ｂ
各信号が出力される例を説明したが、本発明はこれに限
ることなく、出力端子１５にカラープリンタ等を接続す
る場合に対応させて、出力端子１５から出力される信号
をＹ（イエロー）、Ｃ（シアン）、Ｍ（マゼンタ）、Ｂ
（ブラック）の各信号を出力してもよく、また、Ｙ（イ
１０−）、Ｃ（シアン）９Ｍ（マゼンタ）の各信号を出
力し、これらの信号からＢ（ブラック）信号を合成する
ことも可能である。つまり、出力信号は複数の系統に分
離された色信号であればよい。

さらには、上述したＹ（イエロー）、Ｃ（シアン）、−
Ｍ（マゼンタ）、Ｂ（ブラック）の各信号をＶＤＰｌｌ
の出力信号からエンコードする回路をＶＤＰ、１１内部
に構成することも可能である。

（発明の効果） 本発明は上述の如き構成であるので、従来の装置に比べ
て変換速度が高速なアナログ−デジタル変換器の数を減
少させ、複雑なメモリコントロール回路を不要にすると
共に、処理速度が高速度な中央演算処理装置（ＣＰＵ）
等の制御回路を不要にして簡易な構成で低価格に構成す
ることができるという利点を有する。

【図面の簡単な説明】

第１図（Ａ）は本発明になるビデオ画像用メモリ装置の
第１実施例のブロック系統図、第１図（Ｂ）は第１図（
Ａ＞に示した制御回路のブロック系統図、第２図は従来
の画面を記録する方法を説明するための図、第３図は本
発明になるビデオ画像用メモリ装置の第１実施例の解析
及び記録動作を説明するための図、第４図は本発明にな
るビデオ画像用メモリ装置の第１実施例のグラフィック
モードにおける解析及び記録を説明するための図、第５
図（Ａ＞は本発明になるビデオ画像用メモリ装置の第１
実施例の制御回路の動作を説明するためのフローチャー
ト、第５図（Ｂ）は本発明になるビデオ画像用メモリ装
置の第１実施例の制御回路の割り込み処理動作を説明す
るためのフローチャート、第５図（Ｃ）は本発明になる
ビデオ画像用メモリ装置の第１実施例の色判定を行なう
ための処理動作を説明するためのフローヂト一ト、第６
図はグラフィックモードの際のＶＲＡＭのメモリマツプ
の一例を示す図、第７図は画面の区画を説明するための
パターン面図、第８図はマルチカラーモードの際のＶＲ
ＡＭのメモリマツプの一例を示す図、第９図は画面の区
画を説明するための図、第１０図は本発明になるビデオ
画像用メモリ装置の第２実施例のブロック系統図である
。 １・・・信号入力端子、２・・・ＲＧＢ同期分離回路、
３Ｒ，３Ｇ、３８．３Ｄ・・・入力端子、４Ｒ，４Ｇ、
４Ｂ・・・フィルタ、 ４Ｄ・・・同期信号分離回路、 ５・・・マルチプレクサ（ＭＰＸ）、 ６・・・クロックパルスジェネレータ（ＡＣＰＧ＞、７
・・・アナログ−デジタル（ＡＤ＞変換器、８・・・制
御回路、８Ａ・・・操作信号受信部、８Ｂ・・・切換信
号発生部、 ８Ｃ・・・レジスタデータ決定部、 ８Ｄ・・・解析モード切換部、 ８Ｆ・・・色・パターン解析部、 ８Ｆ・・・色・パターン決定部、８Ｇ・・・動作制御部
、９・・・ランダムアクセスメモリ（ＲＡＭ）、１０・
・・リードオンリーメモリ（ＲＯＭ）、１１・・・ビデ
オア２ｒスプレイプロセツサ（ＶＤＰ）、１２・・・ビ
デオランダムアクセスメモリ（ＶＲＡＭ）、１３・・・
クロックパルスジ１ネレータ（ＣＰＧ）、１４・・・Ｒ
ＧＢエンコーダ（ＥＣＤ）、１．５・・・出力端子、１
６・・・切換回路、１７・・・入出力ポート（ＩＯＰ）
、１８・・・モニター出力端子、 １９・・・スイッチ操作部（ＯＰ）、 １０９・・・外部クロック信号入力端子、１１０・・・
バッフ１．１１１・・・スイッチ、１１２・・・データ
同期信号発生回路、１１３・・・色指定データ入力端子
、 １１４・・・■同期パルス発生回路、１１５・・・セレ
クタ、１１６・・・プリンタ出力端子、１１７・・・同
期分離回路、１１８・・・水平同期信号出力端子、 １１９・・・垂直同期信号出力端子、 １２０・・・データ同期クロック信号出力端子。 才　１　扇 （Ｂ） 才２繍 α、　Ｃｔ、α。 ？　３　口 ＋４０ 才４昭 に−８ 一７’３１ｆ！ （１） ｔｌｏｒａ ｌ愛 手続補正書く方式〉 昭和５９年９月２７日 昭和５９年特許願第９９６２７号 ２、発明の名称 ビデオ画像用メモリ装置 ３、補正をする者 事件との関係　特許出願人 住所　神奈川県横浜市神奈用区守屋町３丁目１２番地名
称　（４３２）　日本ビクター株式会社　゛昭和５９年
８月２８日（発送日） 以上

Claims (1)

【特許請求の範囲】
1. １画面に表示されるべぎ一連の入力映像情報信号を前記
   入力映像情報信号の水平走査周波数の整数倍のサンプリ
   ング周波数によりデジタル信号に変換するアナログ−デ
   ジタル変換手段と、前記アナログ−デジタル変換手段か
   ら出力される信号の映像情報を一定の単位毎に解析する
   解析手段と、前記解析手段で解析された映像情報のデー
   タを記録する記憶回路を有し、前記記憶回路に記録され
   たデータを映ＩＩ信号の形態に変換して出力する画像生
   成部とより構成されたビデオ画像用メモリ装置。