JPS6024432B2 - 電子時計の周波数調整装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、電子時計に於ける周波数調整装置の改良に関
する。

従来水晶振動子を時間基準とする電子時計の周波数調整
は、前記水晶振動子を含む発振回路の帰還系の定数を、
トリマーコンデンサにより可変することにより、前記発
振回略の発振周波数を、連続的に調整していた。

しかし前記トリマーコンデンサによる周波数調整は、次
のような欠点を有する。

‘１１ 周波数の調整範囲が、前記水晶振動子の固有振
動数ｆと、共振尖鋭度Ｑによって限定されるため広く出
来ない。

‘２１ トリマーコンデンサは、形状が大きくかつ高価
なので、腕時計用部品としてはスペース及びコストの面
で、好ましくない。

‘３’ 発振回路の定数として安定性の低い可変部品を
使用することは、前記発振回路の温度特性及び経時特性
を悪くするおそれがある。

上記のような欠点があるため従来のトリマーコンデンサ
による周波数調整と組合わせるか又は単独に集積回路の
組合せにより分周器の分周比を可変する所謂デジタル周
波数調整が、実施されはじめている。

しかし現在行われている、デジタル周波数調整方式は、
前記分周器に、周波数調整回路として加算回路又は減算
回路のいずれか一方を備え、前記周波数調整回路に対応
して、水晶振回路の周波数を、標準値より、低い値（加
算回路の場合）又は高い値（減算回路の場合）に管理す
る、所謂一方向調整方式であり、この方式では、水晶振
動子の周波数調整加工時の自由度が、小さくなると共に
、前記水晶振回路の経時変化に伴う周波数変化を調整し
されないという欠点があった。本発明の目的は、上記匁
部こ鑑み、簡単な設定手段により、予め定められた周波
数量を、分周器に於いて増加又は減少させる所謂両方向
調整が出来る電子時計の周波数調整装置を提供すること
であり、さらに本発明の目的は、唯一の周波数設定端子
により、周波数の増加、減少及び無調整の３種類の調整
状態を設定することが出釆る単純構造で、かつ低価格な
鰭子時計の周波数調整装置を提供することである。

上記目的を達成するため本発明は、電子時計の分周器に
、分周比を可変するためのパルス加算回路と、パルス減
算回路とを共に備え、前記パルス加算回路及びパルス減
算回路のそれぞれ単独動作及び交互動作の３動作状態を
、唯一の周波数設定端子により、選択設定することを特
徴としている。

次に図面により本発明の詳細を説明する。

第１図は本発明の回路図である。

１は水晶振動子を時間基準とする標準発振回路であり、
２１５ＨＺの周波数で発振を行う。

２は波形整形用インバータであり、前記標準発振回路１
からの発振波形に波形整形を行う。

３は加算用ゲートである。

４は減算用ゲートである。

５は分周回路であり、フリツプフロツプ（以後ＦＦとす
る）が１館段接続されている。

６，７は加算及び減算周期及びタイミングを決定するゲ
ートであり、分周回賂５のＦＦの１耳袋目の出力Ｑ，５
と１館教目の出力Ｑ．６とにより、くり返し周期が２秒
で且つ０．５秒のパルス中の信号を、ゲート６，７の出
力に、お互いが１秒ずれたタイミングで発生する。

８，１川まデータフリツプフロツプ（以後ＤＦＦとする
）であり、前記加算及び減算の周期を決定するゲート６
，７の出力をデータ端子の入力とし、ＤＦＦ８は波形整
形用ィンバータ２の出力中ｃＬをクロツク信号とし、Ｄ
ＦＦ８のデータ入力信号の遅延を行ない、その遅延時間
によりゲート９でワンショット信号を発生する。

このワンショット信号？ｘＢを減算用ゲート４の入力に
もどすことで、２１５日２の信号の１周期分をマスクす
ることにより減算を行う。ＤＦＦＩＯは分周回路５のＦ
Ｆの１＄段目の出力Ｑ，３をクロツクとし、ＤＦＦＩＯ
のデータ入力信号の遅延を行い、ゲート１１でワンショ
ット信号を発生し、このワンショツト信号０ｘ＾を加算
ゲート３の入力にもどし、２１５ＨＺの信号の１周期分
を加算する。すなわちゲート６及び１１とＤＦＦＩＯと
により加算ゲート３を制御する加算制御回路を構成し、
又はゲート７及び９とＯＦＦ８とにより減算ゲート４を
制御する減算制御回路を構成している。ｍ２は抵抗器で
あり、分周回路５のＦＦの１館段目の出力Ｑ，６に一端
を接続され、池端を周波数設定端子１３に接続され、該
設定端子１３の設定信号？ｓは、ゲート９，１ １の入
力端子の一端に接続されている。１４は前記分周回路５
の出力信号によりパルスモータ駆動回路１５はパルスモ
ータによって駆動される時刻表示装置である。

前記周波数設定端子１３が電気的開放状態（以後“ＯＰ
ＥＷ’と記す）のとき、設定信号◇ｓは抵抗器１２を通
過した分周回路５のＦＦＩ頚教目の出力ね，６の信号と
なるが、この設定信号？ｓの波形はゲート容量及び配線
容量による時定数によって、波形の立ち上り下りになま
りを生じる。したがってこの波形のなまった部分を除い
て前記したごときワンショツト信号を作らなければなら
ない。ゲ−ト６，７は、それぞれ１秒周期の信号Ｑ，５
の後半で０．９趣のパルス中の信号を発生しているのは
そのためである。設定信号◇ｓが論理“１”レベル（′
Ｈ′レベル）の間は、ゲート９よりワンショット信号◇
ｘＢを通し、又設定信号ぐｓが論理“０”レベル（′Ｌ
′レベル）の間はゲート１１よりワンショツト信号ぐｘ
＾を通す。したがって、分周回路５のＦＦ１６の出力Ｑ
，６が１サイクルする間すなわち２秒間に、加算及び減
算が各１回づつ行なわれ、結果として調整無しと同じに
なる。又周波数設定端子１３を′Ｈ′レベル′に設定す
ると設定信号◇ｓは′Ｈ′レベルに固定され、よってゲ
ート９のみが開かれるので減算のみが行われる。さらに
周波数設定端子１ ３を′Ｌ′レベルに設定すると、設
定信号？ｓは′Ｌ′レベルに固定され、ゲート１１のみ
が開かれるので、加算のみが行なわれる。以上のごとく
、前記周波数設定端子１３の状態により、加算及び減算
と調整無しの３状態を設定できる。尚、本実施例に於い
ては、全体の動作を２秒周期とし、１秒周期で交互に加
算及び減算を行ったが、２ＮＨＺの周波数（ｎは負の整
数を除く整数）で交互に加算及び減算をすることが出来
る。尚２秒周期以上で行なうことも可能であるが、歩度
測定器との関係上、周期を２秒以下とするのが理想的で
ある。（一般に歩度測定器は２秒周期で測定している。
）第２図は、第１図に於ける各部の波形を示すタイムチ
ャートであり、前記周波数の設定信号◇ｓ及びクロツク
信号ＪｃＬに対する、各ワンショツト信号ぐｘＢ及び、
分周器の入力信号ＯＢの関係を示し、前記周波数設定端
子１３を、“ＯＰＥＮ”にした状態がＡ図であり加算及
び減算が交互に行われている。

又Ｂ図は′日レベルに設定した状態であり、減算のみが
行われている。

さらに、Ｃ図は、′Ｌ′レベルに設定した状態であり、
加算のみが行われている。上記のごとく本発明によれば
、分周器の分局比を、３種類の状態に設定が出来るため
、水晶振動子を、その固有振動数に従って、３段階に選
択し、各段階の水晶振動子と、前記分周器の設定分筒比
とを粗合せることにより、精度の平均化した電子時計を
、量産することが可能になる。

又、前記３種類の分周比の設定を、集積回路に設けた、
唯一の周波数設定端子にて行うことが出釆るため、集積
回路の外部端子数を減少させることになり、これに伴う
集積回路のコストダウン及び、信頼性を向上させること
が出来る。

尚本実施例に於いて示した周波数設定端子の数を増加し
、かつ各端子ごとの演算くり返し周期を異らせることに
より、さらに細かい周波数調整が可能となる。

【図面の簡単な説明】

第１図は、本発明に於ける電子時計の配線図。 第２図は第１図の各部の波形を示すタイムチャート。１
・・・・・・標準発振器、３・・・・・・加算用ゲート
、４・・・・・・減算用ゲート、５・・・・・・分周回
路、１２・・・・・・抵抗器、１３・・・・・・周波数
設定端子、１５・・・…時刻表示装置。 第１図 第２図

Claims (1)

【特許請求の範囲】
1. １ 標準発振器、分周器、及び時刻表示装置を有する電
   子時計に於いて、前記分周器の分周比を可変するための
   、、パルス加算回路及びパルス減算回路と前記加算回路
   と減算回路とをそれぞれ制御するためのそれぞれ異る論
   理レベルに於いて動作する２個の制御回路と、この２個
   の制御回路に共通接続された１個の周波数設定端子を設
   け、前記周波数設定端子はインピーダンス素子を介して
   周期的に論理レベルの変化する信号源に接続するととも
   に電源端子の２つの論理レベルに対して選択接続可能に
   構成した電子時計の周波数調整装置。