JPS6024433B2 - 時計用回路 - Google Patents
時計用回路Info
- Publication number
- JPS6024433B2 JPS6024433B2 JP50094010A JP9401075A JPS6024433B2 JP S6024433 B2 JPS6024433 B2 JP S6024433B2 JP 50094010 A JP50094010 A JP 50094010A JP 9401075 A JP9401075 A JP 9401075A JP S6024433 B2 JPS6024433 B2 JP S6024433B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- output
- pulse
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013078 crystal Substances 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G5/00—Setting, i.e. correcting or changing, the time-indication
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
本発明は時計用回路、特に水晶振動子を用いた電子時計
用回路に関する。
用回路に関する。
従来電子時計は、特に水晶振動子を用いた電子時計は、
その高い精度と安定性の良さが認められているにもかか
わらず普及が今一歩の感がある。
その高い精度と安定性の良さが認められているにもかか
わらず普及が今一歩の感がある。
この背景にあるものは時計としてのコストと、水晶振動
子を始めとする部品の量産性の問題が有ったことなどで
ある。本発明は、上記理由を解決する手段として有効な
結果を生み出すことを目的として達成されたものであり
、量産性及びコストダウンに大きく寄与できるものであ
る。さて、水晶時計を生産する場合、大量生産するため
の一つの条件として各部品の精度を上げることは言うま
でも無いことではあるが、ある程度のバラツキは認める
べきである。
子を始めとする部品の量産性の問題が有ったことなどで
ある。本発明は、上記理由を解決する手段として有効な
結果を生み出すことを目的として達成されたものであり
、量産性及びコストダウンに大きく寄与できるものであ
る。さて、水晶時計を生産する場合、大量生産するため
の一つの条件として各部品の精度を上げることは言うま
でも無いことではあるが、ある程度のバラツキは認める
べきである。
一例として、水晶振動子の自己振動数との発振回路との
組み合せに於て実際には、何らかの調整手段が必要であ
り、現在前記調整手段としてトリマーコンデンサ等が用
いられている。しかしながらトリマーコンデンサ等によ
って調整不可能な振動数を持つ水晶振動子は実際には捨
てられているのが現状である。本発明は上記した水晶振
動子でも十分に基準振動子として用いられるような回路
を提供すること、更に本発明は前記した水晶振動子のも
つ基準振動の制御を他の機能を果す出力信号により達成
することを目的としている。以下図面と共に説明する。
第１図は本発明になる時計用回路の一実施例である。図
中、１は発振用ィンバータ、２はフィードバック用抵抗
、３は安定化のための抵抗、４は水晶振動子、５はトリ
マーコンデンサ、６は発振用コンデンサ、７は６と同様
なコンデンサでありにに内蔵した場合を示した図、８は
ィンバー夕、９はフリップ・フロッブ（以后Ｆ・Ｆ）、
１０はエクスクルーシブ・オアゲート、１１はＮＡＮＤ
ゲート、１２はインバータ、１ ３はＦＦ群であり、Ｆ
Ｆ２〜ＦＦ９を一ブロックに示してある。１４はＦＦＩ
０、１６はＦＦＩＩ〜ＦＦ１５をーフロツクに示したも
の、１６，１７，１８はゲート、１９はインバータ、２
０はＦＦ１６・２１，２２はゲート、２３，２４は駆動
用ィンバータ、２５はゲート、２６はインバータ、２７
は○タイプＦＦ、２８はゲート、２９はＦＦ１７、３０
，３１，３２はゲート、３３はインバータ、３４，３５
はプルアップ抵抗、３６，３７はリセット端子、３８は
プルアップ抵抗、３９は制御部の入力端子、４０，４１
は出力端子、４２，４３，４４は配線であり、４５はス
テップモーター用コイル、４６はィンバータである。
組み合せに於て実際には、何らかの調整手段が必要であ
り、現在前記調整手段としてトリマーコンデンサ等が用
いられている。しかしながらトリマーコンデンサ等によ
って調整不可能な振動数を持つ水晶振動子は実際には捨
てられているのが現状である。本発明は上記した水晶振
動子でも十分に基準振動子として用いられるような回路
を提供すること、更に本発明は前記した水晶振動子のも
つ基準振動の制御を他の機能を果す出力信号により達成
することを目的としている。以下図面と共に説明する。
第１図は本発明になる時計用回路の一実施例である。図
中、１は発振用ィンバータ、２はフィードバック用抵抗
、３は安定化のための抵抗、４は水晶振動子、５はトリ
マーコンデンサ、６は発振用コンデンサ、７は６と同様
なコンデンサでありにに内蔵した場合を示した図、８は
ィンバー夕、９はフリップ・フロッブ（以后Ｆ・Ｆ）、
１０はエクスクルーシブ・オアゲート、１１はＮＡＮＤ
ゲート、１２はインバータ、１ ３はＦＦ群であり、Ｆ
Ｆ２〜ＦＦ９を一ブロックに示してある。１４はＦＦＩ
０、１６はＦＦＩＩ〜ＦＦ１５をーフロツクに示したも
の、１６，１７，１８はゲート、１９はインバータ、２
０はＦＦ１６・２１，２２はゲート、２３，２４は駆動
用ィンバータ、２５はゲート、２６はインバータ、２７
は○タイプＦＦ、２８はゲート、２９はＦＦ１７、３０
，３１，３２はゲート、３３はインバータ、３４，３５
はプルアップ抵抗、３６，３７はリセット端子、３８は
プルアップ抵抗、３９は制御部の入力端子、４０，４１
は出力端子、４２，４３，４４は配線であり、４５はス
テップモーター用コイル、４６はィンバータである。
すなわち本実施例に於てはゲート２５，２８「インバー
タ２６、ＤタイプＦＦ２７により減算用ゲート１１を制
御する減算制御回路を構成し、又ＦＦ１７２９と、ィン
バータ４６とにより加算用のェクスクルーシブオア回路
１０を制御する加算制御回路を構成している。次に動作
を説明する。
タ２６、ＤタイプＦＦ２７により減算用ゲート１１を制
御する減算制御回路を構成し、又ＦＦ１７２９と、ィン
バータ４６とにより加算用のェクスクルーシブオア回路
１０を制御する加算制御回路を構成している。次に動作
を説明する。
１〜７の構成部材により、水晶振動子４は発振する。
この信号とィンバータ８による位相反転信号は、ＦＦ，
９により分周される。ＦＦ，９の信号は１０のェクスク
ルーシブオア回路に入り加算される（後述する。
９により分周される。ＦＦ，９の信号は１０のェクスク
ルーシブオア回路に入り加算される（後述する。
）この後、ゲート１１により減算が為される（後述する
。）。インバータ１２による位相反転された信号はＦＦ
２〜ＦＦ９１３により分周され、更に１４，１５の分周
器により分周される。本実施例の場合、３２．７６雛Ｈ
Ｚの水晶振動子を採用しているため、１５の出力信号の
周期は１秒である。さて、ステップモーターを駆動する
ためのパルス中は、ゲート１６，１７，１８によって構
成された波形整形回路により与えられ、二相出力を得る
ため、ＦＦ１６２０のＱ及びＱ出力と論理積をとること
により達成される。前記二相出力を駆動用ィンバータ２
３，２４により電流増中して出力端子４０，４１に導き
、ステップモーター用コイル４５に接続すれば、ステッ
プモーター用コイル４５には１秒毎に方向の異なる電流
が流れ、時計（図示せず）は歩進する訳である。本発明
の要旨は以上の動作に加えて、加算器１０及び減算器１
１をいかに動作させるかにあり、これに注目して以後説
明する。
。）。インバータ１２による位相反転された信号はＦＦ
２〜ＦＦ９１３により分周され、更に１４，１５の分周
器により分周される。本実施例の場合、３２．７６雛Ｈ
Ｚの水晶振動子を採用しているため、１５の出力信号の
周期は１秒である。さて、ステップモーターを駆動する
ためのパルス中は、ゲート１６，１７，１８によって構
成された波形整形回路により与えられ、二相出力を得る
ため、ＦＦ１６２０のＱ及びＱ出力と論理積をとること
により達成される。前記二相出力を駆動用ィンバータ２
３，２４により電流増中して出力端子４０，４１に導き
、ステップモーター用コイル４５に接続すれば、ステッ
プモーター用コイル４５には１秒毎に方向の異なる電流
が流れ、時計（図示せず）は歩進する訳である。本発明
の要旨は以上の動作に加えて、加算器１０及び減算器１
１をいかに動作させるかにあり、これに注目して以後説
明する。
基本的な考え方として加算器は、ェクスクルーシブオア
回路を用いた移相器であり、減算器は設定した期間、ゲ
ートを閉じることにより分周器１３，１４，１５及び２
０の動作を止めることにより達成される。
回路を用いた移相器であり、減算器は設定した期間、ゲ
ートを閉じることにより分周器１３，１４，１５及び２
０の動作を止めることにより達成される。
水晶振動子の周波数を３２．７笹庇Ｈｚとした場合、そ
の周期は約３叫Ｓである。分周器９を経た信号は１／２
分周され、その周期は６０舷Ｓであり、論理ｒｌ″の期
間及び″０″の期間は共に３０舷Ｓである。加算器１０
の一つの入力はＦＦ，９の出力Ｑ，に、他の入力はＦＦ
，７２９に接続され、入力端子３９の配線部４２を配線
４３あるいは４４と接続することにより、モーター用出
力信号はＦＦ，７に到釆し、２秒毎に状態を変える。第
２図は第１図は於る各部の信号を図示したものであり、
第２図を参照しながら説明を続けると、加算の項に示さ
れる如くＦＦ，７２９の出力信号◇Ｔが状態を変える時
、ェクスクルーシブオア１０の出力信号は呼応して状態
を変え、結局、分周器１３の動作遅れによる位相差分の
１パルス加算されたことになる。第２図ではＦＦ，７２
９の信号ぐＴが″０″から「″の場合を示しているが、
＾１″からｒｏ″の場合も同様にして加算されるのは言
うまでもないことである。この結果、加算の場合、２秒
に１回の割合で１パルス加算されるため（図中２点鎖線
内）ェクスクルーシプオア１０の出力位相で０は半周期
分の時間だけ早められたことになる。従って移相分は２
秒間に３叫Ｓであるから、１秒当りの移相分は１坪Ｓと
なる。減算の場合は次のようである。
の周期は約３叫Ｓである。分周器９を経た信号は１／２
分周され、その周期は６０舷Ｓであり、論理ｒｌ″の期
間及び″０″の期間は共に３０舷Ｓである。加算器１０
の一つの入力はＦＦ，９の出力Ｑ，に、他の入力はＦＦ
，７２９に接続され、入力端子３９の配線部４２を配線
４３あるいは４４と接続することにより、モーター用出
力信号はＦＦ，７に到釆し、２秒毎に状態を変える。第
２図は第１図は於る各部の信号を図示したものであり、
第２図を参照しながら説明を続けると、加算の項に示さ
れる如くＦＦ，７２９の出力信号◇Ｔが状態を変える時
、ェクスクルーシブオア１０の出力信号は呼応して状態
を変え、結局、分周器１３の動作遅れによる位相差分の
１パルス加算されたことになる。第２図ではＦＦ，７２
９の信号ぐＴが″０″から「″の場合を示しているが、
＾１″からｒｏ″の場合も同様にして加算されるのは言
うまでもないことである。この結果、加算の場合、２秒
に１回の割合で１パルス加算されるため（図中２点鎖線
内）ェクスクルーシプオア１０の出力位相で０は半周期
分の時間だけ早められたことになる。従って移相分は２
秒間に３叫Ｓであるから、１秒当りの移相分は１坪Ｓと
なる。減算の場合は次のようである。
ェクスクルーシブオア１０の出力？０は周期６岬Ｓのパ
ルスであり（加算時は除く）何らかの処理によって１パ
ルス差し引くと、分周器１３への入力信号は、通常の場
合と比較して６岬Ｓ遅れて到達することになる。この結
果、端子４０，４１へ導かれる出力信号も同様に６岬Ｓ
の遅れ信号になることは明らかである。従って１秒当り
１＆Ｓの遅れとするためには、減算器１１により２秒に
１回６呼Ｓ遅らせ、更に加算器１０により３０仏Ｓ進め
ると、（一６０十３０）／２＝−１５によって達成され
る。
ルスであり（加算時は除く）何らかの処理によって１パ
ルス差し引くと、分周器１３への入力信号は、通常の場
合と比較して６岬Ｓ遅れて到達することになる。この結
果、端子４０，４１へ導かれる出力信号も同様に６岬Ｓ
の遅れ信号になることは明らかである。従って１秒当り
１＆Ｓの遅れとするためには、減算器１１により２秒に
１回６呼Ｓ遅らせ、更に加算器１０により３０仏Ｓ進め
ると、（一６０十３０）／２＝−１５によって達成され
る。
以上をまとめると、１秋Ｓ進める場合 加算のみ
１秋Ｓ遅らす場合 加算と減算を行うことによって各
々連進が可能である。
々連進が可能である。
減算処理の実際は、配線４２と４３を接続することによ
り、ィンバータ２４の出力信号は位相判別回路であるゲ
ート２５及び２６に伝わり、その信号はＤタイプ２７の
データ入力となる。前記入力信号はェクスクルーシブオ
ア１０の信号により１周期分の遅れで信号出力がゲート
２８に加えられるため、ゲート２８の出力波形で日は１
周期（６呼Ｓ）分だけ＾０″となり、この結果、減算器
１１は出力状態を変えないため減算処理されたことにな
る。第２図に於て？，について着目するとぐ日が″１″
の時はぐ０と同様であるが、ぐ日が〆０″の時、ＪＩの
信号は出ないことが理解されよう。更にぐＴが″０″か
ら＾１″になったときはＪＯと同様であり、この場合、
加算されていることも認められる。（２点鎖線内）本発
明の一つの特徴は、入力端子３９１本により３億ロジッ
クを形成しているところにある。
り、ィンバータ２４の出力信号は位相判別回路であるゲ
ート２５及び２６に伝わり、その信号はＤタイプ２７の
データ入力となる。前記入力信号はェクスクルーシブオ
ア１０の信号により１周期分の遅れで信号出力がゲート
２８に加えられるため、ゲート２８の出力波形で日は１
周期（６呼Ｓ）分だけ＾０″となり、この結果、減算器
１１は出力状態を変えないため減算処理されたことにな
る。第２図に於て？，について着目するとぐ日が″１″
の時はぐ０と同様であるが、ぐ日が〆０″の時、ＪＩの
信号は出ないことが理解されよう。更にぐＴが″０″か
ら＾１″になったときはＪＯと同様であり、この場合、
加算されていることも認められる。（２点鎖線内）本発
明の一つの特徴は、入力端子３９１本により３億ロジッ
クを形成しているところにある。
即ち、入力端子３９の配線４２を出力端子４０，４１の
配線４３及び４４に接続することにより±１５ｒＳの遅
進を得、更に配線４２を４３，４４いずれの端子にも接
続しない場合、加算器１０及び減算器１ １の制御信号
でＴ及びぐ日はその状態を変えないため、ＦＦ，９の信
号は、遅進な〈分周器１３へ伝わるため、水晶振動子４
の信号は正常に分周される。このため、水晶振動子４の
原振動数に対して土１印ＰＭ及び０、の３値が得られる
。本回路をＩＣ化した場合、端子３９を端子４０，４１
の間に配置することにより選択接続が簡素化され、３値
選択が容易となる。次に時計として動作させる場合、リ
セット動作が必要である。
配線４３及び４４に接続することにより±１５ｒＳの遅
進を得、更に配線４２を４３，４４いずれの端子にも接
続しない場合、加算器１０及び減算器１ １の制御信号
でＴ及びぐ日はその状態を変えないため、ＦＦ，９の信
号は、遅進な〈分周器１３へ伝わるため、水晶振動子４
の信号は正常に分周される。このため、水晶振動子４の
原振動数に対して土１印ＰＭ及び０、の３値が得られる
。本回路をＩＣ化した場合、端子３９を端子４０，４１
の間に配置することにより選択接続が簡素化され、３値
選択が容易となる。次に時計として動作させる場合、リ
セット動作が必要である。
本実施例の場合、リセツト端子３６，３７を２本用意し
、端子３６を″１″にした場合、ＦＦ，〜ＦＦ，５９，
１３，１４，１５をリセツトするように構成し、端子３
７を″１″にした場合、ＦＦ．〜ＦＦ，６９，１３，１
４，１５，２０をリセツトするように構成してある。端
子３６を用いる場合はＦＦ，６２０はリセットされない
ため、リセツト直前の状態を記憶しているから、リセッ
ト解除後は、以前とは逆の出力端子に出力信号が到来す
る。また、端子３７を〆１″にした場合はＦＦ，〜ＦＦ
，６９，１３，１４，１６，２０をリセツトするため、
リセツト解除後最初の出力パルスは必ず出力端子４１の
側に到来するよう設定してありこれは、時計の構造及び
構成により任意に選択できるよう設計されている。いず
れの場合も、出力パルスが出ている時（ステップモータ
ー用コイル４５に電流が流れている時）にリセツト動作
をした場合、出力パルスが終了するまでの期間（ステッ
プモーター用コイル４５に電流が流れなくなるまでの期
間）はリセットがかからないようにしてある。ム久上詳
述した如く、本発明になる時計用回路を用いると次のよ
うな特徴を有する。■ 水晶振動子、発振回路その他の
パラメータ変動による希望発振周波数からのずれ量を大
中に修正することができる。
、端子３６を″１″にした場合、ＦＦ，〜ＦＦ，５９，
１３，１４，１５をリセツトするように構成し、端子３
７を″１″にした場合、ＦＦ．〜ＦＦ，６９，１３，１
４，１５，２０をリセツトするように構成してある。端
子３６を用いる場合はＦＦ，６２０はリセットされない
ため、リセツト直前の状態を記憶しているから、リセッ
ト解除後は、以前とは逆の出力端子に出力信号が到来す
る。また、端子３７を〆１″にした場合はＦＦ，〜ＦＦ
，６９，１３，１４，１６，２０をリセツトするため、
リセツト解除後最初の出力パルスは必ず出力端子４１の
側に到来するよう設定してありこれは、時計の構造及び
構成により任意に選択できるよう設計されている。いず
れの場合も、出力パルスが出ている時（ステップモータ
ー用コイル４５に電流が流れている時）にリセツト動作
をした場合、出力パルスが終了するまでの期間（ステッ
プモーター用コイル４５に電流が流れなくなるまでの期
間）はリセットがかからないようにしてある。ム久上詳
述した如く、本発明になる時計用回路を用いると次のよ
うな特徴を有する。■ 水晶振動子、発振回路その他の
パラメータ変動による希望発振周波数からのずれ量を大
中に修正することができる。
■ 本発明の場合、士１坪ＰＭと設定したが、この考え
方を発展させ、土７・印ＰＭあるいは±３肥ＰＭなどの
分解館の加算及び減算をすることができる。
方を発展させ、土７・印ＰＭあるいは±３肥ＰＭなどの
分解館の加算及び減算をすることができる。
■ 本実施例の場合、加算器及び減算器は分周器を一段
経ており、ＩＣの消費電流は前記加算器及び減算器を動
作させてもほとんど増加しない。
経ており、ＩＣの消費電流は前記加算器及び減算器を動
作させてもほとんど増加しない。
■ ＩＣ化した場合、入力端子一本のみの増加で処理で
きるため、ＩＣの体積、コストに悪影響を与えない。
きるため、ＩＣの体積、コストに悪影響を与えない。
■ リセット端子を二種類用意してあるため、異つた時
計も同一のＩＣで動作させることができる。
計も同一のＩＣで動作させることができる。
■ 本実施例の場合、ステップモーター用の時計で説明
したが、基本的にはデジタル時計の場合にも同様な手法
が採用できる。
したが、基本的にはデジタル時計の場合にも同様な手法
が採用できる。
第１図は本発明になる時計用回路の実施例図、第２図は
第１図の各部波形図である。 １〜７・・・・・・発振回路及び回路部品、８，１０，
１１．１２，１６，１７，１８，１９，２１，２２，２
３，２４，２５，２６，２８，３０，３１，３２，３３
，４６……インバータ及びゲート、９，１３，１４，１
５，２０，２７，２９・・・…フリツプ・フロツプ、３
４，３５，３８……プルアツプ用抵抗、３６，３７，３
９，４０，４１・・・・・・端子、４２，４３，４４・
・・・・・配線、４５・・・・・・ステップモーター用
コイル。 図 船 図 Ｎ 縦
第１図の各部波形図である。 １〜７・・・・・・発振回路及び回路部品、８，１０，
１１．１２，１６，１７，１８，１９，２１，２２，２
３，２４，２５，２６，２８，３０，３１，３２，３３
，４６……インバータ及びゲート、９，１３，１４，１
５，２０，２７，２９・・・…フリツプ・フロツプ、３
４，３５，３８……プルアツプ用抵抗、３６，３７，３
９，４０，４１・・・・・・端子、４２，４３，４４・
・・・・・配線、４５・・・・・・ステップモーター用
コイル。 図 船 図 Ｎ 縦
Claims (1)
- １ 水晶発振回路、分周器、駆動部を有し、２個の出力
端子よりパルスモータ駆動信号を発生する時計用回路に
於て、前記分周器の分周比を可変するため、パルス加算
回路及びパルス減算回路と前記加算回路と減算回路とを
それぞれ制御するための２個の制御回路と、この２個の
制御回路に共通接続された１個の周波数設定端子を設け
、前記周波数設定端子をイムピーダンス素子を介して一
定の論理レベルに接続するとともに前記２個の出力端子
に選択接続可能に構成した周波数調整のための時計用回
路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50094010A JPS6024433B2 (ja) | 1975-08-01 | 1975-08-01 | 時計用回路 |
| US05/708,221 US4075827A (en) | 1975-08-01 | 1976-07-23 | Adjustable circuit for an electronic timepiece |
| DE2633471A DE2633471C2 (de) | 1975-08-01 | 1976-07-26 | Einstellbare Schaltungsanordnung für eine elektronische Uhr |
| GB31939/76A GB1554270A (en) | 1975-08-01 | 1976-07-30 | Adjustable circuit for an electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50094010A JPS6024433B2 (ja) | 1975-08-01 | 1975-08-01 | 時計用回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5218363A JPS5218363A (en) | 1977-02-10 |
| JPS6024433B2 true JPS6024433B2 (ja) | 1985-06-12 |
Family
ID=14098478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50094010A Expired JPS6024433B2 (ja) | 1975-08-01 | 1975-08-01 | 時計用回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4075827A (ja) |
| JP (1) | JPS6024433B2 (ja) |
| DE (1) | DE2633471C2 (ja) |
| GB (1) | GB1554270A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334575A (en) * | 1976-09-10 | 1978-03-31 | Copal Co Ltd | Time adjusting device for electronic clock |
| CH621036B (fr) * | 1977-02-28 | Berney Sa Jean Claude | Circuit integre pour piece d'horlogerie. | |
| CH620565B (fr) * | 1977-02-28 | Ebauches Sa | Piece d'horlogerie electronique. | |
| JPS5422865A (en) * | 1977-07-21 | 1979-02-21 | Seiko Epson Corp | Miniature electronic watch |
| DE3135228C2 (de) * | 1981-09-05 | 1984-12-13 | Vdo Adolf Schindling Ag, 6000 Frankfurt | Schaltungsanordnung zum Abgleich einer Pulsfrequenz einer quarzgesteuerten Uhr |
| JPS63283488A (ja) * | 1987-04-22 | 1988-11-21 | 李 二洙 | 直流多相両極性無整流子電動機 |
| DE3726277A1 (de) * | 1987-08-07 | 1989-02-16 | Eurosil Electronic Gmbh | Elektronisches zeitnormal |
| DE4015685C2 (de) * | 1990-05-16 | 1996-11-28 | Schickedanz Willi | Armbanduhr |
| JP3180494B2 (ja) * | 1992-04-17 | 2001-06-25 | セイコーエプソン株式会社 | 論理緩急装置 |
| EP2738629A1 (fr) * | 2012-11-30 | 2014-06-04 | EM Microelectronic-Marin SA | Mouvement horloger électronique de haute précision et procédé de réglage d'une base de temps |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH540520A (fr) * | 1971-04-22 | 1973-02-15 | Ebauches Sa | Mouvement d'horlogerie électronique |
| GB1349023A (en) * | 1971-07-16 | 1974-03-27 | Omega Brandt & Freres Sa Louis | Adjustable frequency pulse generator |
| CH554015A (ja) * | 1971-10-15 | 1974-09-13 | ||
| JPS592876B2 (ja) * | 1972-07-10 | 1984-01-20 | セイコーインスツルメンツ株式会社 | 時刻表示修正装置 |
| GB1450071A (en) * | 1972-10-02 | 1976-09-22 | Citizen Watch Co Lgd | Electronic timepiece |
| US3967442A (en) * | 1973-02-01 | 1976-07-06 | Berney Jean Claude | Electric watch having an electromechanical movement including a correction mechanism for small errors |
-
1975
- 1975-08-01 JP JP50094010A patent/JPS6024433B2/ja not_active Expired
-
1976
- 1976-07-23 US US05/708,221 patent/US4075827A/en not_active Expired - Lifetime
- 1976-07-26 DE DE2633471A patent/DE2633471C2/de not_active Expired
- 1976-07-30 GB GB31939/76A patent/GB1554270A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5218363A (en) | 1977-02-10 |
| DE2633471C2 (de) | 1984-10-18 |
| GB1554270A (en) | 1979-10-17 |
| DE2633471A1 (de) | 1977-02-10 |
| US4075827A (en) | 1978-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290029A (en) | Digital phase control circuit including an auxiliary circuit | |
| JP3323054B2 (ja) | 周波数逓倍回路 | |
| CA1147028A (en) | Divider with dual modulus prescaler | |
| JPS6024433B2 (ja) | 時計用回路 | |
| JPS587190B2 (ja) | スイシヨウドケイ | |
| JPH06334515A (ja) | 位相同期発振回路 | |
| US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
| US5656958A (en) | Frequency synthesizing device | |
| JP2959223B2 (ja) | クロック発振器 | |
| JP2910098B2 (ja) | Ｐｌｌ回路 | |
| JPS6312424B2 (ja) | ||
| JPS6124957Y2 (ja) | ||
| JPS6024432B2 (ja) | 電子時計の周波数調整装置 | |
| JPS6333739B2 (ja) | ||
| JP2994882B2 (ja) | 分周回路 | |
| JPH0262963B2 (ja) | ||
| JPS585395B2 (ja) | スイシヨウドケイ ノ カンキユウホウシキ | |
| JPS5951788B2 (ja) | 位相比較装置 | |
| JPH01208909A (ja) | タイマ装置 | |
| JP2794931B2 (ja) | ディジタル処理形位相同期回路 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPS585397B2 (ja) | スイシヨウドケイ | |
| JPS63287216A (ja) | 位相同期発振回路 | |
| JPH04302528A (ja) | 半導体集積回路 | |
| JPS58105620A (ja) | ４／３逓倍回路 |