JPS60245331A - クロツク再生方式 - Google Patents

クロツク再生方式

Info

Publication number
JPS60245331A
JPS60245331A JP59101988A JP10198884A JPS60245331A JP S60245331 A JPS60245331 A JP S60245331A JP 59101988 A JP59101988 A JP 59101988A JP 10198884 A JP10198884 A JP 10198884A JP S60245331 A JPS60245331 A JP S60245331A
Authority
JP
Japan
Prior art keywords
clock
voltage
controlled oscillator
phase
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59101988A
Other languages
English (en)
Inventor
Tadanobu Noguchi
野口　忠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59101988A priority Critical patent/JPS60245331A/ja
Publication of JPS60245331A publication Critical patent/JPS60245331A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）産業上の利用分野 本発明は、デジタル無線通信装置の受信装置の、位相同
期回路（ＰＬＬ回路）を用いたクロック再生回路のクロ
ック再生方式の改良に関する。
デジタル無線通信装置の受信装置ではベースバンド信号
よりクロックを再生し、このクロックを用い雑音や歪の
ないパルス符号を再生している。
このクロック再生回路には位相同期回路を用いたものが
よく使用されるが、この位相同期回路内の電圧制御発振
器の周波数は、同線が断となると、ベースバンド信号の
クロックは検出されないので、同一ではなくなる。
しかし回線が復旧すれば直ちにベースバンド信号のクロ
ックを引き込みクロックを再生することが望ましい。
（ｂ）従来の技術 第２図は従来例のクロック再生回路のブロック図である
。
第２図において、ベースバンド信号は、増幅器１にて増
幅され、帯域通過フィルタ２にてデータのクロックが抽
出され、この抽出されたクロックはリミッタ３にて振幅
制限され、位相比較器４に入力し、電圧制御発振器（Ｖ
ＣＯ）７より出力されるクロックと位相比較され、其の
差分は、増幅器５にて増幅され、ループフィルタ６にて
直流とされ電圧制御発振器７に入力し、電圧制御発振器
７より出力されるクロックの周波数及び位相をベースバ
ンド信号よりのクロックと等しくなるように制御され、
クロックを再生して出力するようにしている。
（ｅ）発明が解決しようとする問題点 しかし第２図の回路では回線が断になると、帯域通過フ
ィルタ２よりはクロックは抽出されないので、電圧制御
発振器７より出力されるクロックの周波数はベースバン
ド信号のデータのクロックの周波数と同一ではなくなる
。
このため回線が復旧した時、ベースバント−信号のクロ
ックを引き込み周波数及び位相を等しくするのに時間が
かかる問題点がある。
（ｄ１問題点を解決するための手段 上記問題点は、回線断を検出する検出器を設け、回線断
を検出した時は該位相同期回路の電圧制御発振器の制御
電圧を所定の一定電圧に切り換えるようにした本発明の
クロック再生方式により解決される。
（ｅ）作用 本発明では、所定の電圧として、電圧制御発振器のクロ
ックの周波数を、受信するデータのクロックとほぼ同一
周波数とする制御電圧をめておき、回線断となれば、こ
れを検出し、電圧制御発振器の制御電圧を該所定の電圧
に切り換え、電圧制御発振器より出力されるクロックの
周波数を、受信データのクロックとほぼ同一にしておき
、回線が復旧した時、直ちに受信データのクロックと、
周波数及び位相を等しく出来るようにして、クロック再
生の時間を、著しく短くするようにしている。
（ｆ）実施例 以下本発明の一実施例につき図に従って説明する。
第１図は本発明の実施例のクロック再生回路のブロック
図である。
図中８はレベル検出器、ＳＷはスイッチ、■は所定の電
圧を示し、全図を通じ同一符号は同一機能のものを示す
。
第１図では、回線が正常な場合はスイッチＳＷは実線側
に接続されており、第２図で説明したと同じ動作をする
。
回線が断となると、レベル検出器８はこれヲ検出し、ス
イッチＳＷを、点線側に接続するようにし、電圧制御発
振器７の制御電圧を所定の電圧■に切り換える。
所定の電圧■は、電圧制御発振器７のクロックの周波数
を、受信するデータのクロックとほぼ同一周波数とする
予めめた制御電圧であるので、電圧制御発振器７のクロ
ックの周波数は、切り換えられても、受信するデータの
クロックとほぼ同一である。
従がって、回線が復旧し、スイッチＳＷが実線側に接続
されると、、電圧制御発振器７のクロックの周波数及び
位相は直ちに受信データのクロックに等しいものとなり
、クロック再生の時間を著しく短くしている。
（ｇ１発明の効果 以上詳細に説明上る如く本発明によれば、回線が断とな
り復旧した時のクロックの再生時間を、著しく短く出来
る効果がある。
【図面の簡単な説明】
第１図は本発明の実施例のクロック再生回路のブロック
図、 第２図は従来例のクロック再生回路のブロック図である
。 図において、 １、５は増幅器、 ２は帯域通過フィルタ、 ３はリミッタ、 ４は位相比較器、 ６はループフィルタ、 ７は電圧制御発振器、 ８はレベル検出器、 ＳＷはスイッチ、 Ｖは所定の電圧を示す。

Claims (1)

    【特許請求の範囲】
  1. デジタル無線通信装置の受信装置の、位相同期回路を用
    いたクロック再生回路において、回線断を検出する検出
    器を設け、回線断を検出した時は該位相同期回路の電圧
    制御発振器の制御電圧を所定の一定電圧に切り換えるよ
    うにしたことを特徴とするクロック再生方式。
JP59101988A 1984-05-21 1984-05-21 クロツク再生方式 Pending JPS60245331A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59101988A JPS60245331A (ja) 1984-05-21 1984-05-21 クロツク再生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59101988A JPS60245331A (ja) 1984-05-21 1984-05-21 クロツク再生方式

Publications (1)

Publication Number Publication Date
JPS60245331A true JPS60245331A (ja) 1985-12-05

Family

ID=14315217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59101988A Pending JPS60245331A (ja) 1984-05-21 1984-05-21 クロツク再生方式

Country Status (1)

Country Link
JP (1) JPS60245331A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241239A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd 宅内クロック生成回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241239A (ja) * 1989-03-15 1990-09-25 Fujitsu Ltd 宅内クロック生成回路

Similar Documents

Publication Publication Date Title
US4365211A (en) Phase-locked loop with initialization loop
KR910000645B1 (ko) 디지탈정보 재생장치
US5134528A (en) Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system
JPS60245331A (ja) クロツク再生方式
JPH0338673B2 (ja)
JP2589846B2 (ja) Ｐｌｌ方式ｆｍ復調回路
JP2820832B2 (ja) デジタルオーディオインタフェースのデコーダ回路装置
KR0176136B1 (ko) 하이파이 영상 재생/기록장치의 사인파 변조장치 및 재생/기록 변복조 장치
JPS5921590Y2 (ja) カラ−映像信号の再生装置
JP3096797B2 (ja) 周波数変調映像信号の再生装置
JPH02226553A (ja) 再生クロック保護回路
JPH0777385B2 (ja) デイジタル情報再生装置
JPH1013851A (ja) Ｓｅｃａｍ信号処理回路
JPS605095B2 (ja) Ｐｌｌ回路の安定化時間の短縮方法
JPH03225675A (ja) データ再生装置
JPH03293833A (ja) 受信回路
JP3282441B2 (ja) 映像信号処理装置
JPH07262704A (ja) ディジタルデータ再生装置
JPS60129975A (ja) 直流分再生回路
KR970050491A (ko) 자기기록 및 재생 시스템의 클럭복원장치
JPH08329604A (ja) デジタルオーディオインターフェース
JPH07336325A (ja) 多重信号再生装置
JPH04144422A (ja) 識別再生回路
JPH07321866A (ja) 復調装置
JPS6331339A (ja) デイジタル信号再生回路