JPS60246199A - ライン信号送出タイミング制御方式 - Google Patents
ライン信号送出タイミング制御方式Info
- Publication number
- JPS60246199A JPS60246199A JP10289384A JP10289384A JPS60246199A JP S60246199 A JPS60246199 A JP S60246199A JP 10289384 A JP10289384 A JP 10289384A JP 10289384 A JP10289384 A JP 10289384A JP S60246199 A JPS60246199 A JP S60246199A
- Authority
- JP
- Japan
- Prior art keywords
- line signal
- signal transmission
- channel number
- input selector
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title abstract description 5
- 230000008054 signal transmission Effects 0.000 claims abstract description 25
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は１時分制電話交換機におけるライン信号送出制
御方式に関する。
御方式に関する。
（従来の技術と問題点）
従来この種のライン信号送出は、ライン信号送出開始、
送出時間、ライン信号停止をすべて共通制御装置から制
御していた。
送出時間、ライン信号停止をすべて共通制御装置から制
御していた。
そのため、共通制御装置からライン信号送出器へのライ
ン信号制御オーダの送出回数が増加し、共通制御装置側
での２イン信号送出時間間隔の制御等による処理能力が
低下するという欠点があった。
ン信号制御オーダの送出回数が増加し、共通制御装置側
での２イン信号送出時間間隔の制御等による処理能力が
低下するという欠点があった。
（問題点を解決するだめの手段）
本発明は、ライン信号送出時間間隔を共通制御装置から
指定し、指定時間経過後のライン信号停止はハードウェ
アにより行うことにより共通制御装置からのライン信号
制御オーダの送出回数を半減させたもので、共通制御装
置に時分割ネットワークを接続し該ネットワークにデジ
タルライン信号器を接続し、該デジタルライン信号送出
器ＫＤＭＵＸを接続した時分割電話交換機において、デ
ジタルライン信号送出器のライン信号送出／停止制御入
力に、ライン信号送出制御回路を接続し該制御回路にタ
イミングメモリ出力を接続し、該メ七りのアドレス入力
にはアドレス入力セレクタを接続しタイミングメモリの
データ入力にはデータ入力セレクタを接続し、タイミン
グメそりの制御入力にはチャネル番号生成カウンタを接
続しアドレス入力セレクタには共通制御装置からのライ
ン信号送出チャネル指定信号とチャネル番号生成カウン
タ出力を接続し、データ入力セレクタには共通制御装置
からのタイミング指定信号と、チャネル番号生成カウン
タとライン信号送出制御回路を接続しデジタルライン信
号送出器のチャネル番号指定入力にね、チャネル唱号生
成カウンタを接続し共通制御装置から指定されたチャネ
ルに指定された時間間隔のみライン信号を送出すること
をセ徴とする。
指定し、指定時間経過後のライン信号停止はハードウェ
アにより行うことにより共通制御装置からのライン信号
制御オーダの送出回数を半減させたもので、共通制御装
置に時分割ネットワークを接続し該ネットワークにデジ
タルライン信号器を接続し、該デジタルライン信号送出
器ＫＤＭＵＸを接続した時分割電話交換機において、デ
ジタルライン信号送出器のライン信号送出／停止制御入
力に、ライン信号送出制御回路を接続し該制御回路にタ
イミングメモリ出力を接続し、該メ七りのアドレス入力
にはアドレス入力セレクタを接続しタイミングメモリの
データ入力にはデータ入力セレクタを接続し、タイミン
グメそりの制御入力にはチャネル番号生成カウンタを接
続しアドレス入力セレクタには共通制御装置からのライ
ン信号送出チャネル指定信号とチャネル番号生成カウン
タ出力を接続し、データ入力セレクタには共通制御装置
からのタイミング指定信号と、チャネル番号生成カウン
タとライン信号送出制御回路を接続しデジタルライン信
号送出器のチャネル番号指定入力にね、チャネル唱号生
成カウンタを接続し共通制御装置から指定されたチャネ
ルに指定された時間間隔のみライン信号を送出すること
をセ徴とする。
（実施例）
お１図は本発明の一実施例を示すブロック図である。時
分割ネットワーク３と、これｐｃ接続されるライン信号
器２と、これに接続されるＤ Ｖｖ’ Ｕ Ｘｌとライ
ン信号送出器２のライン信号送出／停止制御入力に接続
されるライン信号送出制御回路８と、これに接続される
タイミングメモリ７と、タイミングメモリ７のアドレス
入力端子に接続されるアドレス入力セレクタ５と、タイ
ミングメモリ７のデータ入力端仔に接続されるデータ入
力セレクタ６と、アドレス入力セレクタ５．データ入力
セレクタ６及びタイミングメモリ７に＆続されるチャネ
ル番号生成用カウンタ４と、アドレス入力セレクタ６に
接続されるライン信号送出制御回路８と、アドレス入力
セレクタ５．データ入力セレクタ６及び時分割ネットワ
ーク３に接続される共通制御装置９とを含み構成される
。
分割ネットワーク３と、これｐｃ接続されるライン信号
器２と、これに接続されるＤ Ｖｖ’ Ｕ Ｘｌとライ
ン信号送出器２のライン信号送出／停止制御入力に接続
されるライン信号送出制御回路８と、これに接続される
タイミングメモリ７と、タイミングメモリ７のアドレス
入力端子に接続されるアドレス入力セレクタ５と、タイ
ミングメモリ７のデータ入力端仔に接続されるデータ入
力セレクタ６と、アドレス入力セレクタ５．データ入力
セレクタ６及びタイミングメモリ７に＆続されるチャネ
ル番号生成用カウンタ４と、アドレス入力セレクタ６に
接続されるライン信号送出制御回路８と、アドレス入力
セレクタ５．データ入力セレクタ６及び時分割ネットワ
ーク３に接続される共通制御装置９とを含み構成される
。
ライン信号送出時に、共通制御装置９は、送出チャネル
番号及び送出時間をそれぞれアドレス入力セレクタ５及
びデータ入力セレクタ６に送出することにより、送出時
間長が、タイミングメモリ７の送出チャネル番号に対応
するアドレスにチャネル番号生成用カウンタ４と同期し
たタイミングにて書き込まれ、ライン信号送出要求がタ
イミングメモリ７上に登録される。タイミングメモリ７
の内容はチャネル番号生成用カウンタ４の出力をアドレ
ス入力セレクタ５によって選択し、タイミングメモリ７
のアドレス信号として読み出されライン信号送出制御回
路８にて判定されデータの読み出しが共通制御装［１９
によるライン信号送出要求の登録後初回であれはライン
信号送出器２に対し、判定時のチャネル番号生成用カウ
ンタ４の出力をチャネル番号としてライン信号送出を指
示する。更に、ライン信号送出制御回路８にて読み出し
データの内容を１減じてデータ入力セレクタ６を経由し
て判定時のチャネル番号生成用カウンタ６の出力をアド
レスとしてタイミングメモリ７にチャネル番号生成用カ
ウンタ４と同期したタイミングにて再登録する。ライン
信号送出器２に収容されるチャネル数に関して巡回的に
カウンタ動作を行う、チャネル番号生成用カウンタ４に
よりアドレスされるタイぐングメモリ７は、各チャネル
毎のライン信号送出時間長を逐次的に出力し、ライン信
号送出制御回路８によって読み出しデータが判定され、
値が１以上の場合には該データから１減じて再びデータ
入力セレクタ６によりタイミングメモリ７にチャネル番
号生成カウンタ４と同期したタイミングにて書込む。読
み出されたデータがＯの場合には、ライン信号送出制御
回路８は、ライン信号送出器２に対し、チャネル番号生
成カウンタ４で示されるチャネルでのライン信号送出停
止を指示する。チャネル番号生成カウンタ４の巡回周期
をｔ、共通制御装置９から指定されるライン信号送出時
間長をｎとすると以上の動作により、共通制御装置９か
らオーダを受信してから時間を以内に指定されたチャネ
ルにライン信号を送出開始し送出開始後時間（ｎ＋１）
ｘｔＯ間ラベライン信号出し続けることが可能である。
番号及び送出時間をそれぞれアドレス入力セレクタ５及
びデータ入力セレクタ６に送出することにより、送出時
間長が、タイミングメモリ７の送出チャネル番号に対応
するアドレスにチャネル番号生成用カウンタ４と同期し
たタイミングにて書き込まれ、ライン信号送出要求がタ
イミングメモリ７上に登録される。タイミングメモリ７
の内容はチャネル番号生成用カウンタ４の出力をアドレ
ス入力セレクタ５によって選択し、タイミングメモリ７
のアドレス信号として読み出されライン信号送出制御回
路８にて判定されデータの読み出しが共通制御装［１９
によるライン信号送出要求の登録後初回であれはライン
信号送出器２に対し、判定時のチャネル番号生成用カウ
ンタ４の出力をチャネル番号としてライン信号送出を指
示する。更に、ライン信号送出制御回路８にて読み出し
データの内容を１減じてデータ入力セレクタ６を経由し
て判定時のチャネル番号生成用カウンタ６の出力をアド
レスとしてタイミングメモリ７にチャネル番号生成用カ
ウンタ４と同期したタイミングにて再登録する。ライン
信号送出器２に収容されるチャネル数に関して巡回的に
カウンタ動作を行う、チャネル番号生成用カウンタ４に
よりアドレスされるタイぐングメモリ７は、各チャネル
毎のライン信号送出時間長を逐次的に出力し、ライン信
号送出制御回路８によって読み出しデータが判定され、
値が１以上の場合には該データから１減じて再びデータ
入力セレクタ６によりタイミングメモリ７にチャネル番
号生成カウンタ４と同期したタイミングにて書込む。読
み出されたデータがＯの場合には、ライン信号送出制御
回路８は、ライン信号送出器２に対し、チャネル番号生
成カウンタ４で示されるチャネルでのライン信号送出停
止を指示する。チャネル番号生成カウンタ４の巡回周期
をｔ、共通制御装置９から指定されるライン信号送出時
間長をｎとすると以上の動作により、共通制御装置９か
らオーダを受信してから時間を以内に指定されたチャネ
ルにライン信号を送出開始し送出開始後時間（ｎ＋１）
ｘｔＯ間ラベライン信号出し続けることが可能である。
（発明の効果）
本発明は以上説明したように、ライン信号送出時間間隔
を共通制御装置から指定し指定時間経過後のライン信号
停止はハードウェアにより行うことにより、共通制御装
置からのライン信号制御オーダの送出回数を半減されこ
れに伴い、該オーダ処理、オーダ間タイミング処理に関
する共通制御装置における負荷を軽減できるという効果
がある。
を共通制御装置から指定し指定時間経過後のライン信号
停止はハードウェアにより行うことにより、共通制御装
置からのライン信号制御オーダの送出回数を半減されこ
れに伴い、該オーダ処理、オーダ間タイミング処理に関
する共通制御装置における負荷を軽減できるという効果
がある。
第１図は本発明の一実施例を示すブロック図である。
１ ：ＤＭＵＸ、２ ：フイン信号送出器、３：時分割
ネットワーク、４：チャネル番号生成用カウンタ、５ニ
アドレス入カセレクタ、６：データ入力セレクタ、７：
タイミングメモリ、８ニライン信号送出制御回路、９：
共通制御装置。
ネットワーク、４：チャネル番号生成用カウンタ、５ニ
アドレス入カセレクタ、６：データ入力セレクタ、７：
タイミングメモリ、８ニライン信号送出制御回路、９：
共通制御装置。
Claims (1)
- 共通制御装置に時分割ネットワークを接続し、該ネット
ワークに、デジタルライン信号送出器を接続し、該デジ
タルライン信号送出器にＤＭＵＸを接続し５た時分割電
話′９捗徐において、デジタルライン信号送出器のライ
ン信号オン・オン制御入力にライン信号送出制御回路を
接続し、該制御回路にタイミングメモリ出力を接続し、
該タイミングメモリのアドレス入力として、アドレス入
力セレクタ出力を接続し、タイミングメモリのデータ入
力にはデータ入力セレクタを接続し、タイミングメモリ
の制御入力にはチャイル番号生成カウンタを接続し、ア
ドレス入力上レクタに社共通制御装置からのライン信号
送出チャネル指定信号とチャネル番号生成カウンタ出力
とを入力し、データ入力セレクタには、共通制御装置か
らのタイミング指定信号とチャネル番号生成カウンタ出
力とライン信号送出制御回路を接続し、デジタルライン
信号送出器のチャネル指定入力に社チャネル番号生成カ
クンタ出力を接続し共通制御装置から指定されたチャネ
ル番号に指定された時間間隔のみライン信号を送出する
ことを特徴とするライン信号送出タイミング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289384A JPS60246199A (ja) | 1984-05-22 | 1984-05-22 | ライン信号送出タイミング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10289384A JPS60246199A (ja) | 1984-05-22 | 1984-05-22 | ライン信号送出タイミング制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60246199A true JPS60246199A (ja) | 1985-12-05 |
Family
ID=14339537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10289384A Pending JPS60246199A (ja) | 1984-05-22 | 1984-05-22 | ライン信号送出タイミング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246199A (ja) |
-
1984
- 1984-05-22 JP JP10289384A patent/JPS60246199A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| JPS60246199A (ja) | ライン信号送出タイミング制御方式 | |
| JPH02226419A (ja) | データ配列変換制御方式 | |
| JPS61161568A (ja) | 情報伝送方式 | |
| KR0121161Y1 (ko) | 병렬 공용 버스에서의 에스디엘시 데이타 스위칭 장치 | |
| JP3303687B2 (ja) | データ圧縮方法 | |
| JPH0314877Y2 (ja) | ||
| JPH01147765A (ja) | データ転送制御装置 | |
| JPS5960478A (ja) | ビデオ用記憶装置書き換え方式 | |
| JPH0630487B2 (ja) | 双方向シリアルデ−タ通信方式 | |
| JPS62139A (ja) | 信号多重伝送システム | |
| JPH03289842A (ja) | 共通メモリ通信方法 | |
| JPH09116519A (ja) | データ送信装置 | |
| JPH03136426A (ja) | 描画通信システムの伝送制御方法 | |
| JPS60242751A (ja) | デ−タ転送方式 | |
| JPS55143659A (en) | Memory interface | |
| JPH02135934A (ja) | 並列データ伝送の同期信号インターフェース方式 | |
| JPS585565U (ja) | 電気錠装置 | |
| KR970068493A (ko) | 영상취득장치의 고속 데이터 전송기 및 전송방법 | |
| JPS6074837A (ja) | 多重回線処理装置 | |
| JPS5961680U (ja) | 時分割多重伝送システム | |
| KR970067316A (ko) | 디지탈 비디오 카세트 레코더와 컴퓨터간의 데이타 전송 장치 및 그 방법 | |
| JPH03268632A (ja) | 回線制御信号送出方式 | |
| JPS61202588A (ja) | 静止画像伝送装置 | |
| JPH01204169A (ja) | バス転送制御方式 |