JPS60246526A - 切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は遅延リレーと一般のリレーとの動作時間差金利
用して生成した切替回路１！ＩＩ御用のパルスをラッチ
リレーに入力してなる切替回路に係υ、特に前記パルス
で他の複数の切替路を一括して切替えるよう圧した切替
回路に関する。

（ｂ）　技術の背景 近年、ダイオードスイッチ、トランジスタスイッチの出
現により電気回路のシステム切替は前記の半導体スイッ
チによシ構成されているが、大電力回路のシステム切替
えには各種のリレーが使用されている。これは切替制御
系に高電圧が使用されているため半導体スイッチが使用
できないためである。

（ｃ）　従来技術と問題点 従来、複数のシステムを一括して切替えるのに、制御信
号を用いて、各スイッチ駆動回路を動作させ、夫々のス
イッチ駆動回路に対応した夫々の切替回路のスイッチを
動作させることにより切替回路を一斉に切替制御してい
る。

以下、第１図の従来の複数の切替回路の一括切替につい
て説明する。図中、ＤＲＩ、ＤＲ２，ＤＲ３はスイッチ
駆動回路、Ｓは制御信号発生回路、Ｓｌ。

Ｓ２．Ｓ３はシステム、１−１．１−２．１−３はノン
ロック押しボタンスイッチ（以下スイッチと称す）、２
−１．２−２．２−３は切替回路、３−１゜３−２．３
−３は切替回路の切換接点、４−１．４−３．４−５は
下側のシステム、４−２　、４−４　、４−６は下側の
システム、７−１．７−２．７−３　はパルス発生回路
、８−１　、８−２　、８−３　Ｆｉラッチリレーを示
す。

第１図において、制御信号発生回路Ｓからの信号により
各システムＳ１．Ｓ２．Ｓ３　の夫々のスイッチ１−１
．１−２．１−３に対応する夫々のスイッチ駆動回路Ｄ
ＲＩ、ＤＲ２，ＤＲ３が動作し、これにより各システム
の切替回路２−１〜２−３が動作する。これ罠より、シ
ステムＳＩＫついてはスイッチ１−１がＯＮ（オン）し
、切替回路２−１のノ（ルス発生回路７−１よりパルス
が送出され、該）くルスでラッチリレー８−１が動作し
、接点３−１を上側に接続し、１側のシステム４−１を
接続する。次にスイッチ１−１ＯＮ（オン）すると前記
同様にパルスこれにより、発生回路７−１よりパルスを
発生し、ラッチリレー８−１を動作し、接点３−１を下
側に接続する。これによりシステム４−１からシステム
４−２を接続する。

他のシステムＳ２及びシステムＳ３についても、前記と
同様にパルス発生回路７−２及び７−３よりパルスを発
生し、夫々のラッチリレー８−２及び８−３を動作させ
ることによりシステム４−３から４−４へ又システム４
−５から４−６へシステムを一斉に切替える。

以上の如き複数のシステムの一括切替えにおいて、制御
信号Ｓと複数のスイッチ駆動回路が必要であり、このた
め切替回路を複雑にし、装置を大形化する欠点を有する
。

第２図は上記の切替回路の構成図を示す。図中、１はス
イッチ、９，１０．１２１１リレー、１１はラッチリレ
ー、１１−１はセント巻線、１１−２はリセット巻線、
９−１．１０−１．１０−２．１１−３．１１−４．１
２−１．１２−２は接点、１３はイニシアルパルス発生
器、Ｒは抵抗、Ｄ１〜Ｄ５はダイオードを示す。

第３図は第２図の各種のスイッチ及びリレーの動作を示
すタイムチャートを示す。図中、（イ）はイニシアルパ
ルス、（ロ）はスイッチ１の通過’ｆｌ流、（’っけリ
レー９の動作図、に）ハリレーの動作図、（ホ）はラッ
チリレーの動作図、（へ）はリレー１２の動作図、■は
ラッチリレー１１のセット巻線の電流、■はラッチリレ
ー１１のリセット巻線の電流を示す。

第２図の説明を第３図を用いて説明する。第２図におい
て、イニシアルパルス発生器１３より第３図（イ）に示
すイニシアルパルスがラッチリレー１１のリセット巻線
１１−２に通電され接点１１−４を実線側（上側）にす
る。この状態において各種接点９−１．１０−１．１０
−２．１１−３．１２−１．１２−２は実線で示される
位＃に配置されているものとする。この状態にて、ノン
ロック押ボタンスイッチ（以下スイッチと称す）１をオ
ンすると、第３図（ロ）に示す電流が、リレー９、ダイ
オードＤ５に流れ、１だラッチリレー１１．接点１２−
２゜接点１０−２．ダイオードＤ３に第３図■に示す電
流が流れ、夫々リレー９及びラッチリレー１１を第３図
（ｏ）及び（ハ）に示す如く動作させる。このうちラッ
チリレー１１の動作電流■は次に示す遅延リレー１０に
よシハルスに生成されるものである。

またリレー１０の駆動電流は抵抗ＲＫより減小され遅延
リレー１０とカリ、リレー９よりｔ秒遅れて第３図に）
に示すく動作する。これＫより、リレー接点９−１け点
線で示す下側に接続され、を秒遅れて接点１０−１及び
１０−２は点線で示す上側に夫々接続される。これ圧よ
りリレー９けオフし、接点９−１は実線で示す如く元に
復帰する。

オた、ラッチリレー１１の動作により接点１１−３が点
線で示す如く下側に接続され、リレー１２が動作する。

リレー１２の動作により接点１２−２は下側に接続され
るがラッチリレー１１１−１：第３図（ホ）に示す如く
動作し、接点１１−４全下側に保持して、システム４−
２’！＋−接続している。この間リレー１２の接点１２
−１は点線で示す如く上１ｔｌｌｌに接続されている。

システム４−２をシステム４−１に切替えるに際し、ス
イッチ１をオンすると前記の如くリレー９及びリレー１
１が動作する。この時リレー１１はリセット側が動作す
る。これによりリレー９が動作し、を秒遅れて遅延リレ
ー１０が動作し第３図■に示すパルスによりラッチリレ
ー１１　’ｆ　ＩＪセｙ）状態に保持し、接点１１−４
を上側圧保持する。これによりシステム４−２をシステ
ム４−１に切替える。

以上の如く、スイッチ１をオンさせることによりシステ
ム４−１及び４−２を交互に切替えることが出来る。し
かし、これは一系統のシステムを現用から予備系に切替
える場合の如く、他の複数のシステムの切替を行うこと
が出来ない欠点を有する。

（ｄ）　発明の目的 本発明は上記欠点を解決するために、１ケの押ボタンス
イッチの信号で複数のシステムが同時に切替えられる切
替回路を提供することを目的とする。

（ｅ）　発明の構成 本発明は前記目的を達成するために、リレーの駆動電力
を減少させて、遅延リレーを形成し、該遅延リレーと他
のリレーとの動作時間差にてパルスを作成し、該パルス
をラッチリレーのセント側。

或いハリセット側に交互に入力してなる切替回路におい
て、前記パルスを複数の切替回路の夫々に対応したラッ
チリレーに入力するようにして夫々の切替回路を一括し
て切替えるようにしたことを特徴とする。

（ｆ）発明の実施例 本発明は１パルスでラッチリレーを制御してなる切替回
路より送出される切替信号により、検数の切替回路を一
括制御する。

以下、図面に従って説明するｂ第４図は本発明の切替回
路の原理を示す１実施例構成図を示す。

図中、第２図と同一番号、同一符号は同一部材を示し、
１４−２．１４−３は他の切替回路で、その構成は切替
回路１４−１と同一である。

第４図において、第３図に示すイニ／ヤルパルス（イ）
１７ｃより切替回路１４−１．Ｉｔ−２，１４−３をリ
セットしてからスイッチ１をオンさせると、前記第２図
で説明した如く、リレー９と遅延リレー１０より第３図
に示す如き生成されるパルス■によりラッチリレー１１
がセットされ、接点１１−４が下側に接続され、システ
ム４−１からシステム４−２に切替えられる。これと共
に前記パルス０は他の切替回路１４−２及び１４−３の
夫々に対応して有するラッチリレー１５及び１６を１括
制御する。これＫより、ラッチリレー１５は前記第２図
と同一手法によりシステム４−３全システム４−４に切
替え、またラッチリレー１６はシステム４−５からシス
テム４−６に切替えられる。

第５図は本発明の切替回路の１括制御するシステム構成
図で１パルスでｎヶの切替回路を一括制御して切替える
。図中、１−１〜１−ｎは各スイッチ、４−１．４−２
〜４−ｎ−１，４−ｎ　は各システム、１１，１５．Ｎ
はラッチリレー、１３−１〜１３−ｎはイニシアルパル
ス発生器、１１−４．１５−１〜Ｎ−１は接点、１４−
１〜１４−ｎ　は切替回路を示すＯ 第５図において、任意の切替回路１４−１のイニシアル
パルス発生器１３−１の第３図に示すパルス■で各切替
回路１４−１〜１４−ｎの各ラッチリレー１１，１５．
Ｎを前記の如くリセットする。

次にスイッチ１−１’ｔＯＨさせることによシ前記第２
図、第４図で説明した如くリレー９と遅延リレー１０に
よシ第３図に示すパルス■が生成され、該パルス■け伝
送路１７全経て各切替回路１４−２．１４−ｎのラッチ
リレー１１．１５．Ｎを動作させ、各切替回路１４−１
〜１４−ｎの接点１１−４．１５−１　、Ｎ−１を夫々
所定の方向に切替えて夫々のシステム４−１．４−３．
４−ｎ−１に対応する夫々のシステム４−２．４−４．
４−ｎ側に一括して切替える。

（ｇ）　発明の詳細 な説明した如く、従来１ケの切替回路で＃−ｉ２システ
ムを交互に切替え、複数のシステム４一括制御して切替
える際は複数の切替回路の押しボタンスイッチを同時に
ＯＮ（オン）させるよう’Ｌ　’＋”Ｊ路構成を必要と
するため制御方式が松雑になる欠点があったが、木登τ
」：′：お°、）で１は、１切替回路より生成されるパ
ルス■廐□、）ば■によって、１切替回路以外の他の複
数の切；路を１ｊｌｊ、御し、各切替回路に接続される
夫スＱシステムを所定の方向に切替えるので、これによ
シ一括切替えのため制御回路が不要になり切替回路の構
成を簡易化される利点を有する。

【図面の簡単な説明】

第１図は従来の複数の切替回路、第２図は従来の切替回
路、第３図は第２図の切替回路の各種リレー、スイッチ
の動作を説明するだめのタイムチャート、第４図は本発
明の複数の切替回路の一括切替えの原理を説明する図、
第５図は切替回路の一括制御するシステム構成を示す。 必中、１．１−１．１−２．１−３はノンロック押ボタ
ンスイッチ、２−１．２−２．２−３は切替回路、３−
１．３−２．３−３は切替接点、４−１．７−１．７−
２．７−３はパルス発生回路、８−１．８−２．８−３
．１１，１５．１６はラッチリレー、９，１０．１２は
リレー、９−１．１０−１．１０−２．１１−３．１１
−４゜１２−１．１２−２は接点、１３　、１３−１．
１３−２．１３−１ｍｍユニアルパルス発生器、１５−
１．Ｎ−１は接点、１４−１．１４−２．１４−３は切
替回路、１７は伝送路、Ｄ１〜Ｄ５はダイオード、ＤＲ
Ｉ　、ＤＲ２，ＤＲ３Ｆｉスイッチ駆動回路、Ｒは抵抗
、Ｓは制御信号、Ｓｌ、８２．８３は各システムを示す
。 代理人　弁理士　松　岡　宏四部°、！ｉ、−−シ 第　ｊｒ−

Claims (1)

【特許請求の範囲】
1. リレーの駆動電力を減少させて、遅延リレーを形成し、
   該遅延リレーと他のリレーとの動作時間差にてパルスを
   形成し、該パルスをラッチリレーのセント側、或いはリ
   セット側に交互に入力してなる切替回路において、前記
   パルスを複数の切替回路の夫々に対応したラッチリレー
   に入力する手段を設は前記複数の切替回路を一括して切
   替えるようにしたことを特徴とする切替回路。