JPS6024723A

JPS6024723A - 論理装置

Info

Publication number: JPS6024723A
Application number: JP13103783A
Authority: JP
Inventors: Fusashi Tashiro; 維史田代; Hiroyuki Akiyama; 弘之秋山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-07-20
Filing date: 1983-07-20
Publication date: 1985-02-07
Also published as: JPH0521367B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は論理方式の改良に関し、特にフェイルセーフ（
ｆａＮ−ｓａｆｅ　）化が容易な論理方式に関する。

〔発明の背景〕

例えば、鉄道車両のＡＴＣ（自動列車制御装置）は、列
車衝突を予防し、人命保護や重大損害の防止を図るもの
であるから、高度のフェイルセーフ性が要求される。こ
のため、論理判断を行う回路は多重系構成とし、各基の
出力を集めてフェイルセーフ化された一致回路や多数決
回路で最終出力の決定を下している。ここで、個々の論
理回路の７エイルセーフ化を図るとともに、これらの多
重系を構成し、万全を期している。

しかし、多数決回路は１重系であって、そのフェイルセ
ーフ性は、装曾全体のフェイルセーフ性に大きく関係す
る。

このため、フェイルセーフな多数決回路を構成する努力
が行われているが、牌在のところ専ら電磁リレーが用い
られ、装置の小形軽量化および省電力化の面で遅れてい
る。

電磁リレーによりフェイルセーフ性が得られる理由は次
の通りである。

電磁リレーの故障は接点の導通故障と不導通故障に分け
られるが一般的に導通故障の発生確率は不導通故障のそ
れの１０００分の１以下である。

これは導通故障の原因が接点の溶着のみであるのに対し
不導通故障は接点の汚損や酸化による接触不良、駆動コ
イルの断線や内部短絡、躯！Ｈｂ電源の故障、可動片の
折損等その原因が多大な為である。

さらに接点溶着防止の為、接点通電電流を溶着眼界以下
に抑制すれば故障モードは不導通数・障のみと考えてよ
い。

従って接点の導通を危険側の、不導通側を安全側の制御
出力になる様にすると電磁リレーはフェイルセーフな論
理素子として用いることが出来る。

一方、半導体素子の場合導通状態になる故障と不導通状
態になる故障の発生確率はほぼ等しい。

半導体の場合、不純物の拡散、熱による劣化、リード線
の断線又は混触、過電流、過電圧による短絡又は溶断等
、同種の原因から生ずる故障が導通と不導通のいずれの
状態にもなり得るからである。

この為半導体では電磁リレーの如くフェイルセーフ側と
フェイルアウト側の論理値を特定することは不可能でア
シ、一般にランダムロジックと呼ばれる様な、基本的な
論理素子を組合せて構成する任意の回路を全てフェイル
セーフ化することは半導体論理素子では極めて困難であ
ると考えられている。

〔発明の目的〕

本発明の目的は、小型軽量化が容易でフェイルセーフ、
性に優れかつ使用上の自由度の高い論理方式を提供する
ことである。

〔発明の概要〕

本発明は、正論理６１″および負論理”０”を含む入力
真理値の夫々に対して異なる周波数をもつ複数の交番信
号を入力し、この入力周波数値間の所定の演算の結果が
予、定の基準周波数帯にあるか否かにより出力すべき真
理値を判定し、該当する出力真理値に対応した周波数を
もつ交番信１号を出力すると共に、上記基準周波数帯の
設定変更を可能としたことを特徴とする。

すなわち、交番信号の周波数を論理値とすることによム
自己の故障時に危険側の出力を生ずる確率を極めて低く
することができ、また、異常人力に対して、正常な論理
素子が判定を行うため、安全側の出力を必要に応じた形
態で確実に発生させることができる。

また、上記した周波数の帯域判定の前に、入力された２
以上の交番信号の周波数値間で所定の演算、例えば加算
を行うことにより、常用されているＡＮＤ、ｏｎ、ＮＡ
ＮＤ、ｍａＲ，ＥＯ几等の論理素子の外、これらの組合
せによる論理回路、例えば多数決回路などを一挙に構成
することも可能である。

本発明の原理は以下に述べる実施１例の中で更に詳細に
説明する。

〔発明の実施例、〕

第１図は本発明の一実施例による正論理″１＃と負論理
″′０”の区別を、従来の論理信号の一例と対比して示
すものである。

同図囚は、従来の２値論理における正論理“１”と負論
理６０”を表わす電気信号の様子を示しており、例えば
５Ｖの電圧が正論理″１”を表し、ＯＶが負論理″′０
”を現している。

これに対し、同図０が本発明による論理信号の一例であ
って、３００Ｈｚの交番信号が正論理６１”を、５０Ｈ
ｚの交番信号が負論理“０″を表わしている。このよう
に、周波数の差異で異なる真理値を表わすのであるが、
その周波数帯の区分例を第２図〜第４図に示している。

第２図は、最も簡単な周波数帯域の区分例であって、任
意の周波数１１より高い帯域を正論理、ｆｘ　より低い
帯域を負論理と定義したものである。

第３図は、３値論理を採シ、正負論理の外に、異常状態
を示す帯域を設定したもので、任意の周波数ｆｘ　より
高い帯域を正論理、ｆｌからｆ２までの帯域を負論理、
ｆ２工り低い帯域を異常状態と定義している。

第４図は、正常時の正および負論理を夫々異なる特定の
周波数帯域に限定し、それ以外の帯域をすべて異常状態
と定義したものである。すなわち、６００Ｈ２を中心と
する５７５−６２５Ｈ２帯および３５０Ｈ２を中心とす
る３２５〜３７５Ｈ２帯を正論理とし、１００Ｈ２全中
心とする７５〜１２５Ｈ２帯を負論理、それ以外の帯域
はすべて異常状態と定義している。

第５図は本発明の一実施例による論理方式のブロック図
を示す。

論理素子２は、入力端子４と出力端子６を持ち、内部に
周波数帯域利足部８と交番信号発生部１０を備えている
。端子４に交番信号が人力されると、判定部８はその周
波数の帯域判定を行い、出力すべき真理値を交番信号発
生部１０に伝達する。交番信号発生部１０は、与えられ
た出力真理値に対応する周波数の交番信号を発生し、端
子６へ出力する。

今、この論理素子２をＮＯＴ素子であるとし、入出力と
もに正論理を周波数帯域ｆ　Ｐ　％負論理を周波数帯域
ｆＮ１その他の周波数帯域ｆｔを異常状態と定義すれば
、ｇ１表のように動作する。

第　１　表なお、第１表のカッコ内には真理値を示した。

このように、帯域判定部８の３つの異なる判定結果に夫
々対応して、第１表に示す周波数の交番信号を出力する
ことにより、論理素子２はＮ　Ｏ’Ｉ”（反転）素子と
しての機能をもつことができる。

このとき、入力された交番信号の周波数を、誤った真理
値を表わす周波数であると誤判定する確率は極めて低く
、シかも、危険側の出力を生ずる帯域判定の周波数帯域
を狭めることも容易であり、フェイルセーフ性を高める
ことができる。−ｉた、交番信号発生部が故障したにも
拘らず、特定の危険側の真理値に対応する周波数の交番
信号を発生する確率もまた極めて低いので、高度にフェ
イルセーフ化された論理素子を得ることができる。

もちろん、入力真理値と出力真理値に対応する周波数を
同一とする必要はなく、逆転させたり、各々別の周波数
帯域を割当てることもできる。本発明では、帯域判定部
８の設定が変更できる。例えば、異常を示す周波数帯域
ｆｗであると判定したときは、異常を表わす周波数ｆ、
を出力するのではなく、いずれか安全側の真理値を表わ
す周波数ｆ＝ｒあるいはｆＰを出力するようにしてもフ
エイルセーフ性は保たれる。

第６図は本発明による他の一実施例による論理方式のブ
ロック図である。

この論理素子１２は、第５図に比べて、もう一つの入力
端子５と、演算部７を備えている点で異なっており、上
記ＮＯＴ素子の外、２人力形のＯＲ，ＡＮＤ、ＥＯＲ，
ＮＯＲおよびＮＡＮＤ素子等を構成することができる。

演算部７は、入力端子４および５に与えられた２つの交
番信号の周波数値間で所定の演算を行う。

この演算は加減乗除のいずれでもよいが、最も望ましい
実施態様として加算を例に採れば、本論理素子１２は第
２表のような動作を行う。

なお、帯域判定部８の設定変更については、説明の都合
上、後述する。

ここで、ＮＯＴ素子については、前述した第５図の演算
部７を持たない論理素子１２で構成できる外、第６図の
２つの入力端子４と５のうち一方を使用せず、第１表を
用いることもできる。しかし、ここでは、もうひとつの
例として、入力端子４と５を共通接続した場合について
示している。

この場合、入力は周波数ｆｐ、ｆｘあるいはｆ。

のうちいずれかに統一され、これらを加算するため２ｆ
ｐ、２ｆＮあるいは２　ｆ　ｖの３通シのみとなる。従
って、それらの周波数帯域判定が得られたとき、夫々ｆ
、、ｆＰあるいはｆＰ＋の周波数を持つ交番信号を出力
すればよい。

次に、ＯＲ素子を例罠採って具体的に説明すると、入力
正論理ｆ　ｐ　＝　３００　ＨＺ　％人力負論理ｆ　Ｎ
　：５０　ＨＺとすれば、第２表のＯＲ素子の帯域判定
部８は、前述した第４図の動作を行えばよい。すなわち
、第２表の煩慮１では、加算結果ｆ−＝２ｊｐ　＝６０
０Ｈｚ？あり、正論理と判定して、出力正論理に対応す
る周波数ｆ　ｐ　＝　３００Ｈ２を出力する。また、第
２表の項Ａ２および３では、ｆ−＝ｆｐ＋ｆＮ＝３５０
Ｈ２であり、やはり正論理と判定して、出力正論理に対
応する周波数ｆｐ＝３００Ｈｚを出力する。項Ａ４では
、ｆ−＝：２ｆＨ＝１００Ｈｚであり、負論理と判定し
て、出力負論理に対応する周波数ｆ　Ｎ　＝　５０Ｈ２
の交番信号を出力する。以下の項扁５〜９では、異常周
波数ｆｚを含むため、上記の３帯域以外の周波数帯域と
なシ゛異常”を表わす周波数ｆ、（例えばＯＨ２）を出
力することができる。

以下、同様にして、周波数帯域判定結果に応じ、第２表
の如き出力信号を発生するようにすれば、ＡＮＤ、ＥＯ
Ｒ，ＮＯＲおよびＮＡＮＤ素子を構成できることが明ら
かである。

第７図は、本発明による他の実施例ブロック図で、更に
万全のフェイルセーフ性を実現するものである。

論理素子１３は、２入力端子４，５と、これらの端子に
入力された交番信号の周波数間で加算などの演算を行う
演算部７と、演算結果１４の周波数帯域判定を行う帯域
判定部８とその判定信号１５の出力真理値に対応した周
波数を発生する交番信号発生部ＪＯと、出力端子６を備
え、更に、故障検出周回信号１６とその出力端子１７を
持つ。

このような構成において、論理方式としては、前述の第
６図と同一であるが、帯域判定部８と交番信号発生部１
０とがいずれも正常な場合には、故障検出周回信号１６
が、所定周波数の交番信号となるようにし、この信号１
６が端子１７に現われている限シ、本論理素子１３は正
常であると定義するものである。

以下に、この第７図の実施例につき、より詳細に説明す
る。

第８図は、第７図の実施例をより具体化したブロック図
である。この実施例は、リング演算と呼ばれ、Ｄ　ＤＡ
　（Ｄｉｒｅｃｔ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ａｎａ
ｌｙｚｅｒ）を変形した演算方式を採用している。この
リング演算方式は、ＡＴＣの分野で多用されておシ、特
許＄９２３３２７　号、同第９６４８１６　号、同第１
０７２７４５号明純魯などに詳しく述べられ公知である
。

さて、論理素子１３は、演算部７と、帯域判定部８と交
番信号発生部１０とから成るが、帯域判定部８と交番信
号発生部１０は、同一の演算ルートを時分割にて共用し
ている。なお、本実施例は時分割演算により、演算部を
共用しているため、第７図の判定信号１５と周回信号１
６に正確に対応させて符号をつけることはむずかしい。

本実施例の演算部７は、入力端子４と５に与えられた交
番信号の周波数を加算するために、サンプリング回路１
８．２０および排他論理和Ｅ　ＯＩｔ。

２２を備えている。各サンプリング回路１８および２０
ば、夫々クロック発生回路２４から位相のずれたクロッ
ク信号２６および２８を受取ることによって、２つの入
力交番信号波形の立上りと立下シを確実にずらす。この
結果、ＦＯＲ２２は、２つの入力交番信号の周波数を確
実に加算した周波数をもつ交番信号１４を出力すること
ができる。

周波数帯域判定部８としては、基本的に次のようにして
構成されている。すなわち、周波数加算された交番信号
１４は、交番信号発生回路３０によって発生された基準
周波数をもつ交番信号３２と、周波数比較回路３４にて
比較することによって帯域判定を行う。このとき、第４
図に例示したように複数の周波数帯域の判定を行うため
に、交番信号発生回路３０は、時分割で異なる複数の基
準周波数の交番信号を発生し、周波数比較回路３４もま
た、時分割で、交番信号１４と複数の基準交番信号３２
との比較を行い、帯域判定を可能にする。従って、周波
数比較回路３４の大小比較判定信号３６が、どのタイミ
ングで発生するかによって、周波数帯域の判定が行われ
る。

次に、交番信号発生部１０としては、上記の帯域判定と
は更に時分割され、帯域判定結果に応じた出力真理値に
対応した周波数をもつ交番信号を、交番信号発生回路３
０を共用して発生させるのである。

以下、細部に亘って説明する。

クロック信号発生回路２４で発生したクロック信号３８
はアドレス回路４０によシアドレス信号４２に変換され
、装置は、このアドレス信号によシ、エアドレス周期を
単位とする高速の演算を繰返す（リング演算）。

アドレス信号４２は、タイミング回路４４に入力され、
時分割演算に必要な複数のタイミング信号４６，４８．
５０および５２を発生する。

メモリ５４は、第９図に示すデータを記憶しており、上
記アドレス信号４２および判定信号３６とにより、夫々
データ列５６および５８を読出すことができる。データ
列５６は、複数の基準周波数ｆｘｏ−ｆｒを夫々現わす
データを時分割で読出したものであり、データ切換回路
６０を介して交番信号発生回路３０ｔＣ入力される。こ
れによシ、交番信号発生回路３０は、複数の異なる基準
周波数ｆｘｏ−ｆ’ｔを時分割で発生するのである。こ
れによシ前述した周波数比較のための基準値が得られる
。

この比較の結果は、判定信号３６の発生タイミングによ
ることは前述した。そこで、この判だ信号３６が発生し
たタイミングで、データ列５８の中のひとつのデータを
ラッチし、ラッチされたデ−夕が現わす周波数（出力真
理値に対応）をもつ交番信号を発生する。つまり、デー
タ列５８は、第９図に示すように、正論理に対応する周
波数ｆＰ％負論理に対応する周波数ｆＮおよび異常に対
応する周波数ｆ、を現わすデータを順次読出したもので
あって、判定信号３６が発生したタイミングに応じて、
上記のデータのいずれかをラッチ回路６２にラッチすれ
ば、このラツ、チされたデータが、帯域判定の結果を表
わすことになる。

ラッチ回路６２のラッチデータｆＰ、ｆＮあるいはｆ、
は、データ切換回路６０により、１アドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路３０へ伝達され、出力すべき真理値に対応した周
波数ｆ、、ｆＮあるいはｆｗ’ｅもつ交番信号３２を発
生することができる。

交番信号３２のうち、上記のタイミングで発生したもの
のみが出力すべきものであるから、タイミング信号５０
によりこれを規制して論理出力回路６４から出力端子６
へ出力する。

エラー検知回路６６および故障検知出力回路６８も、割
当てられたひとつの時分割スロットで動作するが、その
詳細は具体的動作説明において述べる。

次に、具体的な動作をＯＲ素子の場合を例に採シ、第１
０図を参照して説明する。

アドレス信号４２０１周期ｔ−ｉ６ケのタイムスロット
１１−１６に区切り、各タイムスロット毎の機能を割振
っておく。この例では、第１０図において、タイムスロ
ツ）ｔｘＡ−１４には周波数帯域判定の機能が割振られ
、タイムスロットｔ５には出力すべき交番信号発生機能
が割振られている。

また、最後のタイムスロットｔ６には、故障検知の機能
を割振シ、万全のフェイルセーフ（ｆｆ図っている。

メモリ５４内に、第９図に示すように記憶されたデータ
は、アドレス信号４２の表わす各タイムスロットｔ１〜
ｔ６において、データ列５６と５８として並列に順次読
出される。

以下の処理の手順は、すべて、タイミング回路４４によ
って発生されるタイミング信号４６゜４８．４９．５０
および５２によって制御される。

まず、４つのタイムスロットｔｌＮｔ４において、それ
ぞれ異なる４つの周波数ｆ１ｏ〜ｆ７の交番信号を、交
番信号発生回路３０によシ発生する。

つマシ、第９図において、タイムスロットｔ１〜ｔ４で
メモリ５４から夫々周波数ｆｌＯ〜ｆ７に相当する記憶
データ列５６が読出され、データ切換回路６０を通して
交番信号発生回路３０へ与えられる。アドレス周期ｔは
、例えば９６μｓであシ、各タイムスロットｔ１〜ｔ６
は９６μｓに１回の割で発生する。従って、該当スロッ
トが現われる毎にパルスを出力すれば、１／９６μＳζ
１０ＫＨ２の周波数の交番信号を発生することになる。

今、仮に５ＫＨ２の交番信号を発生したいとすれば、該
当するスロットが２回現われる毎に、つまり１／２に分
周してパルスを出せばよい。このように、該当するスロ
ットを分周する形態で、記憶データｆ１゜〜ｆ７の表わ
す周波数の交番信号を、各スロット別に発生することが
できる。

この結果、第１０図に示すように、交番信号発生回路３
０の出力３２は、タイムスロット型１〜ｔ４毎に異なる
周波数を有しており、ｆ　ｔ　ｏ　＝　６２０Ｈ２％　
ｆ９＝３３０Ｈｚｚ　ｆｓ　＝１２０Ｈｚ％ｆｙ＝９０
Ｈｚであるものとする。

周波数比較回路３４には、上記の交番信号発生回路３０
の出力３２と、入力端子４と５に与えられた交番信号の
周波数加算信号１４とが与えられ各スロット毎に両者間
の周波数比較を行う。なお、加算信号１４は、１アドレ
ス周期を内では交番しない信号である。

正論理の入力周波数をｊｐ　＝３００Ｈ２）　；ｆ（論
理の入力周波数をｆＮ＝５０Ｈ２）本論理素子に入力を
与える前段の論理素子の異常時に発生する周波数をｆ　
ｖ　＝　ＯＨＺとする。

ことで、周波数比較回路３４は、前述した特許明細書に
述べられたリング演算方式を採るものである。その動作
を説明する。

今、タイムスロツ）ｔｌに着目する。高速（９６μｓ毎
）で次々に現われるタイムスロツ）１＋のうち、ｆｌｏ
＝　６２０Ｈｚに相当する分周されたスロットでのみ、
信号３２が６１＃（正〕となる。

−万、もうひ、とつの人力１４は、入力４と５の和の周
波“数をもち、仮に、これ′ｆ：２ｆＰとすれば、全ス
ロットｔｌのうち、２ｆｐ　＝６００Ｈ２に相当する分
周されたスロットでのみ信号１４が”１”（正）となる
。

これらの２つのへカパルス列３２．と１４は、タイムス
ロツ）ｔｌ内で、一方のパルスニヨシアップカウント、
他方のパルスによりダウンカウントすることによシ周波
数比較がなされ、両者の差が予定値になると、このタイ
ムスロットｔｌ内で出力信号３６を発生する。この例で
は、信号３２が６２０Ｈｚ、信号１４が６００Ｈ２であ
るから、信号３２〉信号１４であり、周波数差の積分値
が前記予定値に達したとき判定信号３６が、スロットｔ
ｌ内で′１”となる。

前述したように、この演算は極めて高速であり、上記の
例でタイムスロツ）ｔｘでの判定信号３６が６１″にな
るのに数ｍ　Ｓ　Ｌか要しない。

同様に、タイムスロットｔ２〜ｔ４においても交番信号
３２と１４とが比較されるが、その他方側の人力交番信
号１４は、上記タイムスロットｔ１内と同一周波数であ
る。これに対し、一方の入力交番信号３２は、第１０図
に示すように、タイムスロツ）ｊｔ＝ｉ４毎に変化する
。夫々のタイムスロットでの周波数比較の結果は、各ス
ロット毎の判定信号３６によって識別される。

このようにして、周波数比較結果を現す判定信号３６を
得、その立下り、つまり１″から０″への変化を、タイ
ミング信号４６によって選択的に抽出し、ラッチ回路６
２をトリガする。このとき、入力端子４あるいは５へ与
えられる交番信号に、周波数ｆ　ｚ　＝　ＯＨＺを含ん
でいない場合には、タイムスロットｔ２またはｔ４で、
判定信号３６は必ず′０”になる。それ以前のタイムス
ロットまでは、判定信号３６はすべて′ｌ＃である。な
ぜなら、第２表における項Ａ１〜３では、２１Ｐ＝６０
０Ｈ２あるいはｆ　ｐ　＋ｆｙ　＝３５０Ｈｚであるか
ら、基準周波数ｆ１ｏ＝　６２０　）（ｚとｆ９＝３３
０Ｈｚの間にあシ、スロッ）ｔｌでは判定信号３６は′
１″であり、スロッ）ｔ２では判定信号３６は”０”と
なる。また、第２表における項Ａ４では、２　Ｊ’Ｎ　
＝１００Ｈ２であるから、基準周波数ｆｓ＝１２０Ｈｚ
とｆ９＝９０Ｈ２との間にあり、判定信号３６は、スロ
ッ）ｔａまで′１”で、スロットｔ４で′０＃′となる
はずである。

従って、判定信号３６の立下シ壬ツジトリガにより、ラ
ッチ回路６２にラッチされるデータ５８は、上記頂点１
〜３においては、タイムスロットｔ２にてデータｆ、で
あり、項Ａ４においては、タイムスロットｔ４にてデー
タｆＮである。

また、タイムスロットｔ２．ｔ４以外のタイムスロット
ｔｓで判定信号３６が立下ったとすれば、この周波数帯
域判定までに異常がある訳であり、その場合にはデータ
ｆＥｆ：ラッチすることになる。

ラッチされたメモリ５４内のデータ列５８のうちのデー
タｆＰ、ｆＮあるいはｆ！＋は、タイムスロツ）ｔｓに
おいて、データ切換回路６０から交番信号発生回路３０
へ転送される。従って、交番信号発生回路３０は、タイ
ムスロツ）ｔｓに、周波数ｆ、（正論理）、周波数ｆ、
（負論理）あるいは周波数ｆ、（異常）の交番信号を、
前述同様の要領で発生する。論理出力回路６４は、タイ
ムスロットｔｓでのみ生ずるタイミング信号５０の助け
を借りて、上記周波数ｆｐ、ｆＮあるいはｆ、の交番信
号を出力端子６へ送出するのである。

さて、入力交番信号の周波数のオロ、つまり交番信号１
４の周波数が、基準周波数ｆＩｏを越えるあるいは越え
たと誤判定した場合や、基準周波数ｆ７を下回るあるい
は下回ると誤判定した場合には、タイムスロツ）ｔｘ−
ｔ４間で判定信号３６は０＃あるいは１１”のままであ
って、立下りエツジトリガ信号を生じない。従って、デ
ータ列５８から、ラッチ回路６２にラッチされるデータ
もなく、タイムスロットｔ５において交番信号発生回路
３０は交番信号を発生しない。

以上により、入力端子４，５に、周波数ｆ。

（正論理）、ｆＮ（負論理）あるいはｆ、（異常）の交
番信号を受取り、同様に周波数が対応させられた交番信
号を出力端子６へ送出する周波数論理による０几素子の
機能が達成される。

この動作から明らかなように、入力端子４と５のうち少
なくとも一方に、正規周波数ｊｐ、ｆＮ以外の異常周波
数が入力された場合や、本論理素子内部の周波数値の演
算、判定および交番信号の発生動作に異常が生じた場合
にも、正規の出力周波数ｆＰ、ｆＮを出力する確率は極
、めて低く、フェイルセーフ性の高い論理素子を提供で
きる。

更に、正常な周波数と判定する周波数帯域を狭めること
により、異常を検出する確率を高めることができ、一層
のフェイルセーフ性の向上を図ることも容易である。

以上は、第２表の０１’（、素子について述べたが、第
２表のその他の論理素子のすべてを、第９図に示すメモ
リ内のデータ列５６（基準周波数データらるいはデータ
列５８（出力真理値に対応する周波数データ）を書換え
るだけで構成し得ることは容易に理解できる。

アンド素子として用いる場合には、第２表に基づき、周
波数帯域判定結果が２ｆｐである場合のみ、正論理周波
数ｆｐを出力し、その他の正常な入力の組合せでは負論
理周波数ｆＮを出力するようにすればよい。このため、
メモリ５４に記憶させるデータ列５６内の基準周波数デ
ータのうち、ｆｔｏ＝６２０１（ｚおよびｆｙ＝９０）
１ｚはそのままとし、ｆｅ　＝５ｓｏＨｚＳ　ｆｓ　＝
３６０Ｈｚに書換えるだけでよい。

また、データ列５８のうち、タイムスロットｔ２とｔ４
のデータｊｐとｆＮを入換えれば、上記のＯＲおよびＡ
ＮＤ素子が、夫々ＮＯＲおよびＮＡＮＤＡＮＤ素子でき
ることは、第２表から明らかである。

ＥＯＲ論理素子は従来の２値論理方式ではＡＮＤ。

ＯＲ，ＮＯＴの数個の２値論理素子を用いて構成する必
要があるが、本実施例によれば単一の論理素子でＥＯＲ
の論理を実現できる。

すなわち信号１４の周波数がｆ　ｐ　＋　ｆ　）Ｊの場
合にのみｊｐを出力し、２ｆｐ又は２　ｆ　Ｎの場合に
ｆ、を出力することがＥＯＲ論理素子の機能であるから
、第１１図の如く第１０図の例よシ更に周波数比校用タ
イムスロツ）ｔｓおよびｔｓを増設し、例えば、ｆｌｏ
を６２　ＯＨ２％　ｆ９’ｅ　５８０Ｈｚｚｆｓを３７
０Ｈ２ｓｆｙを３４０　Ｈｚ％ｆ６をｌｌＯＨ２，ｆｓ
を９０Ｈ２とし、ｆＰとｆＮは先の実施例と同じく夫々
３００Ｈ２及び５０ｉ（Ｚとすれば良い。

第１１図囚は入力が共にｆ、で一致している場合、））
は入力が相異っている場合、（Ｏは入力が共にｆＮで一
致している場合の動作を示したものである。

また、２アウト・オプ３の多数決回路は、第８図と第９
図の僅かの変更により実現できる。

まず、第８図の演算部７′ｊｋ第１２図に置換える。

すなわち、入力端子７０、サンプリング回路７２、その
クロック信号７４およびＥＯ′ｆＬ７６を追加すること
によシ、３人力の和の周波数をもつ交番信号１４を得る
。

次に、第９図のメモリ内データ列５６の基準周波数デー
タｆ１゜〜ｆ７を、ｆｘｏ＝１０００Ｈｚ。

ｆｇ　＝６２　ＯＨ２％　ｆｓ　＝４２　ＯＨ２％　ｆ
７　＝１２０Ｈ２を表わすデータに書換える。

このようにすれば、３つの入力の和の周波数が、３ｆｐ
　＝９００Ｈ２，２ｆｐ　＋ｆＮ＝６５０１４’Ｚのと
き、出力真理値１１”を表わす周波数ｆ、の交番信号を
出力でき、ｆ　ｐ　＋　２　ｆ　Ｎ　＝　４００　ＨＺ
または３ｆＮ＝１５０）（ｚのとき、出力真理値”０”
を表わす周波数ｆＮの交番信号を出力できる。その他の
周波数と判定したときは“異常″′を表わす周波数ｆ、
の交番信号Ｃｆｚ＝ＯＨｚの場合は交番せず）を出力で
きる。

この結果は、３人力多数決回路すなわち２アウト・オプ
３の論理機能を発揮する。

さて、第８図〜第１Ｏ図の実施例においては、タイムス
ロットｔ６によシ、更に万全のフェイル　゛セーフ性を
図る故障検知機能をもたせている。

すなわち、交番信号発生回路３０への入力データのすべ
てを、エラー検知回路６６がチェックしている。例えば
、各タイムスロット毎に、公知のハリティチェックや巡
回符号チェツチ等の手段で合理性チェックを行い、その
結果に応じて、タイムスロットｔ６における交番信号発
生回路３ｏの出力周波数を切換える。１アドレス周期を
内にエラーが全く無い場合は、可能な最大周波数の交番
信号を発生させ、一方、ひとつでもエラーを含むデータ
があった場合は０Ｉ（Ｚに切換える。この最大周波数ｆ
□辻、信号１４の正常な最大周波数２　ｆ　ｐより高く
しておくと、判定信号３６は、データにエラーがない場
合にａｔ　１ｎ、エラーが有る場合は′０″となる。一
方、メモリ５４内には、データを第９図に示すように２
通シ配置記憶している。メモリ５４ば、そのアドレス信
号のひとつとして、判定信号３６を帰還しているので、
この判定信号３６が′１”のときと、ｔ　ＯＨのときと
で、異なるデータを読出すことができる。異なるデータ
が記憶されているのは、タイムスロットｔ６のみであり
、データ列５８の内容は、判定信号３６が６１”のとき
はエラーを含むデータＥＤであり、一方、判定信号３６
が′０”のときはエラーのないデータ几りとしておく。

このようにしておくことにより、故障かなければ、タイ
ムスロットｔ６内における判定信号３６は所定周波数以
上の交番信号となる。すなわち、タイムスロツ）ｔｓで
、正常を表わす判定信号３６＝″′１＃が出力されると
、次回のタイムスロットｔ６では、エラーを含むデータ
ＥＤが読出され、エラー検知回路６６と周波数比較回路
３４の機能により、判定信号３６は′０″となる。従っ
て、更に次のタイムスロットｔ６では、正常なデータＲ
Ｄが読出され、同様にして判定信号３６はＩＮに戻る。

以下これを繰返すので、判定信号３６は交番する。但し
、この説明は簡略化のため、周波数比較回路３４が１回
の演算スロット毎に、大小判定ができるものとして説明
したが、実際には、積分型の周波数比較であるため複数
回のタイムスロツ）ｔｅ＋を経て周波数の大小判定が行
われる。従って、その交番周波数は、前述した１０ＫＨ
２の演算周波数より低い、所定値以上の周波数となる。

このタイムスロットｔ６における交番信号３６は、この
スロットｔ６でのみ発生するタイミング信号５２の助け
を借りて、故障検知出力回路６８から、出力端子１７へ
送出される。

出力端子１７へ送出される交番信号は、論理素子内の回
路が正常に動作している限り継続し、通常の論理処理に
使用している交番信号発生回路３０や周波数比較回路３
４等並びにエラー検知回路６６のうちいずれに故障が生
じても交番を停止する。従って、外部から、この交番信
号を監視すれば、いかなる異常の発生をも知ることがで
きる。

次に、本発明によるフェイルセイフな論理設計の自由度
を大きくする実施例について述べる。

論理素子の出力周波数はｆＰ、ｆｙ、ｆ−の３値である
が一般にフェイルセイフ３値論理の分類上、第２表の様
に入力端子に１つでも異常入力があった場合出力を異常
を示す値に制御するものをＣ形フェイルセイフと呼んで
いる。

Ｃ形フェイルセイフはシステム内に１ケ所でも故障が発
生するとシステムの最終出力までその影響が直ちに反映
される最も厳密なフェイルセイフ方式であるが、故障が
生じてもある程度の時間稼動すべきシステムには適当で
は無い事がある。

このＣ形に対し故障時の耐久度（フオルトトレラント性
）を有するものがφ形フェイルセイフと呼ばれている。

φ形フェイルセイフは入力の一方が異常である時、他の
一方の入力値のみで出力を決定しても安全な場合には正
常出力を続行するもので、ＯＲ。

ＮＯＲ，ＡＮＩ）、ＮＡＮＤの各論理機能においては、
このφ形フェイルセイフ機能を持たせることが出来る。

第３表は論理素子１２にφ形フェイルセイフ機能を設け
た真理値表の実施例である。

第３表のＡ５、および６では故障人力ｆ！！が１つ含ま
れているが一方がｆ、であるからＯＲとＮＣＩ論理では
ｆ、を無視して出力をｆ　ｐ　（ＮＯＲの場合ｆｗ）と
してもシステムの機能上支障は無い。同様にＡＮＤとＮ
ＡＮＤでは２人力の一方がｆ、であれば、他方がｆｘで
あっても出力をｆｘ（ＮＡＮＤではｆｐ）として良い。

従来のフェイルセイフ論理素子では論理機能及びＣ形と
φ形の違いにより内部回路の構成が全く異なるが本発明
によればこの様に単に出力周波数データの設定を変更す
る事のみで容易にこの様な機能の変更を行う事が可能で
ある。

この操作を行う方法の第１は第８図の構成例においてメ
モリ５４を差し替えることである。

ただしその場合、メモリ５４へのアドレス信号４２、出
力データ５６．５８等の多数の配線が論理素子の外部に
出るため論理素子の端子数が多くなる欠点がある。

この点を解決した実施例を第１３図に示す。第１３図に
おいて７７Ｖ′ｉ切換部、７８は出力データ群である。

予めメモリ５４には種々の論理機能を発揮する参照周波
数と出力周波数のデータの複数組を記憶しておき、論理
機能別に異なる端子から出力する様にしておく。この出
力データ群７８の中から夫々、信号線５６と５８に与え
るものを切換部７７により選択する。

切換部７７は多段スイッチでも、あるいは直接必要なデ
ータ端子に信号線５６．５８ｔ−結線する方式のもので
も良い。

この方式によれば論理素子をＬＳＩ（大規模集積回路）
化する際に１チツプで種々の論理機能を実装したものが
得られる。

論理演算システムを作る際に同一品種のものを多数使用
する方が信頼性管理上すぐれていることは当然である。

ところで本実施例ではデータ端子を切換えたが、メモリ
のアドレスを変更する事によっても論理機能の切換が出
来ることは言うまでも無い。

以上の実施例に述べた様なＡＮＤ、ＯＲ，ＮＯＴ。

ＮＡＮＤ、ＮＯＲ，ＥＯＲ等の論理素子により本発明の
論理方式を適用した任意の論理設計を従来の２値論理回
路と同じ手法で行うことができる。

各種のフリップフロップ、レジスタ、タイマー、カウン
タ等は基本的な論理素子の組合せであるからやはシ２値
論理と同様にこの様な論理素子を作ることができる。

又、本実施例では従来の２値論理に対応した論理素子の
説明を行ったが、論理値数を適当に選ぶことができる為
、３値論理以上の多値論理回路をも容易に実現できるの
である。

なお本発明の論理方式に用いる論理素子の内部の回路方
式は実施例に述べた方式に限らず、マイクロプロセッサ
によるものやその他の周波数の弁別、発生を行う任意の
回路方式を用いることができ、例えば、帯域判定部の後
に周波数値の演算部をもって来るなどの変形も可能であ
る。

〔発明の効果〕

本殖明によれば、それ自体はフェイルアウトな半導体素
子等を用いても高度の７エイルセー７性。

を実現し、小形軽量化が容易で使用上の自由度の高いフ
ェイルセーフ論理方式を提供することができる。

【図面の簡単な説明】

第１図は本発明による論理信号の一例を従来の論理信号
と対比して示す図、第２図〜第４図は本発明による周波
数帯域判定の夫々異なる判定例を示す図、第５図は本発
明の一実施例論理方式のブロック図、第６図は同じく他
の実施例のブロック図、第７図は更に他の実施例のブロ
ック図、第８図は第７図の実施例を具体化したブロック
図、第９図は第８図のメモリの記憶データを示す図、第
１０図は第８図をＯＲ，素子として用いた場合の動作状
況を表わすタイムチャート、第１１図は第８図をＦＯＲ
，素子として用いた場合の動作状況を表わすタイムチャ
ート、第１２図は第８図を多数決回路として用いるため
の演算部の置換例を示すブロック関、記１３図は第８図
の機能を向上した実施例の図である。２．１２．１３・・・論理素子、４，５．７０・・・入
力端子、６・・・出力端子、７・・・演算部、８・・・
帯域判定部、１０・・・交番信号発生部、７７・・・設
定変更手段。代理人　弁理士　高橋明夫茗　ｌ　図ｌ″　°゛θ″゛ｌ″ Ｚｚ図 χ３　同４−Ｕ２１夕　図２纂　Ｚ　図１り ■　７　図／３

Claims

【特許請求の範囲】１、少なくとも２つの入力真理値の夫々に対応して異な
る周波数をもつ交番信号を少なくとも２つ入力し、これ
らの入力周波数値間で所定の演算を行い、演算結果が第
１の予定周波数帯にあるとき第１の真理値に対応した周
波数をもつ交番信号を出力し、上記演算結果が第２の予
定周波数帯にあるとき第２の真理値に対応した周波数を
もつ交番信号を出力し、上記演算結果が第３の予定周波
数帯にあるとき異常状態を表わす周波数をもつ交番信号
を出力するとともに、上記第１．第２または第３の予定
周波数帯の設定変更手段を備えた論理方式。２、特許請求の範囲第１項において、上記入力真理値に
対応する周波数帯と、出力真理値に対応する周波数帯を
同一とした論理方式。３、特許請求の範囲第１項において、上記所定の演算は
加算である論理方式。４、特許請求の範囲第１項において、上記入力真理値に
対応した周波数は、上記演算結果の周波数が上記入力真
理値のいずれかに対応した周波数と重複しない周波数帯
に選定してなる論理方式。５、特許請求の範囲第１項において、上記人力交番信号
を交番信号のまま直接演算し、複数の基準交番信号との
比較により周波数の帯域判定を行う論理方式。６、％許請求の範囲第１項において、上記第１゜第２お
よび第３の予定周波数帯を記憶するメモリを備え、上記
設定変更手段は、上記メモリを交換する手段から成る論
理方式。７、％許請求の範囲第１項において、上記第１゜第２お
よび第３の予定周波数帯の複数組を記憶するメモリを備
え、上記設定変更手段は、上記メモＩＪ　Ｋ記憶された
複数組の予定周波数帯のうちのいずれの組を読出すかを
切換える手段から成る論理方式。８、％許請求の範囲第１項において、上記複数の入力交
番信号の少なくともひとつが異常状態を表わす周波数を
もつとき、上記演算結果が第３の予定周波数帯に入るよ
うに各予定周波数帯を設定して成る論理方式。９、特許請求の範囲第１項において、上記複数の、入力
交番信号の少なくともひとつが異常状態を表わす周波数
をもつとき、他の入力交番信号によって出力真理値を判
定し、その真理値に対応する周波数をもつ交番信号を出
力するようにして成る論理方式。