JPS60248014A - デイジタル信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は信号の分析２合成、フィルタリング等のディジ
タル信号処理回路に関する。

従来、この種の信号処理回路として９例えばディジタル
・スペクトラム・アナライザ、　ＦＦＴアナライザなど
の波形分析装置を実現する回路があり、またディジタル
信号発生器、ランダム雑音発生器などの信号発生装置を
実現する回路がある。前者の波形分析回路は信号をフー
リエ変換する機能のみであり、後者の信号発生回路は信
号発生を行う機能のみであり、信号の分析。

合成（発生）、フィルタリングといった信号処理の基本
処理技術を一貫して１個の回路で実現することができな
かった。また、波形分析のように多くの分析機能を備え
ることで利用上の価値があるが、これを更に新たに付加
したい機能が要求されるときは、高価な外部記憶装置を
必要とし２機能付加が簡単にできない欠点があった。

本発明はこのような点に鑑み、ディジタル信号処理演算
部が制御部より転送された処理機能コマンドを受信する
と、用意された処理プログラムの選択を行いうるように
して、信号の分外フィルタリングの基本処理のほか新た
な機能も容易に追加処理でき、小型で経済的なディジタ
ル信号処理回路を提供するものである。以下図面により
本発明の詳細な説明する。

第１図は本発明の一実施例にかかる基本構成を示すブロ
ック図、第２図は第１図のディジタル信号処理演算部の
ブロック図である。

本発明の構成は図示しない外部回路からディジタル信号
を入力するディジタル信号入力端子１とクロックパルス
を周期可変で発生するパルス発生部２と９図示せざる外
部制御機器からコマンド入力端子３を介してコマンドを
入力するインタフェース部４と、該インタフェース部ヲ
経由したコマンドを解読して各処理部の制御を行う制御
部５と、ディジタル信号を処理するディジタル信号処理
演算部６と該ディジタル信号処理演算部６の処理結果を
出力するディジタル信号出力端子７とからなる。また、
前記ディジタル信号処理演算部６は第２図にその詳細を
示すように、演算回路６１．演算制御回路６２゜アトｔ
／スポインタ６３．プログラムメモリ６４及びデータメ
モリ６５からなる。

つぎに本ディジタル信号処理回路の動作についてのべる
と、ディジタル信号入力端子１がらのディジタル信号を
ディジタル信号処理演算部６の演算回路６１に入力する
。またパルス発生部２からのクロックパルス信号はライ
ン８を経て前記演算部６の演算制御回路６２へ入力する
。

一方、コマンド入力端子３がら図示せざる外部制御機器
より処理機能、処理条件がインタフェース部４を経て制
御部５ヘコマンドとして転送される。該制御部５では前
記コマンドを解読しテ、ハルス発生部２にはクロックパ
ルスの周期をあたえ、ディジタル信号処理演算部６には
処理機能をあたえるなどそれぞれの機能にしだがって設
定する。

つぎに前記ディジタル信号処理演算部６の動作は、ライ
ン９から処理機能コマンドが、また。

ライン８からクロックパルス信号がそれぞれ演算制御回
路６２へ加えられ、処理機能の選択を行う。演算回路６
１にはディジタルデータが加えられる。プログラムメモ
リ６４は波形分析。

信号発生等の゛基本処理に必要な機能を実現するプログ
ラムを格納しである。

いま演算制御回路６２が処理プログラムの選択をすると
、プログラムメモリ６４に格納されたプログラムの先頭
番地をアドレスポインタ６３へ設定する。演算回路６１
はアドレスポインタ６３により指示されたプログラムメ
モリ６４のアドレスのプログラム内容に従って動作し、
ディジタル信号処理の基本演算（積、和）を実行する。

また、演算制御回路６２にはパルス発生部２からライン
８を経た演算のスタートパルスとして動作するクロック
パルスが加えられているので、これよりアドレスポイン
タ６３のカウントアンプが開始される。また、ディジタ
ル入力信号が演算回路６１に入力され、その演算結果は
データメモリ６５に格納されるが、ディジタル信号出力
端子７からもディジタル出力信号を取り出される。ただ
し、演算回路６１で実行される機能によっては９例えば
波形分析のようニティジタル信号入力端子１からディジ
タル入力信号を入力し、演算結果をデータメモリ６５に
格納するか、信号発生のようにディジタル入力信号を入
力せず、演算回路６１で発生したディジタル信号をディ
ジタル信号出力端子７へ出力するようにしてもよい。

以上説明したように本発明は、プログラムメモリに多機
能の信号処理に必要な処理プログラムを用意し処理機能
コマンドより前記処理プログラムの選択を行いうる構成
となっているので。

多機能で機能拡張が容易であり、また信号処理回路も簡
単ですむので経済的である。

【図面の簡単な説明】

第１図は本発明の一実施例にかがる基本構成のブロック
図、第２図は第１図のディジタル信号処理演算部の詳細
プロ“ツク図である。 １・・・ディジタル信号入力端子、６・・・ディジタル
信号処理演算部、７・・−ディジタル信号出力端子、８
，９・・・ライン、　６１・・・演算回路、６２−演算
制御回路、６３・・アドレスポインタ、６４・・・プロ
グラムメモリ、６５・・・データメモリ。 出願人　日本無線株式会社

Claims (1)

1. 【特許請求の範囲】 ディジタル信号に対してフィルタリング等を行うディジ
   タル信号処理回路において、ディジタル信号を人力する
   ディジタル信号入力端子と信号処理のタイミングパルス
   として機能するクロックパルスを周期可変で発生するパ
   ルス発生部と、ディジタル信号処理機能を実現する処理
   手順をプログラムの形で複数個格納し、該プログラムに
   よる制御のもとで演算方式を変えることの可能なディジ
   タル信号処理演算部と、ディジタル信号処理機能の指令
   を外部から受信するためのインタフェース部と、および
   前記インタフェース部で受信された処理機能、処理条件
   に基づいて前記パルス発生部および前記ディジタル信号
   処理演算部に関する可変パラメータを設定し、かつ動作
   を制御する制御部とを具備し。 ディジタル信号処理機能を多様に可変としたことを特徴
   とするディジタル信号処理回路。