JPS6024954B2 - エレクトロクロミツク表示式電子機器 - Google Patents
エレクトロクロミツク表示式電子機器Info
- Publication number
- JPS6024954B2 JPS6024954B2 JP8260478A JP8260478A JPS6024954B2 JP S6024954 B2 JPS6024954 B2 JP S6024954B2 JP 8260478 A JP8260478 A JP 8260478A JP 8260478 A JP8260478 A JP 8260478A JP S6024954 B2 JPS6024954 B2 JP S6024954B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ecd
- write
- segment
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明はェレクトロクロミック表示式電子機器に関する
ものである。
ものである。
ェレクトロクロミツクディスプレイ（以下略してＥＣＤ
という）は、印加電圧（または電流）の除去後も表示状
態を維持する、いわゆるメモリー効果を有していること
で知られている。
という）は、印加電圧（または電流）の除去後も表示状
態を維持する、いわゆるメモリー効果を有していること
で知られている。
ところで、このようなＥＣＤセルを用いた電子機器にお
いて、例えば、電子時計の時・分・秒と月・日などのよ
うに種々の情報を一の表示体で切換えて表示することが
提案されているが、このようなモード切換えカギＥＣＤ
セルの消去あるいは書込みタイミング中に割込むと、消
去不足や書込み不足あるいは書込み過ぎが生じるととも
に、ＥＣＤセルの表示が新モードの情報と一致しないこ
ともあった。前者は特に、表示色にアンバランスをもた
らし表示品位を著しく低下させ、また書込み過ぎは、１
セグメント当りの電荷量を増大しその電極電位差も高く
して好ましくない反応を起させ、ＥＣＤセルを劣化させ
る結果となった。本発明は上述したようなモード切襖時
の種々の欠点を解消するものであり、モード切換時はＥ
ＣＤセルの表示を強制的に消去させるとともに、ＥＣＤ
の駆動論理部を書込み待期状態に設定することを特徴と
する。
いて、例えば、電子時計の時・分・秒と月・日などのよ
うに種々の情報を一の表示体で切換えて表示することが
提案されているが、このようなモード切換えカギＥＣＤ
セルの消去あるいは書込みタイミング中に割込むと、消
去不足や書込み不足あるいは書込み過ぎが生じるととも
に、ＥＣＤセルの表示が新モードの情報と一致しないこ
ともあった。前者は特に、表示色にアンバランスをもた
らし表示品位を著しく低下させ、また書込み過ぎは、１
セグメント当りの電荷量を増大しその電極電位差も高く
して好ましくない反応を起させ、ＥＣＤセルを劣化させ
る結果となった。本発明は上述したようなモード切襖時
の種々の欠点を解消するものであり、モード切換時はＥ
ＣＤセルの表示を強制的に消去させるとともに、ＥＣＤ
の駆動論理部を書込み待期状態に設定することを特徴と
する。
以下図面に従って本発明の一実施例を説明する。
なお、実施例は電子時計に応用したものであり、第１図
に全体のブロック図を示す。第１図において、発振部１
及び計時論理部２は従釆周知の時計に用いられているも
のと同様であり、計時論理部２から出力されるセグメン
ト信号を駆動論理部３によりＥＣＤ駆動のための論理に
変換している。
に全体のブロック図を示す。第１図において、発振部１
及び計時論理部２は従釆周知の時計に用いられているも
のと同様であり、計時論理部２から出力されるセグメン
ト信号を駆動論理部３によりＥＣＤ駆動のための論理に
変換している。
駆動部４はＥＣＤセル５の駆動信号発生回路である。第
２図に部分消去法における駆動論理部２（１セグメント
当り）の詳細なブロック図を、第３図に各部信号波形の
タイムチャートを示す。
２図に部分消去法における駆動論理部２（１セグメント
当り）の詳細なブロック図を、第３図に各部信号波形の
タイムチャートを示す。
ＤタイプリップフロツプＦＦはそのＤ端子にセグメント
信号Ｓｉを入力し、クロツクパルス０に同期してＱ及び
Ｑ端子に議出している。
信号Ｓｉを入力し、クロツクパルス０に同期してＱ及び
Ｑ端子に議出している。
抵抗Ｒ、コンデンサＣは遅延回路を構成するものであり
、Ｑ端子信号Ｑ，を所定時間遅延する。この遅延信号Ｑ
２はインバータｌｎ，を介してアンドゲートＡ．の一方
に入力され、他のＱ端子信号Ｑ，との論理Ｑ，，Ｑ２
を取ってＱ端子信号Ｑ．の立上りを検出する。また遅延
信号Ｑ２及びＱ端子信号Ｑ，を入力するアンドゲートＡ
２は論理Ｑ．，Ｑ２を取り同様にＱ端子信号Ｑ，の立下
りを検出する。今、第３図に示すようなセグメント信号
Ｓｉが入力され、“０”で表示状態（Ｗ）、“１”で無
表示状態（Ｅ）であるとすると、Ｑ端子信号Ｑ，の“１
”への立上り検出はＥＣＤの消去、、“０”への立下り
はＥＣＤの書込みを検出することになる。モノマルバイ
ブレータＭＭ，，ＭＭ２はオアゲートＯＲ．を介して消
去検出信号Ｑ．，Ｑ２ または書込み検出信号Ｑ，，Ｑ
２を入力し、順次、消去タイミング信号Ｅ及び書込みタ
イミング信号Ｗを出力し、それぞれ消去、書込みにおけ
る時間中とタイミングを決定する。
、Ｑ端子信号Ｑ，を所定時間遅延する。この遅延信号Ｑ
２はインバータｌｎ，を介してアンドゲートＡ．の一方
に入力され、他のＱ端子信号Ｑ，との論理Ｑ，，Ｑ２
を取ってＱ端子信号Ｑ．の立上りを検出する。また遅延
信号Ｑ２及びＱ端子信号Ｑ，を入力するアンドゲートＡ
２は論理Ｑ．，Ｑ２を取り同様にＱ端子信号Ｑ，の立下
りを検出する。今、第３図に示すようなセグメント信号
Ｓｉが入力され、“０”で表示状態（Ｗ）、“１”で無
表示状態（Ｅ）であるとすると、Ｑ端子信号Ｑ，の“１
”への立上り検出はＥＣＤの消去、、“０”への立下り
はＥＣＤの書込みを検出することになる。モノマルバイ
ブレータＭＭ，，ＭＭ２はオアゲートＯＲ．を介して消
去検出信号Ｑ．，Ｑ２ または書込み検出信号Ｑ，，Ｑ
２を入力し、順次、消去タイミング信号Ｅ及び書込みタ
イミング信号Ｗを出力し、それぞれ消去、書込みにおけ
る時間中とタイミングを決定する。
ラッチ回路ＬＡ，はＲ端子にインバータｌｎ２により反
転した消去検出信号Ｑ，，Ｑ２を入力するとともに、Ｓ
端子に消去タイミング信号Ｅを入力し、ＥＣＤの消去を
検出したとき消去タイミング信号Ｅの間リセット状態と
し、Ｑ端子からのりセット信号をセグメント消去制御信
号Ｓｉ８として出力する。
転した消去検出信号Ｑ，，Ｑ２を入力するとともに、Ｓ
端子に消去タイミング信号Ｅを入力し、ＥＣＤの消去を
検出したとき消去タイミング信号Ｅの間リセット状態と
し、Ｑ端子からのりセット信号をセグメント消去制御信
号Ｓｉ８として出力する。
他方、ラッチ回路ＬんはＲ端子にインバーター〜により
反転した書込み信号Ｑ，，Ｑ２を入力するとともに、Ｓ
端子にオアゲートＯＲ２を介して消去タイミング信号Ｅ
及び書込みタイミング信号Ｗを入力し、ＥＣＤの書込み
を検出したとき両タイミング信号Ｅ及びＷの間リセット
する。そして、ここでは更に、ラッチ回路ＬＡ２のＱ端
子信号Ｑ２とィンバータｌｎ４による反転した書込みタ
イミング信号ＷをオアゲートＯＲ３に入力し、書込みタ
イミング信号Ｗの間のみのＩＪセット信号を取出しセグ
メント書込み制御信号Ｓｉｗとしている。以上に説明し
たような、消去タイミング信号Ｅ、書込みタイミング信
号Ｗ、セグメント消去制御信号Ｓｉｃ及びセグメント書
込み制御信号Ｓｉｗが第１図の駆動回路部４に適宜供給
されＥＣＤセル５の任意セグメントＳｉの消去または書
込みが行なわれる。モード信号発生部６は外部操作され
るスイッチ（図示せず）に応答してモード信号Ｍｉを発
生し、計時論理部２で計時されている情報を任意に選択
する。
反転した書込み信号Ｑ，，Ｑ２を入力するとともに、Ｓ
端子にオアゲートＯＲ２を介して消去タイミング信号Ｅ
及び書込みタイミング信号Ｗを入力し、ＥＣＤの書込み
を検出したとき両タイミング信号Ｅ及びＷの間リセット
する。そして、ここでは更に、ラッチ回路ＬＡ２のＱ端
子信号Ｑ２とィンバータｌｎ４による反転した書込みタ
イミング信号ＷをオアゲートＯＲ３に入力し、書込みタ
イミング信号Ｗの間のみのＩＪセット信号を取出しセグ
メント書込み制御信号Ｓｉｗとしている。以上に説明し
たような、消去タイミング信号Ｅ、書込みタイミング信
号Ｗ、セグメント消去制御信号Ｓｉｃ及びセグメント書
込み制御信号Ｓｉｗが第１図の駆動回路部４に適宜供給
されＥＣＤセル５の任意セグメントＳｉの消去または書
込みが行なわれる。モード信号発生部６は外部操作され
るスイッチ（図示せず）に応答してモード信号Ｍｉを発
生し、計時論理部２で計時されている情報を任意に選択
する。
そして、駆動論理部３へはモード信号Ｍｉにより選択さ
れた情報に対応するセグメント信号Ｓｉを供給する。全
セグメント消去制御信号ＳａｉｌＥ、ゲート遮断信号Ｇ
及びセット信号Ｓｅｔはモード信号Ｍｉの切換時に発生
する所定パルス中のパルス信号であり、それぞれ駆動論
理部３、ゲート７及び駆動部４に入力され次のような動
作をする。第４図はこのときの動作の一例を示すタイム
チャートである。なお、第４図では切襖時旧モード及び
新モード共に表示状態（“０”レベル）であったセグメ
ント信号Ｓｉのものを示している。全セグメントの消去
制御信号Ｓａ１１Ｅは駆動部４に入力され、全セグメン
トに対し消去作用を行なわせる。駆動論理部３と駆動部
４間に介在させたゲート７は、全セグメントに対し消去
作用を行なっている間、駆動論理部３からの信号を遮断
し上述の消去作用を強制的に行なわせるものである。す
なわち、ゲート７には、発生部６からのパルス信号がゲ
ート遮断信号Ｇとして入力され、このパルス信号に従っ
てこのゲート７を遮断するようにしている。セット信号
Ｓｅｔは第２図に示される駆動論理部４のＤタイプフリ
ツプフｏツプＦＦ‘こ入力され、そのパルス中の間Ｄタ
イプフリツプフロツプＦＦのＱ端子信号Ｑ，を一律に“
１”となるようにセットし、その後において、少なくと
も表示状態である“０”レベルのセグメント信号Ｓｉを
読込んだとき、必ずＱ端子信号Ｑ，に立下りが生じるよ
うにして、書込み検出信号Ｑ，，Ｑ２を出力させている
。
れた情報に対応するセグメント信号Ｓｉを供給する。全
セグメント消去制御信号ＳａｉｌＥ、ゲート遮断信号Ｇ
及びセット信号Ｓｅｔはモード信号Ｍｉの切換時に発生
する所定パルス中のパルス信号であり、それぞれ駆動論
理部３、ゲート７及び駆動部４に入力され次のような動
作をする。第４図はこのときの動作の一例を示すタイム
チャートである。なお、第４図では切襖時旧モード及び
新モード共に表示状態（“０”レベル）であったセグメ
ント信号Ｓｉのものを示している。全セグメントの消去
制御信号Ｓａ１１Ｅは駆動部４に入力され、全セグメン
トに対し消去作用を行なわせる。駆動論理部３と駆動部
４間に介在させたゲート７は、全セグメントに対し消去
作用を行なっている間、駆動論理部３からの信号を遮断
し上述の消去作用を強制的に行なわせるものである。す
なわち、ゲート７には、発生部６からのパルス信号がゲ
ート遮断信号Ｇとして入力され、このパルス信号に従っ
てこのゲート７を遮断するようにしている。セット信号
Ｓｅｔは第２図に示される駆動論理部４のＤタイプフリ
ツプフｏツプＦＦ‘こ入力され、そのパルス中の間Ｄタ
イプフリツプフロツプＦＦのＱ端子信号Ｑ，を一律に“
１”となるようにセットし、その後において、少なくと
も表示状態である“０”レベルのセグメント信号Ｓｉを
読込んだとき、必ずＱ端子信号Ｑ，に立下りが生じるよ
うにして、書込み検出信号Ｑ，，Ｑ２を出力させている
。
これによるセグメント書込み制御信号Ｓｉｗは○タイプ
フリップフロップＦＦに謙込まれる新モードのすべての
書込みセグメント信号Ｓｉに対応し、新モード時に選択
される計時論理部２の内容と一致してＥＣＤセル５に書
込まれる。これらはモード切換えがＥＣＤセルの消去あ
るいは書込みタイミング中に割込んでも同機であり、Ｅ
ＣＤセルの表示が一旦すべて強制的に消去され、その後
、ＥＣＤの駆動論理部３が書込み待期状態にあることに
よって新モード時の選択された内容と一致してＥＣＤセ
ル５に書込むことができる。
フリップフロップＦＦに謙込まれる新モードのすべての
書込みセグメント信号Ｓｉに対応し、新モード時に選択
される計時論理部２の内容と一致してＥＣＤセル５に書
込まれる。これらはモード切換えがＥＣＤセルの消去あ
るいは書込みタイミング中に割込んでも同機であり、Ｅ
ＣＤセルの表示が一旦すべて強制的に消去され、その後
、ＥＣＤの駆動論理部３が書込み待期状態にあることに
よって新モード時の選択された内容と一致してＥＣＤセ
ル５に書込むことができる。
以上のように本発明は、モード切襖時にＥＣＤセルの表
示を強制的に消去させるとともに、ＥＣＤの駆動論理部
を書込み待期状態に設定するので、モード切襖がＥＣＤ
セルの消去あるいは書込みタイミング中に割込んだとし
ても、消去不足や書込み不足あるいは書込み過ぎなどが
起ることはなく、またその後新モードの内容と一致して
表示でき、実用価値高い電子機器を提供できる。
示を強制的に消去させるとともに、ＥＣＤの駆動論理部
を書込み待期状態に設定するので、モード切襖がＥＣＤ
セルの消去あるいは書込みタイミング中に割込んだとし
ても、消去不足や書込み不足あるいは書込み過ぎなどが
起ることはなく、またその後新モードの内容と一致して
表示でき、実用価値高い電子機器を提供できる。
第１図は本発明の一実施例を示す全体ブロック図、第２
図は第１図の要部具体例を示すブロック図、第３図は第
２図の各部信号波形を示すタイムチャート、第４図は第
１図の姿部回路動作に伴う各部信号波形を示すタイムチ
ャートである。 １・・・発振部、２・・・計時論理部、３・・・駆動論
理部、４・・・駆動部、５・・・ＥＣＤセル、６・・・
モード信号発生部、Ｍｉ・・・モ・‐ド信号、Ｓａｉｌ
ｏ・・・全セグメント消去制御信号、Ｇ・・・ゲート遮
断信号、Ｓｅｔ・・・セット信号。 第１図 第４図 図 Ｎ 船 第３図
図は第１図の要部具体例を示すブロック図、第３図は第
２図の各部信号波形を示すタイムチャート、第４図は第
１図の姿部回路動作に伴う各部信号波形を示すタイムチ
ャートである。 １・・・発振部、２・・・計時論理部、３・・・駆動論
理部、４・・・駆動部、５・・・ＥＣＤセル、６・・・
モード信号発生部、Ｍｉ・・・モ・‐ド信号、Ｓａｉｌ
ｏ・・・全セグメント消去制御信号、Ｇ・・・ゲート遮
断信号、Ｓｅｔ・・・セット信号。 第１図 第４図 図 Ｎ 船 第３図
Claims (1)
- １ モードを切換えて種々の情報を一の表示体で切換え
表示するものにおいて、ＥＣＤセルの表示を強制的に消
去させる手段と、ＥＣＤの駆動論理部を書込み待期状態
に設定する手段を備え、モード切換え時に上記両手段を
動作させてなることを特徴とするエレクトロクロミツク
表示式電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260478A JPS6024954B2 (ja) | 1978-07-06 | 1978-07-06 | エレクトロクロミツク表示式電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8260478A JPS6024954B2 (ja) | 1978-07-06 | 1978-07-06 | エレクトロクロミツク表示式電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS559569A JPS559569A (en) | 1980-01-23 |
| JPS6024954B2 true JPS6024954B2 (ja) | 1985-06-15 |
Family
ID=13779078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8260478A Expired JPS6024954B2 (ja) | 1978-07-06 | 1978-07-06 | エレクトロクロミツク表示式電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024954B2 (ja) |
-
1978
- 1978-07-06 JP JP8260478A patent/JPS6024954B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS559569A (en) | 1980-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604452A (en) | Clock generator using a state machine to switch between two offset clocks | |
| US4117475A (en) | Driver circuit for electrochromic display device | |
| US6295047B1 (en) | Peripheral driver circuit of liquid crystal electro-optical device | |
| EP0591557B1 (en) | Hand-indication electronic timepiece | |
| US4219999A (en) | Electronic timepiece equipped with battery life display | |
| US4074256A (en) | Driver circuit for driving electrochromic display device | |
| JP3557007B2 (ja) | 液晶電気光学装置の周辺駆動回路 | |
| US4278974A (en) | Driving system of display | |
| JPS6024954B2 (ja) | エレクトロクロミツク表示式電子機器 | |
| JPH0248999B2 (ja) | ||
| JPH0220714Y2 (ja) | ||
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| EP0102445A2 (en) | Control system for a plasma display | |
| JPS5866995A (ja) | エレクトロクロミツク表示素子の駆動方法 | |
| JPS6024953B2 (ja) | エレクトロクロミツク表示式電子機器 | |
| JP2634688B2 (ja) | 液晶表示装置 | |
| JP3101491B2 (ja) | 表示駆動回路 | |
| US4096412A (en) | Driver circuit for electrochromic display device | |
| JPS582436B2 (ja) | メモリの駆動方法 | |
| JPS58100896A (ja) | Ｅｃｄ駆動装置 | |
| JPS6051667B2 (ja) | エレクトロクロミック表示時計の時刻修正装置 | |
| JPS58199494A (ja) | 小型電子機器 | |
| JPS628556Y2 (ja) | ||
| JP3999212B2 (ja) | 表示装置及びその駆動方法 | |
| JPS62234196A (ja) | 液晶表示装置 |