JPS6024963B2 - シ−ケンスコントロ−ラ - Google Patents

シ−ケンスコントロ−ラ

Info

Publication number
JPS6024963B2
JPS6024963B2 JP53030250A JP3025078A JPS6024963B2 JP S6024963 B2 JPS6024963 B2 JP S6024963B2 JP 53030250 A JP53030250 A JP 53030250A JP 3025078 A JP3025078 A JP 3025078A JP S6024963 B2 JPS6024963 B2 JP S6024963B2
Authority
JP
Japan
Prior art keywords
output
counter
input
signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53030250A
Other languages
English (en)
Other versions
JPS54123676A (en
Inventor
功 鈴木
俊彦 蓬田
毅 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Koki KK
Original Assignee
Toyoda Koki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Koki KK filed Critical Toyoda Koki KK
Priority to JP53030250A priority Critical patent/JPS6024963B2/ja
Priority to US06/020,048 priority patent/US4253141A/en
Publication of JPS54123676A publication Critical patent/JPS54123676A/ja
Publication of JPS6024963B2 publication Critical patent/JPS6024963B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15049Timer, counter, clock-calendar, flip-flop as peripheral

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Control By Computers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

【発明の詳細な説明】 本発明はストアープログラム方式のシーケンスコントロ
ーラに関するもので、その目的とするところは、入出力
要素のテストに必要な論理演算機能しか有しないシーケ
ンスコントローラでもカウンタ機能を持たせることがで
きるようにするとともに、カウンタのカウントアップ値
の設定や変更が外部から容易に行えるようにすることに
ある。
近年、シーケンス制御の複雑化に併し、、特定の入出力
要素がオンオフした回数を計数してその計数値が言史定
値を越えたかどうかを判別する所謂カウンタ機能がスト
アードプログラム方式のシーケンスコントローラに要求
されるようになって来ている。ところでこのようなカウ
ンタ機能を持たせるためには、シーケンスプログラムの
命令としてカウンタ命令を設けるとともに、シーケンス
コントローラの演算処理部がカゥンタ命令を実行できる
ようにする必要があるが、カウンタ命令を実行するため
には、計数機能や比較機能が必要となるだけでなく所定
の入出力要素のオンオフ状態の変化を検出し、例えば所
定の入出力要素がオフからオンになる度に計数値を歩進
させる機能が必要となる。このため、シーケンスコント
ローラの演算処理部が、入出力要素のテスト等の論理演
算しか実行できない専用機化されたものである場合には
カウンタ機能を付加することがむずかしく、カウンタ機
能が必要とされるシーケンス制御が実行できない欠点を
有していた。また、ストアーブログラム方式のシーケン
スコントローラの一部には上記のカウンタ機能を行うた
めの回路を内蔵したものもあるが、これらのものは、カ
ゥンタの現在値と設定値をメモリの一部に記憶させるよ
うにしているため、カゥンタの現在値や設定値を外部か
らモニタしたり、設定値を変更するためには、プログラ
ム書込装置や、特別なモニタ装置を用いなければならな
いだけでなく、作業者はモニタすべきカウンタの設定値
、現在値のデータがメモリのどこに記憶されているかを
知っていなければならず、現在値と設定値のモニタや設
定値の変更が容易にできない欠点を有していた。
しかも、一般のプログラム書込装置やモニタ装置はメモ
リに記憶されているデータを1ワードしか表示できない
ので、現在値と設定値を同時にモニタしたり、複数のカ
ゥンタの現在値や設定値を同時にモニタすることができ
ず、現在値と設定値の比較や他のカウンタとの間の計数
値の比較が行いにくい欠点を有していた。本発明はかか
る従来の欠点に鑑みてなされたもので、所定の入出力ア
ドレスが割振られ演算処理部からの出力信号によってセ
ットおよびリセットされるフリツプフロツプと、このフ
リツプフロツプがセットまたはリセットされる度に計数
値を歩進するカウンタと、このカウンタのカウントアッ
プ値を設定する設定器と、カウンタのカウントアップを
検出してこの検出信号を所定の入出力アドレスのオンオ
フ信号として演算処理部に送出するカウントアップ検出
回路とによって構成されるカウンタュニットを必要とさ
れる数だけ設けたことを特徴とするものである。
以下本発明の実施例を図面に基づいて説明する。
第1図において、10a〜10nは複数の接続端子で、
これらの接続端子10a〜10nには、押ボタンスイッ
チPSI0,PS20、リミットスイッチBI0,LS
20等の入力要素が接続された入力ユニット11と、リ
レーORI0、ソレノイドSOLII等の出力要素が接
続された出力ユニット12とが任意の場所に任意の比率
で接続されている。また、接続端子10a〜10nの一
部にはシーケンス制御に必要とれるカウンタの数に応じ
たカウンタュニット13が接続されている。そして、こ
れらの接続端子1瓜〜10nはアドレスバスAB、入力
データバスIDB、出力データバスODB、ストローブ
信号ラインSSLに並列的に接続されており、これらの
バスラィンAB,mB,ODBおよび信号ラインSSD
を介して、コントローラ本体14と各ユニット11,1
2,13との間で信号の交換が行われる。このコントロ
ーラ本体14は、シーケンスプログラムを記憶するメモ
リ15と、このメモリ15の議出しアドレスを指定して
シーケンスプログラムを順番に謙出すプログラムカウン
タ16と、謙出されたシーケンスプログラムのアドレス
データによって入出力ユニット11,12およびカウン
タュニット13の選択を行う入出力セレクタ17と、シ
ーケンスブログラムの実行を行う演算処理部18とによ
って構成されており、これらの回路は図略のクロツク発
生回路から送出される制御クロックに同期して動作する
メモリ15からシーケンスプログラムのデータが読出さ
れると、まず、この読出されたデータの内入出力要素を
選択するための入出力アドレスのデータ例えば入出力要
素の最大数25針固として場合には8ビットの入出力ア
ドレスデータが演算処理部18から出力され、入出力セ
レクタ17とアドレスABに出力される。
本実施例では、入出力ユニット11,12のそれぞれに
8個ずつの入出力要素が接続され、入出力ユニット11
,12の内部でアドレスバスABのデータによって8個
の入出力要素の内の1つを選択するようになっているた
め、アドレスバスABにはアドレスデータの下位3ビッ
トのデ−夕が出力されるようになっており、残りの上位
5ビットのアドレスデータによってユニットの選択が行
われる。これにより、シーケンスプログラムで指定され
た入出力要素が選択されたことになり、選択された入出
力要素のオンオフ状態を表わすオンオフ信号10Sが入
力データバスmB上に出力される。また、演算処理部1
8からの出データバスODBに出力信号SONまたはS
OFが出力される−と、出力ユニット12内に設けられ
たフリップフロップの内、アドレスデータで指定された
出力要素に対応するフリップフロップがセットまたはリ
セットされ、これによって出力要素が付勢または無勢さ
れる。
そして、出力ユニット12においてはこのフリップフロ
ップの状態信号がオンオフ信号として入力データバスm
Bに出力されれるようになっている。なお、演算処理部
18から出力されるストローブ信号SOlOは出力信号
SON,SOFをフリップフロツプに記憶させるための
もので、出力信号SON,SOFの送出と同期して幅の
狭いパルスが送出される。演算処理部18はメモリ15
から読出されたシーケンスプログラムを解読して、テス
ト命令や出力命令を実行するためのもので、読出された
シーケンスプログラムがテスト命令である場合には、入
力データバスIDB上に出力されているオンオフ信号1
0Sを謙込んで選択された入出力要素がテスト条件を満
足しているかどうかを判別し、テストフラッグに記憶さ
れている前のテスト結果との間で論理演算を行ってその
結果をテストフラッグに書込む。
また、諭出されたシーケンスプログラムが出力命令であ
る場合にはテストフラッグの状態に応じて選択された出
力要素を付勢または無勢するために出力信号SONたは
SOFを出力する。この演算処理部18にはカウンタ機
能が設けられておらず、シーケンス制御においてカウン
タ機能が必要な場合にはカウンタュニット13の助けを
借りて制御が行われる。カウンタュニット13には、所
定の入出力アドレスが割振られた計数用のフリップフロ
ップが設けられており、演算処理部18によってこのフ
リップフロップを入出力要素とする出力命令が実行され
ると、この計数用のフリツプフロツプがセットまたはリ
セットされ、これに応じて計数値が歩進される。また、
計数値が設定値と等しくなってカウンタがカウントアッ
プすると、このカウントアップ信号が所定の入出力要素
からのオンオフ信号として出力されるようになっており
、この所定の入出力要素からのオンオフ信号をテストす
ることにより、カウンタのカウントアップによってシー
ケンスの流れを制御することができる。第2図はカウン
タュニット13の内部構成を示すもので、8個のフリツ
プフロップを内装するアドレサブルラツチ20と、カウ
ンタ21と、デイジタルスィツ等によって構成されカウ
ソタ21のカウントアップ値を設定する設定器22と、
カウンタ21の計数値と設定器22の設定値を比較して
カウンタのカウントアップを検出する比較器23と、カ
ウンタ21の計数値を表示する表示装置24と、カウン
トアップ表示用の発光ダイオードDおよび抵抗Rと、8
入力のデータセレクタ25と、制御用のアンドゲートA
GI〜AG4およびィンバータIVI〜IV3とによっ
て構成されている。
そして、これらの内、設定器22と表示装置24および
カウントアップ表示用の発光ダイオードDは、第4図に
示すようにカウンタュニット13一1のフロントパネル
13−la上に設けられており、設定器22に設定され
た設定値を外部から容易に変更できるだけでなく、カゥ
ンタ21の計数値やカウンタのカウントアップを外部か
ら認識することができる。アドレサプルラッチ20は第
3図に示すように8個のフリツプフロツプFFO〜FF
7と、アドレスデコーダADと、アンドゲ−トAGI
O〜AG17とィンバータIVIOとによって構成され
ており、トリガ用入力端子Eに信号が与えられると、ア
ドレス入力端子A,B,Cに与えられるアドレスデータ
によって選択されるフリツプフロップにトリガ信号が与
えられ、このトリガ信号の与えられたフリップフロップ
はデータ入力端子Dに与えられる信号が“1”であれば
セットれ“0”であればリセットされる。
そして、これらのフリツプフロップFFO〜FF7のセ
ット側出力端子Qが出力端子0〜7に接続されており、
フリップフロップがセットされると対応した出力端子か
ら“1”の信号が出力される。また、データセレクタ2
5は、データ入力端子0〜7に与えられるデータの内の
1つをアドレス入力端子A,B,Cに与えられるアドレ
スデ−夕によって選択し、データ出力端子Dから出力す
るもので、セレクト端子Sに信号が与えられると有効に
されるようになっている。アドレスバスABを介して与
えられる3ビットのアドレスデータADO〜AD2はア
ドレサブルラツチ20とデータセレク夕25の両方のア
ドレス入力端子に与えられるようになっており、アドレ
サブルラツチ20内のフリツプフロツプFFO〜LIF
F7の選択と、データの選択とが同時に行われ・1る。
また、選択信号CSはデータセレクタ25のセレクト端
子Sに与えられるとともにアドレサブルラッチ20の入
力端子D,Eに接続されたアンドゲートAG1,AG2
の一方の入力端子に与えられるようになっており、選択
信号OSが与えられると、アドレスデータで選択された
信号がデータセレクタ25から出力されてこの信号がオ
ンオフ信号106として入力データバスIDBに出力さ
れるとともに、アンドゲートAG1,AG2が開かれ、
フリップフロップへのデータの書込みが可能となる。こ
のアンドゲートAG1,AG2の内、アンドゲートAG
Iの他方の入力端子には演算処理部18から出力される
ストローブ信号SGIOが与えられるよになっており、
アンドゲートAG2の他方の入力端子には、入力端子に
演算処理部18から出力される出力信号SONとSOF
をインバータIVIで反転して信号とが与えられるアン
ドゲートAG3からの信号が与えられるようになってい
る。
したがって、演算処理部18によってカゥンタュニット
13に対する出力命令が実行され、出力信号SON,S
OFのいずれかが出力されると、アドレサブルラツチ2
0のデータ入力端子Dに“1”または“0”の信号が与
えられ、これによってフリツプフロツプFFO〜FF7
のいずれかがセットまたはリセツトされることになる。
また、演算処理部18によってこのカウンタュニツト1
3に対するテスト命令が行われた場合にはデータセレク
タ25の入力端子0〜7のデータの内の1つが選択され
、これがオンオフ信号10Sとして演算処理部18に送
出される。なお、本実施例においてはカウンタュニツト
13一1が、入出力アドレス40〜47番地(8進表示
)の割振られた接続端子10dが接続されているため、
このカゥンタュニット13一1は40〜47番地の入出
力アドレスを占有し、これらの入出力アドレスを指定し
出力命令を実行するとカウンタュニット13一1内のア
ドレサブルラッチ20に出力信号を記憶させることがで
かさる。このアドレサブルラッチ20の出力端子0〜7
の内、入出力アドレス4q電池に対応する出力端子0か
ら出力される信号はアンドゲートAG4を介してカウン
タ21の歩進端子UPに与えられるようになっており、
入出力アドレス42番地に対応する出力端子2から出力
される信号がクリア信号Cはとして力ゥンタ21のクリ
ア端子CLRに与えられるようになっている。
また、カウンタ21は歩進端子UPに与えられる信号が
“0”から“1”になるとき歩進するようになっている
。したがって、入出力アドレス4伍蚤地を指定して出力
要素を付勢する命令を実行し、アドレサブルラッチ20
内のフリップフロップFFOをリセット状態からセット
状態にすることによってカゥンタ21を歩進することが
でき、入出力アドレス42番地を指定して出力要素を付
勢することによってカウンタ21をクリアすることがで
きる。一方、比較器22から出力される一致信号EQS
はデータセレクタ25の入力端子0〜7の内入出力アド
レス41番地に対応する入力端子1に与えられるように
なっており、入出力アドレス41番地を指定してテスト
を行うことによってカウンタのカウントアップを検出す
ることができる。さらに、アンドゲ−トAG4の他の入
力にはィンバータIV2,IV3を介して、クリア信号
CLSと一致信号EQSとが与えられるようになってお
り、これらの信号によってカウンタ21の歩進は停止さ
れる。また、アドレサブルラツチ20の出力端子0,2
から出力される信号はそれぞれデータセレクタ25の入
力端子0,2に与えられるようになっており、カウント
信号の送出とクリア信号の送出を他のプログラムでテス
トできるようになっている。なお、本実施例においては
、カウンタ21、設定器22、比較器23、表示装置2
4のいずれもがBCD3桁用のもので構成されており、
最大で999までの計数を行うことができるが、桁数を
増すことによりもっと多くの計数も行うことができる。
次に上述したカウンタュニット13を用いてカウント機
能を行わせるためのシーケンスプログラムと、カウンタ
ュニツト13の動作を説明する。
第5図はカウンタを歩進させるためのりレー回路で、こ
のリレー回路をプログラムすると第1表のよになる。第
1表 このシーケンスプログラムが実行されると、第8図b,
cに示すようにカウント用入力要素×1の開閉によって
アドレサブルラツチ20の入出力アドレス40番地に対
応するフリップフロップFFOがシーケンスプログラム
の実行に同期してセット、リセットされ、アドレサプル
ラツチ20の出力端子0から出力される信号が入力要素
×1の開閉に応じて“1”,“0”に変化する。
これにより、カウン夕21はアドレサブルラツチ20か
ら出力される信号が“0”から“1”になるのに同期し
て歩進し、計数値を増して行く。そして、カゥンタ21
の計数値が設定器22に設定された値、例えば300に
なると、比較器23から一致信号EQSが出力される。
これにより、アンドゲートAG4が閉じられてカウンタ
21の歩進が停止されるとともに、カウントアップ表示
用の発光ダイオードDが点灯され、作業者にカウントア
ップが報知される。また、このカウン夕のカウントアッ
プによって出力要素の付勢無勢を制御する場合のIJレ
ー回路は第6図のようになり、これをプログラムすると
第2表のようになる。
第2表 このシーケンスプログラムが実行されると、まず最初に
入出力アドレス41の入出力要素がオンであるかどうか
がテストされ、これに続いて、入出力アドレス101番
地の入出力要素がオンかどうかがテストされ、両方とも
オンであれば入出力アドレス5q蟹地に接続されている
出力要素が付勢される。
入出力アドレス41に対応する入出力要素からの信号は
前記したように比較器23から出力される一致信号EQ
Sであるため、カウンタがカウントアップしているかど
うかによって入出力アドレス5の蚤地に接続されている
出力要素が付勢されたり、付勢されなかったりする。す
なわち、入出力アドレスld番地の入出力要素がオソの
状態にあるものとすれば、カウンタがカウントアップす
るまでは5抗蚤地の出力要素は付勢されず、カウンタが
カウントアップすると付勢されるようになる。さらに、
第7図はカウンタをクリアするためのIJレー回路で、
入出力アドレス102番地に接続されている入力要素×
3がオンで103番地に接続されている入力要素×4が
オフのときにカウンタをクリアするもので、条件成立に
よって42蚤地の出力要素を付勢するようになっている
節3表 第3表は第6図のIJレー回路に基づいてプログラムし
たシーケンスプログラムで、このプログラムが実行され
ると、出力要素を付勢する条件×3〔×4が満足された
次のスキャンニングサィクルで、入出力アドレス42番
地に接続されている出力要素が選択され、演算処理部1
8から付勢信号SONが出力される。
これにより、カウンタユニット13のアドレサブルラッ
チ201こ内装されているフリツプフロツプFF2がセ
ットされて、アドレサブルラッチ20の出力端子2から
“1”の信号が出力され、カウンタ21はクリアされる
。以上述べたよに、上記のようなカウンタュニットを設
けることによってシーケンスコントローフにカウンタ機
能を持たせることができるのであるが、カウンタュニツ
トをプリセット式のカウンタによって構成してもよい。
この場合には、クリア信号の解除とともに設定器に設定
された設定値をカウン夕にロードし、カウント信号によ
ってロードされた設定値を減算するようにし、カウンタ
の計数値が零になったことを検出してカウントアップ信
号を送出するようにすればよい。また、上記実施例にお
いては1つの接続端子に1つのカウンタュニットが接続
されているが、カウンタュニツトが占有する入出力アド
レスは上記のように3つの入出力アドレスであるので、
1つの接続端子に2つのカウンタュニットを接続するこ
とができ、これらを1つのユニットとすることもできる
さらに、上記実施例においては、カウンタュニットを入
出力ユニットと共通の接続端子に接続できるようにし、
入出力ユニットを装着するラックにカウンタュニットを
装着するようにしているため、カウンタユニツトとシー
ケンスコントロ−フ本体を接続するのに特別な配線やイ
ンターフェースを必要としない利点を有しているが、カ
ウンタュニットはシーケンスコントローラ本体とは離れ
た位置、例えば作業者が設定値を変更やすし・操作盤上
に設けてもよい。
この場合にはシーケンスコントローラ本体のバスライン
AB,IDB,ODBと信号線SSLとカウンタュニッ
トと接続する配線をシーケンスコントローラ本体と操作
盤の間に設ければ良い。なお、上記実施例からも明らか
なように、本発明にかかるカウンタュニツトを用いれば
、シーケンスコソトローラの演算処理部にカウンタ動作
に必要な計数機能や比較機能がなくてもよく、シーケン
スプログラムにもカウンタ命令を必要としないが、演算
処理部がカウン夕命令を実行する機能があっても良い。
この場合には設定値を変更したり、カウンタの現在値を
監視したいカウンタだけにカウンタユニツトを用いれば
よい。以上述べたように本発明のシーケンスコントロー
ラにおいては、所定の入出力アドレスが割振られ演算処
理部からの出力信号によってセットおよびリセツトされ
るフリツプフロツプと、このフリップフロツプがセット
またはリセットされる度に計数値を増加または減少させ
るカウン夕と、このカウンタのカウントアップ値を設定
する設定器と、カウンタのカウントアップを検出し検出
信号を所定の入出力アドレスのオンオフ信号として出力
するカウントアップ検出回路とによって構成されるカウ
ンタユニットを設けることによってカウンタ機能を持た
せるようにしたから、シーケンスコントローラの演算処
理部に計数機能や比較機能がなくてもカウント動作を達
成することができる。
このため、テスト命令の実行に必要な論理演算機能しか
有しない専用機化されたシーケンスコントローラにも容
易にカウンタ機能を付加することができ、カウンタ機能
が必要な複雑なシーケンスプログラムも実行させること
ができる利点を有している。また、本発明においては、
カウンタュニットに手動で操作できる設定器が設けられ
ているため、作業者がカウンタのカウントアップ値を容
易に設定したり変更したりすることができ、設定値も常
時モニタすることができる。
しかも、上記実施例のようにカウンタュニットにカウン
タの計数値を表示する表示装置を設ければカゥンタの現
在値も常時監視でき、設定値との比較、他のカゥン夕の
計数値との比較も容易にできる利点を有している。
【図面の簡単な説明】
第1図本発明にかかるシーケンスコントローフを示すブ
ロック図、第2図は第1図におけるカウンタュニット1
3の内部構成を示す回路図、第3図は第2図におけるア
ドレサブルラッチ20の内部構成を示す回路図、第4図
はカウンタュニット13−1,13−2の装着状態を示
す図、第5図〜第T図はカウンタュニット13−1を制
御するためのりレー回路図、第8図はカウンタュニット
13−1の動作を示すタイムチャートである。 10a〜10n・・・・・・接続端子、11・・・・・
・入力ユニット、12・・・・・・出力ユニット、13
−1,13−2……力ウンタユニツト、14……コント
ローラ本体、15・・・・・・メモリ、16・・・・・
・プログラムカウンタ、17・・・・・・入出力セレク
タ、18・・・・・・演算処理部、20・・・・・・ア
ドレサブルラッチ、21・・・・・・カウンタ、22・
・…・設定器、23・・・・・・比較器、24・・・・
・・表示装置、25・・・・・・データセレクタ、AD
…・・・アドレスデコーダ、AGI〜AG4,AGIO
〜AG1 7・・・・・・アンドゲート、FFO〜FF
7・・・・・・フリツプフロツプ、IVI〜IV4,I
VIO……インバ−夕。 オ3図 才4図 オ5図 才6図 矛7図 ガ丁図 矛8図 オ2図

Claims (1)

  1. 【特許請求の範囲】 1 予めプログラムされたシーケンスプログラムを記憶
    するメモリと、このメモリの読出しアドレスを指定しシ
    ーケンスプログラムを順番に読出すプログラムカウンタ
    と、読出されたシーケンスプログラムの入出力アドレス
    部のデータによつて入出力要素の1つを選択する選択回
    路と、シーケンスプログラムの命令部のデータを解読し
    読出されたシーケンスプログラムがテスト命令である場
    合には選択された入出力要素からのオンオフ信号を入力
    してテストし読出されたシーケンスプログラムが出力命
    令である場合にはテスト結果に基づいた選択された出力
    要素を付勢または無勢する出力信号を送出する演算処理
    部とによつて構成されるシーケンスコントローラにおい
    て、所定入出力アドレスが割振られカウント入力要素を
    テストした結果として前記演算処理部から出力される出
    力信号によつてセツトおよびリセツトされるフリツプフ
    ロツプと、このフリツプフロツプがセツトまたはリセツ
    トされる度に計数値を増加または減少させるカウンタと
    、このカウンタのカウントアツプ値を手動にて設定する
    設定器と、前記カウンタのカウントアツプを検出し検出
    信号を所定の入出力アドレスのオンオフ信号として前記
    演算処理部に送出するカウントアツプ検出回路とによつ
    て構成されるカウンタユニツトを単数または複数設けた
    ことを特徴とするシーケンスコントローラ。 2 前記カウンタユニツトにはカウンタの計数値を外部
    表示する表示装置が設けられていることを特徴とする特
    許請求の範囲第1項のシーケンスコントローラ。 3 前記カウンタユニツトは入出力要素からのオンオフ
    信号が入力される入力バスおよび演算処理部からの出力
    信号が出力される出力バスに接続されることを特徴とす
    る特許請求の範囲第1項または第2項記載のシーケンス
    コントローラ。
JP53030250A 1978-03-16 1978-03-16 シ−ケンスコントロ−ラ Expired JPS6024963B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP53030250A JPS6024963B2 (ja) 1978-03-16 1978-03-16 シ−ケンスコントロ−ラ
US06/020,048 US4253141A (en) 1978-03-16 1979-03-13 Programmable sequence controller with counting function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53030250A JPS6024963B2 (ja) 1978-03-16 1978-03-16 シ−ケンスコントロ−ラ

Publications (2)

Publication Number Publication Date
JPS54123676A JPS54123676A (en) 1979-09-26
JPS6024963B2 true JPS6024963B2 (ja) 1985-06-15

Family

ID=12298455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53030250A Expired JPS6024963B2 (ja) 1978-03-16 1978-03-16 シ−ケンスコントロ−ラ

Country Status (2)

Country Link
US (1) US4253141A (ja)
JP (1) JPS6024963B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162103A (en) * 1980-05-16 1981-12-12 Toshiba Mach Co Ltd Sequence control device
JPS59108940U (ja) * 1983-01-07 1984-07-23 富士電機株式会社 コンピユ−タ・プログラムの自動作成装置
US4658347A (en) * 1985-01-14 1987-04-14 Yoshikazu Kuze Read-only sequence controller
FR2598829A1 (fr) * 1986-05-16 1987-11-20 Breau Francois Dispositif de commande domestique a usage general.
JPS63250702A (ja) * 1987-04-07 1988-10-18 Hitachi Ltd シ−ケンスコントロ−ラ
DE3909041A1 (de) * 1989-03-18 1990-09-20 Bosch Gmbh Robert Regelungsanordnung
US5218692A (en) * 1989-07-04 1993-06-08 Kabushiki Kaisha Toshiba Digital pulse timing parameter measuring device
KR100487542B1 (ko) * 2000-07-29 2005-05-03 엘지전자 주식회사 글로벌 버스의 버스 사용권 예약 중재방법
JP2004246979A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd 半導体試験回路、半導体記憶装置および半導体試験方法
CN102681477A (zh) * 2012-03-09 2012-09-19 深圳市汇川控制技术有限公司 一种plc多路ab相高速计数的控制系统和方法
EP4318256A1 (en) * 2022-08-03 2024-02-07 Baker Hughes Holdings LLC Relay reflash detection and propagation in a boolean relay logic on a fpga relay system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025902A (en) * 1972-07-31 1977-05-24 Toyoda Koki Kabushiki Kaisha General purpose sequence controller
JPS5214900B2 (ja) * 1973-02-28 1977-04-25
US3938104A (en) * 1974-01-07 1976-02-10 Texas Instruments Incorporated System for modifying a logic controller instruction set
US3996565A (en) * 1974-04-19 1976-12-07 Toyoda Koki Kabushiki Kaisha Programmable sequence controller
JPS51130781A (en) * 1975-05-09 1976-11-13 Toyoda Mach Works Ltd Group controlling system
JPS5234187A (en) * 1975-09-11 1977-03-15 Toyoda Mach Works Ltd Sequence controller
US4078259A (en) * 1976-09-29 1978-03-07 Gulf & Western Industries, Inc. Programmable controller having a system for monitoring the logic conditions at external locations
US4084237A (en) * 1977-03-28 1978-04-11 Economics Laboratory, Inc. Electronic laundry program control apparatus
JPS5927929B2 (ja) * 1977-06-23 1984-07-09 豊田工機株式会社 シ−ケンスコントロ−ラ

Also Published As

Publication number Publication date
JPS54123676A (en) 1979-09-26
US4253141A (en) 1981-02-24

Similar Documents

Publication Publication Date Title
CA1103361A (en) Malfunction detection system for a microprocessor based programmable controller
JPS6024963B2 (ja) シ−ケンスコントロ−ラ
US3937938A (en) Method and apparatus for assisting in debugging of a digital computer program
US4535456A (en) Method of detecting execution errors in program-controlled apparatus
US4251883A (en) Fault detection apparatus for a programmable controller
US4118789A (en) Program protection module for programmable controller
US4095094A (en) Malfunction detection system for a programmable controller
US4115853A (en) Jump structure for a digital control system
US4200915A (en) Program loader for programmable controller
US4158226A (en) Programmable controller with limit detection
US4172289A (en) Programmable controller with programmable I/O scan rate
US3974484A (en) Programmable sequence controller
CA2225774C (en) Integrated self diagnostic control system
US4839852A (en) Programmable controller with self testing I/O structure
US3881172A (en) Process control computer
WO1994020889A1 (fr) Methode de mise au point d'un programme a sequences
US3644891A (en) Field point addressing system and method
JP3102486B2 (ja) ディジタル保護リレーの解析装置
EP0216336B1 (en) Programmable controller with self testing i/o structure
JPH0230043B2 (ja)
SU1721587A1 (ru) Программируемый логический контроллер параллельного действи
JPS5832406B2 (ja) ドサジヨウタイキオクソウチ
JPS6274103A (ja) プログラマブルロジツクコントロ−ラ
JPS6027401B2 (ja) シ−ケンスコントロ−ラ
JPS6144327B2 (ja)