JPS60254245A - 擬似障害設定方式 - Google Patents

擬似障害設定方式

Info

Publication number
JPS60254245A
JPS60254245A JP59110168A JP11016884A JPS60254245A JP S60254245 A JPS60254245 A JP S60254245A JP 59110168 A JP59110168 A JP 59110168A JP 11016884 A JP11016884 A JP 11016884A JP S60254245 A JPS60254245 A JP S60254245A
Authority
JP
Japan
Prior art keywords
microprogram
stop
address
execution
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59110168A
Other languages
English (en)
Other versions
JPH0226249B2 (ja
Inventor
Hiromichi Aoki
宏道 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59110168A priority Critical patent/JPS60254245A/ja
Publication of JPS60254245A publication Critical patent/JPS60254245A/ja
Publication of JPH0226249B2 publication Critical patent/JPH0226249B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は中央処理装置等に対する擬似障害設定方式に関
する。
(従来技術) 従来の擬似障害発生方式は、サービスプロセッサが該サ
ービスプロセッサ内に記憶した診断プログラムを遂次実
行することによシ中央処理装置に対して停止指示信号を
送出し、中央処理装置がこの信号によって動作を停止し
、この停止を停止状態信号をサービスプロセッサに送出
することにより知らせ、サービスプロセッサはこの停止
状態信号を受けとったあと中央処理装置に対して擬似障
害情報を設定するというものである。従って、サービス
プロセッサが診断プログラムの実行過程において中央処
理装置からの停止状態信号を受信するまで診断プログラ
ムの実行を中断させる手段を備えていなければなら々い
という欠点がある。
(発明の目的) 本発明の目的は上述の欠点を除去した擬似障害設定方式
を提供することにある。
(発明の構成) 本発明の方式は、マイクロプログラムを格納した格納手
段と、該格納手段に対するアドレス情報を保持する第1
の保持手段と障害情報を保持する第2の保持手段と前記
マイクロプログラムを実行し前記第1の保持手段に保持
されたアドレス情報に対するアドレスまで実行したとき
前記マイクロプログラムの実行を停止する実行手段とを
有する第1の処理装置と、前記第1の保持手段に前記ア
ドレス情報を設定する第1の処理と前記実行手段に前記
マイクロプログラムの実行を開始させる第2の処理と前
記第2の保持手段に擬似的な障害情報を設定する第3の
処理とを含む診断プログラムを実行する第2の処理装置
とを備え、前記実行部が前記第2の処理に応答して前記
マイクロプログラムの実行を開始してから前記第1の保
持手段のアドレス情報に応答して該マイクロプログラム
の実行を停止するまでの時間が、前記第2の処理装置が
前記第2の処理を開始してから前記第3の処理を開始す
るまでの時間よシ短くなるようなアドレス情報を前記第
1の処理で前記第3の保持手段に設定する。
(実施例) 次に本発明について図面を参照して詳細に説明する。
本発明の方式に用いるシステムの一実施例を示す第1図
を参照すると、本実施例は、中央処理装置(以下CPU
と略す)10と、擬似障害を設定するための一連の処理
を行なうザブプログラムを含む診断プログラムを格納す
る主記憶装置20と、サービスプロセッサ(以下SVP
と略す)30と、CPUI O,!:5VP30との間
ツインターフェイス線40とから構成され、さらに、C
PUl0は、マイクロプログラム格納領域(図示せず)
を有しマイクロプログラムの実行を制御する機能を有す
る演算部11と、命令レジスタ12と、命令コードを解
読するデコーダ13と、デコーダ13で保守専用命令を
解読したときに保守専用命令を認識して演算部11での
マイクロプログラムの実行停止を指示するためのマイク
ロプログラムストップ信号線112及び診断モード信号
線113と、スキャンレジスタの入出力とそのアドレス
を制御するスキャンレジスタ制御部14と、マイクロプ
ログラムの実行を停止させるアドレスを保持するストッ
プアドレス値投入用レジスタ15と、CPU10のマイ
クロプログラム実行過程においてストップアドレス値投
入用レジスタ15に設定されたアドレスに達したとき該
マイクロ、プログラムの実行の停止を指示するアドレス
ストップ回路16と、アドレスストップ回路16から演
算部11にマイクロプログラムの実行停止を知らせる信
号線1145− と、スキャンレジスタ制御部14から送られてくるスト
ップアドレス値をストップアドレス値投入用レジスタ1
5にスキャンインするためのスキャンパス115と、複
数のフリップフロップからなる障害検出レジスタ17と
、スキャンレジスタ制御部14から障害検出レジスタ1
7に特定の値を設定するだめのスキャンパス116と、
ストップアドレス値投入用レジスタ15とアドレススト
ップ回路16とを接続する信号線117と、命令オペラ
ンド部情報を演算部11に送るだめの信号線118と、
スキャンレジスタ制御部14と演算部11とを接続する
信号線119と、主記憶装置20と演算部11とを接続
する信号線121とを含み、また、8VP30は、診断
プログラムを格納する記憶部31と、診断プログラムを
実行する診断実行部32と、記憶部31と診断実行部3
2とを接続する信号線131とを含む。
次に本実施例の動作について説明する。保守専用命令が
命令レジスタ12に格納され、これがデコーダ13で解
読されるとデコーダ13から保守6一 専用命令検出信号が出力され、この信号はマイクロプロ
グラムストップ指示信号線112および診断モード信号
線113を介して演算部11に与えられる。演算部11
は、信号線112からの信号に応答してマイクロプログ
ラムの実行を停止するとともに信号線113からの信号
に応答してインターフェイス40を介して5VP30に
割込みをかける。演算部11は、この割込みに応答した
5VP30からの割込み応答信号を受け取ると、命令レ
ジスタ12から信号線118を介して保守専用命令のオ
ペランド部を読み取る。このオペランド部には診断プロ
グラムの主記憶装置内ロードアドレスを示す値と診断プ
ログラムの容量値を保持するメモリの特定番地の値が記
述されており、演算部11はこのオペランド部を読み込
むことによって主記憶装置20内の診断プログラムをイ
ンターフェイス121とインターフェイス40とを介し
て8VP30の記憶部31に転送する。転送終了は、C
PUl0がインターフェイス40を介して5VP30に
転送終了信号を送出することによって行々われ、該転送
終了信号を受けとると5vP30は記憶部31の診断プ
ログラムを1ステップ単位で信号線131を介して診断
実行部32に送り診断実行部32がこの各ステップを実
行することによって擬似障害設定が行なわれる。
診断プログラムの各ステップの内容は以下のとおりであ
る。
(1) CPUl0のストップアドレス値投入用レジス
タ15にストップさせるべきアドレス値をスキャンイン
する。これはインターフェイス40と信号a119とス
キャンレジスタ制御部14と信号線115とを介して行
なう。
(2)CPUIOの実行を開始させる。これは5VP3
0がインターフェイス40を介して演算部11にマイク
ロプログラムスタート指示を送出することによってなさ
れる。この結果、CPUl0はストップアドレス値投入
用レジスタ15に設定されたアドレスまで実行しこのア
ドレスで実行停止することになる。これはアドレススト
ップ回路16が信号線117と信号線114 とを介し
てストップアドレス値投入用レジスタ15の内容と現在
実行中の命令の中のマイクロプログラムアドレス値とを
比較し一致したときマイクロプログラム実行停止指示を
演算部11に送出することによってなされる。
(3BCPUIO内の障害検出レジスタ17に擬似障害
情報をスキャンインする。これは、5VP30がインタ
ーフェイス40を介して演算部11にスキャン要求を送
出し、演算部11がこの要求を信号線119を介してス
キャン制御部14に送り、スキャン制御部14がこの要
求を受けとったあと、続いて送られてくるフリップフロ
ップアドレスに対応する障害検出レジスタ17の7リツ
プフロツプにに8VP30から送られてくる擬似障害情
報を信号線116を介してスキャンインすることによっ
てなされる。
+4)CPUIOを再びスタートさせる。この結果、C
PUl0は障害処理ルーチンを通シ障9− 害が発生することになる。
本発明は前記(1)〜(4)の一連のシーケンスの中で
は5VP30をCPUl0からの応答と無関係にまたは
CPUl0からの応答なしに非同期で動作させるもので
ある。診断プログラム実行中、CPUl0からの応答が
必要なのはステップ(2)でCPUl0を実行開始させ
てからレジスタ15に設定されたアドレスで停止したと
きであシ、このとき、CPUl0は8VP30に停止状
態信号を送出する。従来、5VP30はこの停止状態信
号を契機に障害検出レジスタ17に擬似障害情報をスキ
ャンインしている。したがって、停止状態信号が検出さ
れるまでは、5VP30はステップ(3)の処理を実行
させないために診断実行部32の動作を中断させている
。
本実施例では、ステップ(2)で8VP30がCPUl
0を実行開始させてからストップアドレス値投入用レジ
スタ15に設定されたマイクロプログラムアドレスで停
止するまでのCPUl0での処理時間CPUTが、ステ
ップ(りで5VP30がC−1〇− PUIOを実行開始させてからステップ(3)で5VP
30がCPUl0内の障害検出レジスタ17に擬似障害
情報をスキャンインする直前までのS■P(3)での処
理時間8VPTを越えないようマイクロプログラムスト
ップアドレス値を8VP30がストップアドレス値投入
用レジスタ15に設定する。この結果、5VP30は必
ずCPUl0が該ストップアドレスで停止したあとに擬
似障害情報をスキャンインすることになfi、CPUI
Qからの停止状態信号を確認する必要がなくなり、cp
Uloと非同期に診断プログラムを実行することができ
る。また、診断プログラム中の各前記ステップ(2)に
相当するステップとステップ(3)に相当するステップ
との間に適当な数のノーオペレーション命令を挿入する
ことにより前記処理時間5VPTを増大させることがで
き、これによってマイクロプログラムのより後方のアド
レスをストップアドレスとしてレジスタ15に設定する
ことが可能である。
(発明の効果) 以上、本発明には、サービスプロセッサが診断プログラ
ムを中央処理装置と非動期で動作させることができるた
め中央処理装置からの応答の有無によって診断プログラ
ムを停止および開始させるだめの判断回路が不要になる
という効果がある。
【図面の簡単な説明】
第1図は本発明の方式に用いるシステムの一実施例を示
すブロック図であシ、 10・・・・・・中央処理装置、11・・・・・・演算
部、12・・・・・・命令レジスタ、13・・・・・・
デコーダ、112・・・・・・マイクロプログラムスト
ップ信号線、113・・・・・・診断モード信号線、1
4・・・・・・スキャンレジスタ制御部、15・・・・
・・ストップアドレス値投入用レジスタ、16・・・・
・・アドレスストップ回路、114・・・・・・信号線
、115・・・・・・スキャンパス、17・・・・・・
障害検出レジスタ、116・・・・・・スキャンパス、
117゜118.119・・・・・・信号線、40・・
・・・・インターフェイス、30・・・・・・サービス
プロセッサ、31・・・・・・記憶部、32・・・・・
・診断実行部、121・・・・・・インターフェイス、
131・・・・・・信号線、20・・・・・・主記憶装
置。 13−

Claims (1)

    【特許請求の範囲】
  1. マイクロプログラムを格納した格納手段と該格納手段に
    対するアドレス情報を保持する第1の保持手段と障害情
    報を保持する第2の保持手段と前記マイクロプログラム
    を実行し前記第1の保持手段に保持されたアドレス情報
    に対応するアドレスまで実行したとき前記マイクロプロ
    グラムの実行を停止する実行手段とを有する第1の処理
    装置と、前記第1の保持手段に前記アドレス情報を設定
    する第1の処理と前記実行手段に前記マイクロプログラ
    ムの実行を開始させる第2の処理と前記第2の保持手段
    に擬似的な障害情報を設定する第3の処理とを含む診断
    プログラムを実行する第2の処理装置とを備え、前記実
    行部が前記第2の処理に応答して前記マイクロプログラ
    ムの実行を開始してから前記第1の保持手段のアドレス
    情報に応答して該マイクロプログラムの実行を停止する
    までの時間が、前記第2の処理装置が前記第2の処理を
    開始してから前記第3の処理を開始するまでの時間よシ
    短くなるようなアドレス情報を前記第1の処理で前記第
    1の保持手段に設定することを特徴とする擬似障害設定
    方式。
JP59110168A 1984-05-30 1984-05-30 擬似障害設定方式 Granted JPS60254245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59110168A JPS60254245A (ja) 1984-05-30 1984-05-30 擬似障害設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59110168A JPS60254245A (ja) 1984-05-30 1984-05-30 擬似障害設定方式

Publications (2)

Publication Number Publication Date
JPS60254245A true JPS60254245A (ja) 1985-12-14
JPH0226249B2 JPH0226249B2 (ja) 1990-06-08

Family

ID=14528771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59110168A Granted JPS60254245A (ja) 1984-05-30 1984-05-30 擬似障害設定方式

Country Status (1)

Country Link
JP (1) JPS60254245A (ja)

Also Published As

Publication number Publication date
JPH0226249B2 (ja) 1990-06-08

Similar Documents

Publication Publication Date Title
US4839895A (en) Early failure detection system for multiprocessor system
JPH02156334A (ja) 情報処理装置
JP2513417B2 (ja) 情報処理装置
EP0477385B1 (en) Method of resetting adapter module at failing time and computer system executing said method
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
JP2944321B2 (ja) 論理評価システム
JPH0226249B2 (ja)
JPH011041A (ja) 障害早期検出方式
JPS6158051A (ja) 擬似故障発生方式
JPH0147818B2 (ja)
JPH0652012A (ja) 装置周辺部の診断機能を持つ情報処理装置
JP2595697B2 (ja) メッセージ処理システム
JPS62203240A (ja) 情報処理装置の試験方式
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPH0744276A (ja) 情報処理装置
JPS5868162A (ja) 再試行処理方式
JPS6242254A (ja) チヤネルイニシヤライズ方式
JPH02244232A (ja) 情報処理装置
JPS62107354A (ja) マイクロプログラム制御装置
JPH0675800A (ja) 障害処理方式
JPS6020771B2 (ja) マイクロ診断方式
JPH0253143A (ja) 擬似障害発生システム
JPH03282669A (ja) Cpu間インターフェイス回路
JPH01147636A (ja) 障害発生時の処理再試行方式
JPS62241041A (ja) 情報処理装置