JPH0675800A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH0675800A JPH0675800A JP4095763A JP9576392A JPH0675800A JP H0675800 A JPH0675800 A JP H0675800A JP 4095763 A JP4095763 A JP 4095763A JP 9576392 A JP9576392 A JP 9576392A JP H0675800 A JPH0675800 A JP H0675800A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- fault
- microprogram
- conversion memory
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】
【目的】変換メモリ部２に障害が発生した際に、実行中
の命令がリトライ不可の領域にあっても、リトライを可
能とする。 【構成】変換メモリ部２の障害を障害検出機構１２にて
検出すると、読みだしレジスタ３と命令読みだしレジス
タ４とをホールドし、セレクタ１１にて変換メモリ障害
処理マイクロプログラム開始アドレス１３を選択させ、
該マイクロプログラムを開始する。このマイクロプログ
ラムは、障害処理プロセッサ（図にはない）に障害を通
知し、障害処理プロセッサは、命令読みだしレジスタ４
より変換メモリ部２の正解値を障害処理プロセッサ記憶
装置から読みだし、変換メモリ部２に再ロードを行い、
命令がリトライできる環境を整える。障害が発生した命
令以前に供給された命令は、全て終了しているので、必
ず、命令のリトライが可能となる。
の命令がリトライ不可の領域にあっても、リトライを可
能とする。 【構成】変換メモリ部２の障害を障害検出機構１２にて
検出すると、読みだしレジスタ３と命令読みだしレジス
タ４とをホールドし、セレクタ１１にて変換メモリ障害
処理マイクロプログラム開始アドレス１３を選択させ、
該マイクロプログラムを開始する。このマイクロプログ
ラムは、障害処理プロセッサ（図にはない）に障害を通
知し、障害処理プロセッサは、命令読みだしレジスタ４
より変換メモリ部２の正解値を障害処理プロセッサ記憶
装置から読みだし、変換メモリ部２に再ロードを行い、
命令がリトライできる環境を整える。障害が発生した命
令以前に供給された命令は、全て終了しているので、必
ず、命令のリトライが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプログラム制
御装置の障害処理方式に関し、特に、変換メモリ部の障
害に対する障害処理方式に関する。
御装置の障害処理方式に関し、特に、変換メモリ部の障
害に対する障害処理方式に関する。
【０００２】
【従来の技術】従来のマイクロプログラム制御装置の障
害処理方式は、変換メモリ部に障害が発生すると実行中
の命令の状態に関わらず、即座に、障害処理を実行して
いた。
害処理方式は、変換メモリ部に障害が発生すると実行中
の命令の状態に関わらず、即座に、障害処理を実行して
いた。
【０００３】
【発明が解決しようとする課題】上述した従来の障害処
理方式は、変換メモリ部にて障害が検出されたときに、
即座に、障害報告を行い、障害処理を行っていたため
に、実行中の命令がシステムリソース（主記憶やレジス
タ等）を更新したりして、リトライ不可の領域にあると
実行中の命令が、実行中の命令とは関係の無い後続の命
令の障害によって、ジョブアボードやシステム停止にな
るという欠点を有している。
理方式は、変換メモリ部にて障害が検出されたときに、
即座に、障害報告を行い、障害処理を行っていたため
に、実行中の命令がシステムリソース（主記憶やレジス
タ等）を更新したりして、リトライ不可の領域にあると
実行中の命令が、実行中の命令とは関係の無い後続の命
令の障害によって、ジョブアボードやシステム停止にな
るという欠点を有している。
【０００４】
【課題を解決するための手段】本発明の障害処理方式
は、各命令に対するマイクロプログラムルーチンを格納
する制御記憶部と、各命令に対応してマイクロプログラ
ムの開始情報を保持する変換メモリ部とを有するマイク
ロプログラム制御装置の障害処理方式において、前記制
御記憶部と前記変換メモリ部との間に、次命令のマイク
ロプログラム開始アドレスを保持するレジスタを設け、
前記変換メモリ部に障害が発生した際に、障害情報をホ
ールドし、強制的に前記変換メモリの障害処理マイクロ
プログラムの開始アドレスを前記レジスタにセットし、
実行中の命令が終了した後に、その開始アドレスから障
害処理マイクロプログラムを実行することにより構成さ
れている。
は、各命令に対するマイクロプログラムルーチンを格納
する制御記憶部と、各命令に対応してマイクロプログラ
ムの開始情報を保持する変換メモリ部とを有するマイク
ロプログラム制御装置の障害処理方式において、前記制
御記憶部と前記変換メモリ部との間に、次命令のマイク
ロプログラム開始アドレスを保持するレジスタを設け、
前記変換メモリ部に障害が発生した際に、障害情報をホ
ールドし、強制的に前記変換メモリの障害処理マイクロ
プログラムの開始アドレスを前記レジスタにセットし、
実行中の命令が終了した後に、その開始アドレスから障
害処理マイクロプログラムを実行することにより構成さ
れている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の障害処理方式の一実施例
を示すブロック図である。図１に示すように、変換メモ
リ部２は、命令レジスタ１内の命令コードによって、信
号線１０１を通じてアクセスされ、マイクロプログラム
の開始アドレス等のマイクロプログラム開始情報が、信
号線１０２から読みだしレジスタ３（以下に、ＣＰＤＲ
３という）に読み出されてセットされる。
て説明する。図１は、本発明の障害処理方式の一実施例
を示すブロック図である。図１に示すように、変換メモ
リ部２は、命令レジスタ１内の命令コードによって、信
号線１０１を通じてアクセスされ、マイクロプログラム
の開始アドレス等のマイクロプログラム開始情報が、信
号線１０２から読みだしレジスタ３（以下に、ＣＰＤＲ
３という）に読み出されてセットされる。
【０００６】障害検出機構１２にて、ＣＰＤＲ３に障害
が検出されなかった場合には、セレクタ１１は動作せ
ず、ＣＰＤＲ３の内容が、信号線１０３，１０６を通じ
てネクストマイクロプログラムアドレスレジスタ６（以
下に、ＮＣＳＡＲ３という）にセットされ、実行中の命
令が終了すると、ＮＣＳＡＲ６の内容が、信号線１０７
からマイクロプログラムアドレスレジスタ７（以下に、
ＣＳＡＲ７という）にセットされる。
が検出されなかった場合には、セレクタ１１は動作せ
ず、ＣＰＤＲ３の内容が、信号線１０３，１０６を通じ
てネクストマイクロプログラムアドレスレジスタ６（以
下に、ＮＣＳＡＲ３という）にセットされ、実行中の命
令が終了すると、ＮＣＳＡＲ６の内容が、信号線１０７
からマイクロプログラムアドレスレジスタ７（以下に、
ＣＳＡＲ７という）にセットされる。
【０００７】マイクロプログラムを格納している制御記
憶部８は、信号線１０８を通じてＣＳＡＲ７のアドレス
でアクセスされ、１ステップのマイクロ命令が、信号線
１１０からマイクロ命令読み出しレジスタ９（以下に、
ＣＳＤＲ９という）に読み出されてセットされる。
憶部８は、信号線１０８を通じてＣＳＡＲ７のアドレス
でアクセスされ、１ステップのマイクロ命令が、信号線
１１０からマイクロ命令読み出しレジスタ９（以下に、
ＣＳＤＲ９という）に読み出されてセットされる。
【０００８】そして、ＣＳＤＲ９の各フィールドの出力
が、信号線１１１を通じて演算回路１０を直接制御し
て、マイクロ命令を実行する。制御記憶部８の１つのフ
ィールドは、次のアドレスを指示するので、信号線１０
９を介してＣＳＡＲ７に、次に実行するマイクロ命令の
アドレスがセットされる。このようにして、順次マイク
ロ命令を実行していく。
が、信号線１１１を通じて演算回路１０を直接制御し
て、マイクロ命令を実行する。制御記憶部８の１つのフ
ィールドは、次のアドレスを指示するので、信号線１０
９を介してＣＳＡＲ７に、次に実行するマイクロ命令の
アドレスがセットされる。このようにして、順次マイク
ロ命令を実行していく。
【０００９】一方、障害検出機構１２にて、ＣＰＤＲ３
に障害を検出した場合には、障害状態を保持するため
に、障害状態保持レジスタ５（以下に、ＦＫＲ５とい
う）は、信号線１０４を介して“１”をセットし、信号
線１１２を介してホールドする。
に障害を検出した場合には、障害状態を保持するため
に、障害状態保持レジスタ５（以下に、ＦＫＲ５とい
う）は、信号線１０４を介して“１”をセットし、信号
線１１２を介してホールドする。
【００１０】また、ＣＰＤＲ３と命令読み出しレジスタ
４とを信号線１０４を介してホールドする。また、信号
線１０４を介してセレクタ１１に信号を送り、変換メモ
リ障害処理マイクロプログラム開始アドレス１３を選択
させ、その変換メモリ障害処理マイクロプログラム開始
アドレス１３が、信号線１０５，１０６を通じてＮＣＳ
ＡＲ６にセットされる。
４とを信号線１０４を介してホールドする。また、信号
線１０４を介してセレクタ１１に信号を送り、変換メモ
リ障害処理マイクロプログラム開始アドレス１３を選択
させ、その変換メモリ障害処理マイクロプログラム開始
アドレス１３が、信号線１０５，１０６を通じてＮＣＳ
ＡＲ６にセットされる。
【００１１】そして、命令が実行中であれば、実行中の
命令の終了を待って、セットされたＮＣＳＡＲ６のアド
レスがＣＳＡＲ７にセットされ、ＣＳＡＲ７のアドレス
で、制御記憶部８をアクセスして、障害処理が開始され
る。
命令の終了を待って、セットされたＮＣＳＡＲ６のアド
レスがＣＳＡＲ７にセットされ、ＣＳＡＲ７のアドレス
で、制御記憶部８をアクセスして、障害処理が開始され
る。
【００１２】障害処理マイクロプログラムは、障害処理
プロセッサ（図にはない）に、変換メモリ部２に障害が
発生したことを通知する。該通知を受けた障害処理プロ
セッサは、ＣＰＤＡ４を読みだし、障害の発生した変換
メモリ部２のアドレスを認知し、そのアドレスにおける
変換メモリ部２の正解値を障害処理プロセッサ記憶装置
から読みだし、変換メモリ部２に再ロードを行い、障害
の発生した中央処理装置のハードウェアを初期化して、
ＦＫＲ５を“０”にリセットする。
プロセッサ（図にはない）に、変換メモリ部２に障害が
発生したことを通知する。該通知を受けた障害処理プロ
セッサは、ＣＰＤＡ４を読みだし、障害の発生した変換
メモリ部２のアドレスを認知し、そのアドレスにおける
変換メモリ部２の正解値を障害処理プロセッサ記憶装置
から読みだし、変換メモリ部２に再ロードを行い、障害
の発生した中央処理装置のハードウェアを初期化して、
ＦＫＲ５を“０”にリセットする。
【００１３】そののちに、障害を発生した命令がリトラ
イできる環境を整え、中央処理装置に通知して処理を終
了する。障害が発生した命令以前に供給された命令は全
て終了済みであるから、必ず命令のリトライは可能であ
る。
イできる環境を整え、中央処理装置に通知して処理を終
了する。障害が発生した命令以前に供給された命令は全
て終了済みであるから、必ず命令のリトライは可能であ
る。
【００１４】図２は、リトライの可能および不可能につ
いての本実施例による効果の一例を説明する図である。
図２中の＊は、変換メモリ部２に障害が発生したところ
であり、斜線部は、リトライ不可の領域である。
いての本実施例による効果の一例を説明する図である。
図２中の＊は、変換メモリ部２に障害が発生したところ
であり、斜線部は、リトライ不可の領域である。
【００１５】図２（ａ）は、命令Ａおよび命令Ｂが正常
に実行された時のフローである。また、図２（ｂ）は、
命令Ａの実行中にリトライ可の領域で、変換メモリ部で
障害が発生した場合のフローであり、リトライ可の領域
であるので障害処理の終了後に、命令Ａからリトライが
可能である。
に実行された時のフローである。また、図２（ｂ）は、
命令Ａの実行中にリトライ可の領域で、変換メモリ部で
障害が発生した場合のフローであり、リトライ可の領域
であるので障害処理の終了後に、命令Ａからリトライが
可能である。
【００１６】次に、図２（ｃ）は、命令Ａの実行中にリ
トライ不可の領域で、変換メモリ部の障害が発生した場
合の従来例のフローであり、障害が発生すると、即座に
障害処理が実行される。命令Ａがリトライ不可の領域で
の障害であるために、障害処理の実行後に、リトライが
実行できず、ジョブアボートやシステム停止となってい
る。
トライ不可の領域で、変換メモリ部の障害が発生した場
合の従来例のフローであり、障害が発生すると、即座に
障害処理が実行される。命令Ａがリトライ不可の領域で
の障害であるために、障害処理の実行後に、リトライが
実行できず、ジョブアボートやシステム停止となってい
る。
【００１７】さらに、図２（ｄ）は、命令Ａの実行中に
リトライ不可の領域で、変換メモリ部２で障害が発生し
た場合の本実施例のフローであり、障害が発生すると、
命令Ａの終了を待って、障害処理を実行する。障害処理
の終了後に、命令Ａは、すでに終了しているので、命令
Ｂから、リトライが可能である。
リトライ不可の領域で、変換メモリ部２で障害が発生し
た場合の本実施例のフローであり、障害が発生すると、
命令Ａの終了を待って、障害処理を実行する。障害処理
の終了後に、命令Ａは、すでに終了しているので、命令
Ｂから、リトライが可能である。
【００１８】
【発明の効果】以上説明したように、本発明の障害処理
方式は、変換メモリ部の障害を１００％救済することが
可能であるという効果を有している。
方式は、変換メモリ部の障害を１００％救済することが
可能であるという効果を有している。
【図１】本発明の障害処理方式の一実施例を示すブロッ
ク図である。
ク図である。
【図２】リトライの可能および不可能についての本実施
例による効果の一例を説明する図である。
例による効果の一例を説明する図である。
１ 命令レジスタ ２ 変換メモリ部 ３ ＣＰＤＲ ４ ＣＰＤＡ ５ ＦＫＲ ６ ＮＣＳＡＲ ７ ＣＳＡＲ ８ 制御記憶部 ９ ＣＳＤＲ １０ 演算回路 １１ セレクタ １２ 障害検出機構 １３ 変換メモリ障害処理マイクロプログラム開始ア
ドレス １０１，〜１１２ 信号線
ドレス １０１，〜１１２ 信号線
Claims (1)
- 【請求項１】 各命令に対するマイクロプログラムルー
チンを格納する制御記憶部と、各命令に対応してマイク
ロプログラムの開始情報を保持する変換メモリ部とを有
するマイクロプログラム制御装置の障害処理方式におい
て、 前記制御記憶部と前記変換メモリ部との間に、次命令の
マイクロプログラム開始アドレスを保持するレジスタを
設け、前記変換メモリ部に障害が発生した際に、障害情
報をホールドし、強制的に前記変換メモリの障害処理マ
イクロプログラムの開始アドレスを前記レジスタにセッ
トし、実行中の命令が終了した後に、その開始アドレス
から障害処理マイクロプログラムを実行することを特徴
とする障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095763A JPH0675800A (ja) | 1992-04-16 | 1992-04-16 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4095763A JPH0675800A (ja) | 1992-04-16 | 1992-04-16 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0675800A true JPH0675800A (ja) | 1994-03-18 |
Family
ID=14146534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4095763A Withdrawn JPH0675800A (ja) | 1992-04-16 | 1992-04-16 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675800A (ja) |
-
1992
- 1992-04-16 JP JP4095763A patent/JPH0675800A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5134712A (en) | System for recovering failure of online control program with another current online control program acting for failed online control program | |
| JPS5958547A (ja) | マイクロプログラム制御装置のエラ−処理方式 | |
| EP0477385B1 (en) | Method of resetting adapter module at failing time and computer system executing said method | |
| US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
| JP2877095B2 (ja) | マルチプロセッサシステム | |
| JPH0675800A (ja) | 障害処理方式 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| WO1992006057A1 (en) | System for controlling issue of input/output instruction in data processing system | |
| JPS6363935B2 (ja) | ||
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JPS5927355A (ja) | 情報処理システム | |
| JPH07219796A (ja) | 情報処理装置 | |
| JPS5868162A (ja) | 再試行処理方式 | |
| JPH0147818B2 (ja) | ||
| JPS62107354A (ja) | マイクロプログラム制御装置 | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPS6256544B2 (ja) | ||
| JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
| JPS6130297B2 (ja) | ||
| JPH0472266B2 (ja) | ||
| JPS6228841A (ja) | 入出力処理装置 | |
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPS6130296B2 (ja) | ||
| JPS60254245A (ja) | 擬似障害設定方式 | |
| JPH02114336A (ja) | マイクロプログラム制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |