JPS60254621A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS60254621A JPS60254621A JP59111116A JP11111684A JPS60254621A JP S60254621 A JPS60254621 A JP S60254621A JP 59111116 A JP59111116 A JP 59111116A JP 11111684 A JP11111684 A JP 11111684A JP S60254621 A JPS60254621 A JP S60254621A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- plasma
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
−本発明は化合物半導体基板上への薄膜形成方法に関す
るものである。
るものである。
従来例の構成とその問題点
化合物半導体と絶縁膜の界面特性は、ＳｉとＳ ｉ０２
の界面に比して界面準位密度が多く、特にＧ ａ Ａ
ｓでは、反転層の形成が困難であった。このように界面
準位密度が多いのは、構成元素の損失によるダングリン
グボンドに起因している。
の界面に比して界面準位密度が多く、特にＧ ａ Ａ
ｓでは、反転層の形成が困難であった。このように界面
準位密度が多いのは、構成元素の損失によるダングリン
グボンドに起因している。
発明の目的
本発明は、このような従来の問題に鑑み、化合物半導体
基板上への界面準位密度の少ない薄膜形成方法を提供す
るものである。
基板上への界面準位密度の少ない薄膜形成方法を提供す
るものである。
発明の構成
本発明は、水素プラズマ中で化合物半導体基板を２００
℃〜４６０℃の温度で、処理した後、薄膜を形成するこ
とによシ界面準位密度の少ない薄膜形成方法を可能とす
るものである。
℃〜４６０℃の温度で、処理した後、薄膜を形成するこ
とによシ界面準位密度の少ない薄膜形成方法を可能とす
るものである。
実施例の説明
以下、ｎ型Ｇ ａ Ａ ａ基板上へのＳｉ３Ｎ４膜形成
方法を例にとって説明する。
方法を例にとって説明する。
第１図に示すように、プラズマＣＶＤ装置１中に、試料
となるｎ型Ｇ ａ Ａ ｓ基板２を設置し、真空排気後
、Ｈ２ガスを導入しく約０．０５ Ｔｏｒｒ ）、基板
２を約３５０℃でヒーター３にて加熱しながら高周波（
１３，５６矧ｈ）電源４（パワー６０Ｗ）を印加してＨ
２プラズマを発生させ、約２時間放置後、ひき続いてＳ
ｉＨとＮＨ３ガスを導入し、基板２上にＳｉ３Ｎ４膜を
堆積させるものである。５，６はガスの導入部、排気部
である。
となるｎ型Ｇ ａ Ａ ｓ基板２を設置し、真空排気後
、Ｈ２ガスを導入しく約０．０５ Ｔｏｒｒ ）、基板
２を約３５０℃でヒーター３にて加熱しながら高周波（
１３，５６矧ｈ）電源４（パワー６０Ｗ）を印加してＨ
２プラズマを発生させ、約２時間放置後、ひき続いてＳ
ｉＨとＮＨ３ガスを導入し、基板２上にＳｉ３Ｎ４膜を
堆積させるものである。５，６はガスの導入部、排気部
である。
第２図はこうして得られたＳｉ３Ｎ４膜とｎ型Ｇ ａ
Ａ ｓとの界面準位密度を、Ｈ２プラズマ処理をした試
料としなかった試料について比較したもの９である。
Ａ ｓとの界面準位密度を、Ｈ２プラズマ処理をした試
料としなかった試料について比較したもの９である。
界面準位密度は、２ケタも減少していることがわかる。
これはＨ原子の拡散によりダングリングボンドの数が減
少したためである。
少したためである。
なおＨ２プラズマ処理中の基板加熱温度としては、２０
０℃〜４６０℃が良い。第３図は、ｎ型Ｇ ａ Ａ ｇ
とＳｉ３Ｎ４膜の最小界面準位密度と基板加熱温度との
関係を示しだものである。なおＨ２プラズマは０．０５
Ｔｏｒｒパワー５０Ｗ、２時間である。
０℃〜４６０℃が良い。第３図は、ｎ型Ｇ ａ Ａ ｇ
とＳｉ３Ｎ４膜の最小界面準位密度と基板加熱温度との
関係を示しだものである。なおＨ２プラズマは０．０５
Ｔｏｒｒパワー５０Ｗ、２時間である。
最小界面準位密度は２００℃より低い温度域と４６０℃
より高い温度域で大きくなっている。この原因として、
低温域ではＨ２プラズマのダメージが残っているためで
、高温域では、ＧａＡｓ中のＡｓの解離のためである。
より高い温度域で大きくなっている。この原因として、
低温域ではＨ２プラズマのダメージが残っているためで
、高温域では、ＧａＡｓ中のＡｓの解離のためである。
同様な傾向は１ｎＰとＳｉ３Ｎ４膜の界面についても見
られた基板加熱温度としては、２００℃〜４５０℃が良
い０第４図は、ｎ型ＩｎＰとプラズマＣＶ Ｄ ’Ｓ
Ｌ ３Ｎ４膜との界面特性について、本発明のプラズマ
Ｈ２処理（基板加熱温度３００℃、 ０．０５Ｔｏｒｒ
、パワー５０Ｗ、２時間）をしたものとしていないもの
を比較したものである。この場合も界面準位密度は２ク
タはど減少していることがわかる。なお、馬プラズマ中
ではなくＨ２ガス雰囲気中放置の試料については、以上
のような効果は見られなかった。
られた基板加熱温度としては、２００℃〜４５０℃が良
い０第４図は、ｎ型ＩｎＰとプラズマＣＶ Ｄ ’Ｓ
Ｌ ３Ｎ４膜との界面特性について、本発明のプラズマ
Ｈ２処理（基板加熱温度３００℃、 ０．０５Ｔｏｒｒ
、パワー５０Ｗ、２時間）をしたものとしていないもの
を比較したものである。この場合も界面準位密度は２ク
タはど減少していることがわかる。なお、馬プラズマ中
ではなくＨ２ガス雰囲気中放置の試料については、以上
のような効果は見られなかった。
以上のように本発明の方法を用いれば、従来に比して、
界面準位密度を顕著に減少させることが可能である。な
お以上の説明では、絶縁膜形成について述べたが、金属
膜形成に関しても利用できることはいうまでもない。
界面準位密度を顕著に減少させることが可能である。な
お以上の説明では、絶縁膜形成について述べたが、金属
膜形成に関しても利用できることはいうまでもない。
発明の効果
以上のように本発明は、化合物半導体基板を、Ｈ２プラ
ズマ中で、２ｏＯ℃〜４５０℃の温度で処理した後、薄
膜を形成することにより、従来より界面準位密度の少な
い良好な界面特性を持った薄膜形成方法を実現するもの
である。
ズマ中で、２ｏＯ℃〜４５０℃の温度で処理した後、薄
膜を形成することにより、従来より界面準位密度の少な
い良好な界面特性を持った薄膜形成方法を実現するもの
である。
第１図はプラズマＣＶＤ装置の概略図、第２図。
第４図はそれぞれｎ −ＧａＡａ 、 ｎ −Ｉ ｎＰ
とＳｉ３Ｎ４膜の界面準位密度分布を示す図、第３図は
、ｎ −Ｇ ａ Ａ ｓとＳｉ３Ｎ４膜の最小界面準位
密度と基板加熱温度の関係を示す図である。 １・・・・・・ＣＶＤ装置、２・・・・・・ｎ型Ｇ ａ
Ａ ｓ基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
とＳｉ３Ｎ４膜の界面準位密度分布を示す図、第３図は
、ｎ −Ｇ ａ Ａ ｓとＳｉ３Ｎ４膜の最小界面準位
密度と基板加熱温度の関係を示す図である。 １・・・・・・ＣＶＤ装置、２・・・・・・ｎ型Ｇ ａ
Ａ ｓ基板。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 化合物半導体基板を水素プラズマ中で２００℃〜４５０
℃の温度で加熱して処理した後、前記半導体基板表面に
薄膜を形成することを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111116A JPS60254621A (ja) | 1984-05-31 | 1984-05-31 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59111116A JPS60254621A (ja) | 1984-05-31 | 1984-05-31 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254621A true JPS60254621A (ja) | 1985-12-16 |
Family
ID=14552819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59111116A Pending JPS60254621A (ja) | 1984-05-31 | 1984-05-31 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254621A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321023A (ja) * | 1989-05-31 | 1991-01-29 | Mitel Corp | スピン・オン・ガラス膜の形成を含む製造法 |
| WO2002043115A3 (en) * | 2000-11-24 | 2002-08-22 | Asm Inc | Surface preparation prior to deposition |
| US6960537B2 (en) | 2001-10-02 | 2005-11-01 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| US8557702B2 (en) | 2009-02-02 | 2013-10-15 | Asm America, Inc. | Plasma-enhanced atomic layers deposition of conductive material over dielectric layers |
-
1984
- 1984-05-31 JP JP59111116A patent/JPS60254621A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0321023A (ja) * | 1989-05-31 | 1991-01-29 | Mitel Corp | スピン・オン・ガラス膜の形成を含む製造法 |
| WO2002043115A3 (en) * | 2000-11-24 | 2002-08-22 | Asm Inc | Surface preparation prior to deposition |
| US6613695B2 (en) | 2000-11-24 | 2003-09-02 | Asm America, Inc. | Surface preparation prior to deposition |
| US6958277B2 (en) | 2000-11-24 | 2005-10-25 | Asm America, Inc. | Surface preparation prior to deposition |
| US7056835B2 (en) | 2000-11-24 | 2006-06-06 | Asm America, Inc. | Surface preparation prior to deposition |
| US7476627B2 (en) | 2000-11-24 | 2009-01-13 | Asm America, Inc. | Surface preparation prior to deposition |
| US6960537B2 (en) | 2001-10-02 | 2005-11-01 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| US7405453B2 (en) | 2001-10-02 | 2008-07-29 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| US7569284B2 (en) | 2001-10-02 | 2009-08-04 | Asm America, Inc. | Incorporation of nitrogen into high k dielectric film |
| US8557702B2 (en) | 2009-02-02 | 2013-10-15 | Asm America, Inc. | Plasma-enhanced atomic layers deposition of conductive material over dielectric layers |
| US9466574B2 (en) | 2009-02-02 | 2016-10-11 | Asm America, Inc. | Plasma-enhanced atomic layer deposition of conductive material over dielectric layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007686B1 (ko) | 선택적으로 산화된 실리콘 기판상에 에피택셜 실리콘층과 다결정 실리콘층을 동시에 성장시키는 기상 증착방법 | |
| US6255149B1 (en) | Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate | |
| US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
| WO2003058701A2 (en) | Uv-enhanced oxy-nitridation of semiconductor substrates | |
| JPH04233734A (ja) | 弗素化窒化珪素を付着する方法 | |
| JPH04146619A (ja) | 薄膜成長法 | |
| JPH04111362A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS617622A (ja) | 半導体装置の製造方法 | |
| JPS59215728A (ja) | 半導体表面の光洗浄方法 | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| JP2987926B2 (ja) | 気相成長方法 | |
| JPS6380525A (ja) | 被膜形成方法 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
| JP2917900B2 (ja) | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 | |
| JP2004152863A (ja) | 半導体装置及びその製造方法 | |
| KR20250143694A (ko) | 기판 처리 방법 | |
| JPS6341014A (ja) | エピタキシヤル成長方法 | |
| JP2853226B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6294942A (ja) | 薄膜の製造方法 | |
| JPS6234139B2 (ja) | ||
| JPH08325100A (ja) | 化合物半導体基板の前処理方法 | |
| JPH06349801A (ja) | 表面処理方法 | |
| JPH0556025B2 (ja) | ||
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 |