JPH0254934A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、バイポーラトランジスタに関し、特に改良さ
れた縦形バイポーラトランジスタ構造に関する。

Ｂ、従来技術と本発明が解決しようとする課題バイポー
ラ回路設計の根本的な目標は、動作速度をあげるのと同
時に、回路電力消費を減少させることである。上記電力
消費を減少させる一つの方法は、ＢＩＦＥＴ（バイポー
ラ及びＦＥＴ）回路を利用することである。この目的の
ために、ＢＩＦＥＴ（バイポーラ及びＦＥＴ）チップの
配置が行なるようにバイポーラプロセスをＦＥＴプロセ
シングと両立するようにすることが強く望まれる。しか
しながらこれらの設計目標は、経済的なトランジスタ製
造方法によって達成されなければならない。

本発明の目的は、動作スピードを増大させるバイポーラ
トランジスタを提供することにある。本発明の利点は、
サブコレクタに到達する接点を不要とすることにある。

本発明のさらに他の利点は、エミッタ接点とコレクタ接
点間に通常、配置される標阜的なベース接点を不要とす
ることによってトランジスタの全幅を減少させることに
ある。本発明のさらに他の利点は、非常に狭いエミッタ
を利用して、固をのベース抵抗から発生する問題を減少
させ、エミッターベースキャパシタンスを最小限にさせ
ることにある。さらに、本発明のトランジスタ構造を実
現するために用いられる方法は比較的に面単であり、か
つＦＥＴ製造工程と両立できる。

Ｃ０課題を解決するための手段 本発明は、コレクタ層と、該コレクタ層上に配設された
ベース層と、該ベース層上に配設されたエミッタ層と、
上記エミッタ層、上記ベース層そして、少くとも上記コ
レクタ層の一側面に近接し、そして接触するように配設
された第１側壁絶縁層と、上記エミッタ層の他方の側面
及び少くとも上記ベース層の一部分の他方の側面に近接
し、そして接触するように配設された第２側壁絶縁層と
、上記ベース層と同伝導形を持つ濃密にドープされた半
導体材料から形成され、上記ベース層の他の側面に接触
し、そして横方向に拡張しているベース接点拡張層と、
上記ベース接点拡張層の表面上に配設されたベース接点
相互接続と、上記コレクタ層と同伝導形を持つ濃密にド
ープされた半導体材料から形成され、上記コレクタ層に
接触し、そしてコレ・フタ層の一側面から横方向に、あ
るいはコレクタ層の一側面の下方に拡張しているコレク
タ接点拡張層と、上記コレクタ接点拡張層の表面上に配
設されるとともに、１以上の絶縁層によってエミッタ層
から分離されたコレクタ接点相互接続とを有するバイポ
ーラトランジスタである。

また、好ましい実施態様として、ベース接点拡張層がベ
ース層と横に向って接触し、そして、コレクタ接点拡張
層がコレクタ層の底面と接触する。

更に、コレクタ接点拡張層の上部表面がベース接点拡張
層の上部表面の下方に存在するのが好ましい。また、ベ
ース接点拡張層の底面が、コレクタ接点拡張層の上部表
面の上方に存在するのが好ましい。

また、さらに別の実施態様として、エミッタ層が１μｍ
以下の幅を有していることが好ましい。

本発明は、さらに当該バイポーラトランジスタの好まし
い製造方法を含んでいる。当該方法は、コレクタ層、当
該コレクタ層上に配設されたベース層、当該ベース層上
に配設されたエミッタ層、上記エミッタ層の上部表面の
第１部分に配置されるが第２部分上には配設されない絶
縁材料層における段、そして、上記エミッタ層の上部表
面の第２部分の下方の領域において、少くとも、上記コ
レクタ層の下方に配設されたサブコレクタを含む構造を
得る工程と、上記エミッタ層の上部表面の第２部分より
小さい第３部分を覆うために、絶縁層における段のほぼ
垂直な端に対して絶縁材料から成る側壁スペーサを形成
する工程と、上記側壁スペーサに近接した最初の部分に
おける上記エミッタ層及び少くとも上記ベース層の一部
分を取り除く工程と、絶縁層の段を取り除く工程と、上
記ベース層を露光するため及びベース接点表面を設ける
ために、取り除かれた段の下方にある第２部分における
上記ベース層の一部分を取り除き、そして、また、上記
ベース接点表面と比較してより低いコレクタ接点表面を
露光するために第１部分における材料を更に除去する工
程と、側壁スベーサを除去する工程と、エミッタ層、ベ
ース層、そして上記コレクタ層の少くとも一部分の一方
の側に接触し、上記コレクタ接点表面に接触している第
１部分における第１の絶縁体側壁、及びエミッタ層及び
ベース層の少くとも一部分の他方の側に接触し、そして
上記ベース接点表面に接触している第２部分における第
２絶縁体側壁を同時に形成する工程と、そして露光され
たコレクタ接点表面の上部表面上にコレクタ接点相互接
続及び露光されたベース接点表面の上部表面上にベース
接点相互接続を形成する工程を含んでいる。

Ｄ、実施例 本発明について、その理解を助けるために、まずＮＰＮ
トランジスタ構成の背景から説明する。

本発明は、このような特別な構成に限定されるものでは
なく、ＰＮＰ　ｌ−ランジスタ構成を含む種々の他の構
成を採り得るということは勿論のことである。更に、本
発明は、図面に示された寸法や大きさによって制限され
るものではない。そして本発明は、Ｓｉ及びＧａＡｓを
含む多数の違った半導体材料を用いて実施することがで
きる。

ここで、第８図を参照すると、本発明に係るバイポーラ
トランジスタ構成１０が示されている。

当該トランジスタは、コレクタ層１２、該コレクタ層１
２上に配設されたベース層１４、そして、該ベース層１
４上に配設されたエミッタ層１６を含んでいる。さらに
当該トランジスタ構成は、エミッタ層１６、ベース層１
４そしてコレクタ層１２の少くとも一部分の一方の側に
近接及び接触して配設された第１の側壁絶縁体層１８と
を含んでいる。また当該トランジスタ構成は、エミッタ
層１６、そしてベース層１４の少くとも一部分の他方の
側に近接して、接触して配設された第２の側壁絶縁体層
２０を含んでいる。

第８図に示された実施例を見ると、都合の良いことにこ
のエミッタ層１６の他方の側は、第１の側壁絶縁体層１
８が配設されるエミッタ層１６の側の反対側であること
が判る。更に、当該トランジスタ構成１０は、ベース層
１４の他方の側面に接触し、横方向に拡張しているとと
もに、ベース層１４と同伝導形の濃密にドープされた半
導体材ギミ１から形成されたベース接点拡張層２２を含
んでいる。また、ベース接点相互接続２４は、ベース接
点拡張１’１Ｊ２２の上部表面６２上に配設され、１又
はそれ以上の絶縁層のみによってエミッタ１１６から分
離されている。

さらに、当該トランジスタ構成は、コレクタ層１２と同
伝導形である濃（ドープされた半導体材料で形成された
コレクタ接点拡張層２６を含んでいる。当該コレクタ接
点拡張層２６は、上記コレクタ層Ｉ２に接触していると
ともに、コレクタ層１２の一側面から横方向に、又は−
側面の下方に拡張している。そして、第８図に示されて
いる実施例における当該コレクタ接点拡張層２６は、実
際に上記コレクタ層１２の底面に接触し、そして、当該
トランジスタ構成の左へ横方向に拡張している。

さらに、コレクタ接点相互接続２９は、コレクタ接点拡
張層２６上の接点表面６４上に配設され、■又はそれ以
上の絶縁体層のみによってエミッタ層１６から分離して
いる。当該実施例において、コレクタ接点拡張層２６は
第１部分２日と第２部分３０を含んでいることに注目す
べきである。上記第１部分２８は、サブコレクタ層であ
り、コレクタ層１２の下方及びコレクタ層１２に接触し
て直接に配設され、第１の不純物濃度を有している。

また上記第２部分３０は、上記サブコレクタ層の第１の
不純物濃度より多い不純物濃゛度を持ち、コレクタＮ１
２の一側に拡張する部分におけるコレクタ接点拡張層２
６の表面６４の下に直接配設されている。

第８図に示された実施例は、Ｎ濃度に不純物添加される
コレクタＩＪ１２、Ｐ濃度に不純物添加されるベース層
１４、Ｎ十濃度に不純物添加されるエミッタ層１６、Ｐ
十濃度に不純物添加されるベース接点拡張層２２、そし
てＮ十濃度にドープされた第１部分２８（サブコレクタ
層）及びＮ十十濃度にドープされる第２部分３０を含む
コレクタ接点拡張層２６を利用しているが、これは説明
の便宜のためであり、このようなものに限定される趣旨
ではない。第８図に示された本発明に係るバイポーラト
ランジスタ構成１０は、Ｐ−エピタキシャル層３４をそ
の上に成長させたＰ子基板３２上に形成されるものとし
て例示されている。他のチップ部品からバイポーラトラ
ンジスタ１０を絶縁するためにある形の絶縁体部３６及
び３８を使用する絶縁方式が同図に示されている。当該
第８図に示された実施例において、ベース絶縁体部３６
及び３８は、ＳｉＯ□の部分によって簡単に形成される
。

上記バイポーラトランジスタ構成１０は、エミッタ接点
とコレクタ接点間に通常設けられる内側ベース接点を除
去することによって、当該トランジスタ全体の幅を著し
く減少させている。このようにトランジスタの全幅が減
少することによって、チップ上に集積される能動デバイ
スの数が著しく増加する。

次に、第８図のバイポーラトランジスタ構成１０の好ま
しい製造工程が第１図乃至第７図に示されている。

まず初めに、第１図を参照すると、上記工程はＰ−エピ
タキシャル層３４を成長させたＰ子基板３２で始まる。

当８亥Ｐ−エピタキシャル層３４を得るために要求され
る工程は、当該技術分野において周知であり、このこと
は、Ｗｉｌｅｙ　ａｎｄ　５ｏｎｓ発行、Ｓ、　Ｍ、　
ＳＺＥ著ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙの第２章で言
及されている。

何等かの形の絶縁構造が本発明に係る方法におけるこの
段階で都合良く形成される。例えば、このような絶縁構
造は、十分にくぼんだ所に設けられた絶縁酸化物、より
一般的なややくぼんだ所に設けられた絶縁酸化物、ある
種の絶縁溝、あるいは利用可能な絶縁材料を利用した種
々の他の違った絶縁構造であって良い。

ここで、本発明の説明を容易にするために、十分に（ぼ
んだ所に設けられた絶縁酸化物構造を第１図に示してい
る。当該酸化物層は、第１図において、領域３６及び３
８として示されている。

絶縁構造が形成された後、ゆくゆくはコレクタ領域１２
（第２図参照）を含むことになる部分４０がＰ−エピタ
キシャル層３４上に形成される。

この領域４０は所望の濃度まで適当な不純物を添加する
ことによって形成される。ＮＰＮトランジスタの当該実
施例に関して、領域４０は、ＩＥＩ７／ｃ［の濃度まで
、例えばリンのようなＮ−型の不純物が添加される。な
お、イオン注入を含む種々の不純物添加の方法が領域４
０を得るために利用されても良い。イオン注入の深さは
、設計上の条件に基づいており、−数的には、はぼ６０
００人程度である。

Ｎ−領域４０が形成された後、ベース層になる領域１４
が上記Ｎ−領域４０上に形成されなければならない。例
えばＰ型イオン注入が約２０００人の深さまで添加され
たＰ領域１４を形成するために利用される。

次に形成される領域はエミッタ層１６を作るために用い
られるためのものである。

当該エミッタ層１６は、Ｎ＋トド−ングを追加的に行な
うか、又は、エミッタ層１６上に追加のＮ＋トド−ング
した層を付着させることによって形成され得る。本実施
例では、ポリシリコンから成るＮ十ドープ層がエミッタ
層１６を形成するために基板３２の上に付着される。こ
のエミッタ層１６の厚みは、はぼ１５００人程度である
。

好ましい実施例において、エミッタの幅は非常に狭いこ
とが望まれる。幅の狭いエミッタは、好都合である。な
ぜならば、バ・イボーラトランジスタ構成１０の抵抗を
非常に耐え難くなる程増加させることなしに、エミッタ
とベースとの間のキャパシタンスの面積成分を著しく減
少させるからである。この点において、はとんどの電流
は、エミッタとベースの端領域を通って流れ、エミッタ
とベースの中央領域が、デバイスの動作のための規定量
の電流だけを流す役割を持つ。従って、エミンタ幅の減
少は、デバイスのキャパシタンスを著しく減少させるけ
れども、電流の流れに影響しない。本質的なことは、狭
いエミツク構成は、典型的なエミッタベースダイオード
接合がベース接点に近い領域においてだけ強く導通状態
に切換ねると云う事実を利用することにより、デバイス
のキヤバシタンスを減少させる構造を与えると云うこと
である。

このような狭い幅のエミッタ［１６を得るために、種々
の違った技術が利用され得る。好ましい実施例において
、側壁像転写法と呼ばれる手法が使用される。この手法
は米国特許４６４８９３７号に詳細に記述されている。

さて、第２図を参照すると、側壁像転写法は、例えば有
機材料のような絶縁材料からなる段４２を、エミッタ層
１６の第２部分４６上ではなく第１部分４４上にまず最
初に形成することによって行なわれる。該段４２は、通
常のりソグラフイ手法によって形成され得る。この段４
２の厚みは、代表的にはほぼ２．０ミクロンである。そ
して、この段階で、サブコレクタ領域２８が、エミッタ
層１６の上面の第２部分４６の下方の領域に、デバイス
内に形成され得る。このサブコレクタの形成は０、サブ
コレクタＪＷ２８を形成するために例えば比較的高エネ
ルギーのイオン注入によって達成され得る。例えば、は
ぼ７００ＫｅＶ程度のエネルギーを持つリン元素イオン
によるイオン注入を利用しても良い。サブコレクタ領域
２８は、製造工程の早い段階で何らかの形式の付着又は
ドーピング処理によって形成されたものであっても良い
ことに注目すべきである。本発明は、サブコレクタ層を
デバイス内に形成する特定の形成方法又は形成のタイミ
ングについては限定されるものでない。

また、段４２の厚みはほぼ２．０ミクロンであるため、
段４２の下のシリコン領域内にはリン元素イオンが浸透
しないということにン主目すべきである。

イオン注入エネルギーは、またＮ型ドープ層をサブコレ
クタ層２８とベース層１４との間に作るのに充分な強さ
にされる。適切なイオン注入量は、ガウス分布情報を使
用した標率Ｌ　Ｓ　Ｓ統計分析手段によって異なる１−
ランジスタ措成毎に計算できることに注目すべきである
。

次に第３図を参照すると、本発明に係るバイポーラトラ
ンジスタ構成を形成する次の工程は、エミッタ層１６の
上面の第３表面部５０を覆うように段４２の壁に対して
絶縁材料から成る側壁スペーサ４８を形成することであ
る。この第３表面部５０は、第２表面部４６よりも面積
が小さい。例えば、上記側壁スペーサ４８の形成は、厚
みがほぼ５０００人である、例えば５ｉｎ２又はＳｉ：
＋Ｎ４のような絶縁材料の層で第２図の構造を被覆する
ことによって行なわれ得る。当該被覆は、例えばプラズ
マ付着によって行なうことができる。もしも、上記段４
２を形成するために有機材料が利用されるならば、絶縁
層を付着するだめの最大温度は制限されることに注意す
べきである。

この点について、５ｉｎ２又は５ｉｚＮ−のすくれた適
合は３００″Ｃより低い温度で達成される。

このような温度は、段４２の有機材料に悪い影響を与え
ないということが判明した。

膜材料４２の端に配設されたスペーサ４８を残したまま
、この絶縁層の水平部分を除去するために、プラズマで
付着された絶縁層の方向性ドライエツチング（ＲＩＢ、
）が使用される。上記スペーサ４８の水平幅は、主とし
て、絶縁層の堆積物の厚み、エツチング装置の特性、利
用される食刻剤の方向性等に依存している。この構成に
おける好ましいエツチングはポリシリコンに対して選択
性を持つべきである。例えば、ＣＦ４＋Ｈ２混合ガスが
エツチングガスとして利用され得る。その結果得られる
スペーサ４８は、はぼ５０００人程度の幅を持つように
なる。

本発明のバイポーラトランジスタ構成を形成する次の工
程は、第４図に示されており、側壁スペーサ４８に直接
に近接した部分におけるエミッタ層１６とベース層１４
の少くとも所定部分を除去することを含んでいる。この
除去工程は、ポリシリコンからなるエミッタ層１６の選
択的エツチングによって都合良く行なうことができる。

利用される代表的な選択的エツチング剤は、フレオンエ
１−ｔ−Ｎ　ｔ　＋０２又はフレオン１１」−空気であ
る。

このエツチング剤を利用すると、スペーサ４８は、ただ
ほんの少しだけエツチングされるだけで後は残る。

ポリシリコンからなるエミッタ層１６を越えてＰベース
層１４まで入り込む標準的なオーバーエツチングは、デ
バイス構成に悪い影響を与えるものではない。

スペーサ領域４８の真下から広がっているサブコレクタ
領域２８の濃度を高めることが望ましい。

この濃度を上げる目的は、サブコレクタ領域２８に対す
る接点抵抗をより低くすることである。濃度の増加は、
スペーサ４日に近接したサブコレクタ領域２８内へのイ
オン注入（第４図において矢印５２によって示している
）によって都合良く達成され得る。例えば、はぼ２００
Ｋｅνのエネルギーでのリン元素イオンのイオン注入が
、側壁スペーサ４８に近接した領域３０におけるドーピ
ング濃度をＮ＋十の濃度に増加させるために利用され得
る。典型的には、領域３０における増加した濃度は、Ｉ
Ｅ２０／ｃｆｆｌの範囲内にあることになる。

この段階で段４２を除去することが望まれる。

種々の異なる手段が段４２の材料に応じて段４２を除去
するために利用され得る。例えば、段４２が有機材料か
ら成る場合は、酸素プラズマ中において灰化することに
よって簡単に除去できる。除去された後の構成が第５図
に示されている。

段４２の除去の後、ベース層１４を露出し、ベース接点
表面６２を設けるために除去した段４２の下方のエミッ
タ層とベース層の一部分を除去することが望ましい。こ
のエミッタ層の除去は、エミッタ用として使用される特
定の材料を除去するように組成されたエツチング工程に
よって節単に達成できる。本実施例では、段４２の下方
に形成されたポリシリコンから成るエミッタ層１６は、
ＳＦ６＋０．ｌ、又はＦ　ｒ　ｚ　　Ｏｚ　十Ｎｚの混
合ガスを使用した反応性イオンエツチングで除去される
。このエツチング工程の間、側壁、スペーサ４８の他方
の側のシリコン表面は露出され続ける。

従って、反応性イオンエツチングガスは、イオン注入さ
れたＮ、　＋　＋　ｊｌ域３０に至るまで上記シリコン
をエツチングするように働く。このようなエツチング後
の構成は、第５図に示されている。これによると、Ｎ　
＋　＋ｉＪｔ域３０の上部表面６４が今や露出されるこ
とがわかる。更に、側壁スペーサ４８の他の細土のＰ領
域１４がベース接点表面６２の所で露出されるのがわか
る。

次に第６図を参照すると、次の工程は、側壁スペーサ４
８を除去することである。この場合、側壁スペーサ材料
だけを選択してエツチングするような組成の選択エツチ
ングを用いることが好ましい。当該実施例では、ＳｉＯ
□膜をエツチングするのにＨＦエツチングを利用しても
よいし、あるいは、Ｓｉ３Ｎ４膜をエツチングする場合
に高温Ｈ，ＰＯ４エツチングを利用してもよい。当該実
施例では、ＨＦ混合エツチングが５ｉＯｚ膜からなる側
壁スペーサ４８を除去するために利用された。プラズマ
により堆積させたＳｉＯ２膜は、熱的に成長させたＳｉ
Ｏ□膜又はＬＰＣＶＤにより堆積され高温で濃密化され
た５ｉＯｚ膜よりも早くエツチングされるということに
注意すべきである。従って、プラズマにより堆積させた
スペーサ４８は絶縁領域３６及び３８を使用に耐えない
危険な程度まで薄＜シない、５ｉｚＮ４が使用されてい
た場合でも、Ｈｉ　ＮＯ４によるエツチングばＳｉｎ、
を全（傷つけず、そして、このエツチング温度は、必要
ならばＮ＋ポリシリコンをエツチングするのを避ける程
度により低（することができる。

本発明の方法におけるこの段階では、薄いエミッタの長
さを定めるのが都合がよい。このエミッタの長さを定め
るために利用される種々の異なる方法がある。例えばホ
トレジストマスクが、エミッタ上に塗布され、ポリシリ
コンラインを切断することが望まれる部分でポリシリコ
ン１６を除去するために選択反応性イオンエツチングが
加えられる。この工程は、側壁像転写の固有の性質のた
めに必要とされる。この点に関して述べると側壁像転写
法は、典型的結果として特定の段の囲りに閉じた形状に
側壁を形成する。従ってサブミクロン幅の側壁の線が閉
じた形状で常に形成される。

だから、ホトレジストマスクは、閉じた形状の内デバイ
ス構成にとって望ましくない部分を除去するために使用
されなければならない。その結果得られるエミッタライ
ンの長さは、はぼ１．０ミクロン以下である。

本発明に係る方法のこの段階では、好ましくは同時に、
エミッタ、ベース及びコレクタの露出された側を絶縁す
るために、−組の絶縁物側壁を形成するのが望ましい。

さて、ここで、第６図を参照すると、第１の側壁絶縁体
Ｎ１８は、エミッタ層１６、ベース層１４、そして少な
くともコレクタ層１２の一部分の一方の側面に近接及び
接触し、かつコレクタ接点表面層６４に接触して形成さ
れる。それと同時に、第２の側壁絶縁体層２０がエミッ
タ層１６そしてベース層１４の少くとも一部分の他方の
側に近接及び接触し、かつベース接点表面６２に接触し
て形成される。好ましい実施例においては、これら側壁
絶縁体層１８及び２０は、約２０００人の厚さの堆積酸
化物（プラズマによるＳｉＯ□膜又はＴＥ０１膜）で被
覆することによって簡単に形成されることができる。例
えば、ＣＦ４　＋Ｈ２の反応性イオンエツチング混合ガ
スを使用した異方性エツチングが、デバイスの垂直縁を
絶縁するために使用されるエミッタ１６の両側面上のス
ペーサを形成するために利用される。

ここで、エミッタの両側の接点表面の高さの非対称は、
スペーサの形成に悪い影響を与えない。

次に、浅いＰ十タイプのイオン注入が、ベース接点拡張
層２２内のＰ型のドーピング濃度を上げるために使われ
る。イオン注入のエネルギーは、Ｎ＋ポリシリコンエミ
ッタ層１６に浸透しないように選択され、そしてイオン
の注入量は、Ｎ十エミッタポリシリコン又はコレクタ接
点拡張ＪＷ２６における領域３０のＮ＋＋ドーピングの
どちらも相殺することはないが、接点目的のためのベー
スのドーピングレベルは効果的に上げることになるよう
に定められる。例えばイオン注入として、８Ｅ　１４　
／ｃｒＡの注入量で４０ＫｅＶのエネルギーのＢＦ２イ
オンが利用され得る。このイオン注入工程の結果は、第
７図に示されるようなＰ土層７４である。

次に接合が相当量移動することがないようにしてＰモト
−バントを活性化するドーパント原子により正札を生じ
させるために象、速な熱アニールが行なわれる。これに
よりベース接点拡張層２２が形成される。

適切なデバイス接点相互接続を形成するために、シリサ
イドがコレクタ、エミッタ、そしてベースの各接点表面
上に全面的に形成される。例えばＴｉ又は他のシリサイ
ド形成金属が堆積され、接点表面で露呈されたシリコン
と反応し、これによりコレクタ、エミッタそしてベース
の各接点表面上に自動位置合せされたシリサイドをもた
らす。次いで、未反応の金属は選択的に除去され、シリ
サイドを残すこれら自動位置合せされるシリサイド接点
層に対し接点相互接続を形成するために周知の方法が使
用され得る。

上記工程を経たデバイスは、コレクタ接点拡張層２６　
（２８及び３０）によってコレクタ層１２に対する接点
を有する。ベース層１４に対する接点は、ベース接点拡
張層２２によって得られ、そしてエミッタ１６に対する
接点は、ポリシリコンライン絶縁領域上へ引き出される
ときエミッタを形成しているポリシリコンラインへの直
接の接触によって得られる。この接点構成の平面図は第
９図に示されている。第９図の中央にエミッタポリシリ
コンライン１Ｇが示されている。コレクタ接点拡張層２
６のＮ＋−１−表面６４がサブミクロンエミッタ１６の
左に示されている。同様に、ベース接点拡張層２２のＰ
＋領域の上面６２がサブミクロンエミッタライン１６の
右に示されている。コレクタのコンタクトホールは符号
８０で示され、エミッタのコンタクトホールは符号８２
で示され、そしてベースのコンタクトホールは符号８４
で示されている。

いくつかの例においては、ベース層１４の縁に寄生的に
形成される縦形ＦＥＴデバイスによってエミッタ層１６
からコレクタ層１２へ漏洩が起りうろことに注意する必
要がある。この寄生ＦＥＴデバイスは、ベースに近接し
た側壁が反転された状態になると形成されることがある
。具体的に述べると、この反転は、ベース［１４の低ド
ーピングレベルと、ベース層１４の縁上に存在する表面
状態レベルの増大によって生じ得る。これら両要因は、
電荷漏洩のためのしきい値電圧を減少させる傾向を持つ
。従ってベース側壁表面は、反転してエミッタ１６から
コレクタ１２へ、低電流経路を作ることがありうる。あ
るいはＥ−Ｃパンチスルー現象が起るかもしれない。

この反転及び漏洩又はパンチスルーの問題を避けるため
に、第８図に示された側壁スペーサ１日及び２０は、垂
直ベース壁に近接した所での反転を阻止するために不純
物添加型のものとすることができる。例えば側壁スペー
サ１８と２０は、はうけい酸ガラスで形成されても良い
。このスペーサ１８と２０が所定の位置に形成された後
、スペーサからベース１４のシリコン垂直エツジへほう
素を拡散するためにほぼ８００°Ｃの低温が加えられて
も良い。ベース垂直縁へのほう素のこの拡散は、酸化物
スペーサに接触しているベース縁でベースドーピングを
効果的に高め、それによって側壁の反転を阻止する。

しかしながら、はうけい酸ガラス中で使用されるほう素
の量は、コレクタ１２又はエミッタ１６のいずれにとっ
ても、垂直側壁縁で補償を与えるには十分ではない。好
ましいはうけい酸ガラス濃度は４％である。

第４図に示されているＮ＋＋イオン注入工程前に利用さ
れ得る他の方法が第１０Ａ図に示されている。第１０Ａ
図において、Ｐ＋型９０が表面６０の直下にある部分に
イオン注入される。このＰ＋型注入は、１Ｅ１４／ｃｆ
１１の濃度でほう素イオンによって行なわれ得る。この
Ｐ＋型注入の次に既に存在するスペーサ４８を広くする
ために追加のスペーサ９２が形成されるこの追加スペー
サ９２の形成は所望の厚み（例えば１ｏｏｏ人）のスペ
ーサ材を堆積させ、それから垂直スペーサ９２だけを残
すように堆積層を異方性エツチングすることによって達
成される。高濃度にドープされた領域３０を形成するた
めに、次のＮ十十注入工程が第４図において行なわれ、
そして第５図において、ポリシリコンエミッタ層１６が
ベース領域６２の上方でエツチングされるとき、Ｐ＋不
純物が拡散された領域９０は、追加のスペーサ９２の直
下に配設されたＰ＋不純物拡散領域９４を除いて、削除
されることになる。ベース層１４の垂直縁に近接して配
設されたこの追加のＰ＋不純物拡散領域９４は、このベ
ース層の垂直壁の反転を阻止することになる。追加のス
ペーサ９２は、前もって存在しているスペーサ４８とと
もに除去される。

４、発明の効果 本発明によると、所与の基板上に形成され得るトランジ
スタの数を顕著に増加させるデバイス構成をもたらす。

特に、本発明に係る構成は、エミッタのいずれか一方の
細土の標準的な対称ベース接点を使用することを避け、
さらにサブコレクタへの標卓のリーチスルー接点の使用
を避けている。

本発明の一実施例において、ベース接点拡張層は、コレ
クタ接点拡張層よりも、より高いレベルにある。また、
本発明による構成は、高機能を有している。更に前記し
た方法は、はぼ０．４ミクロンあるいはそれ以下のたい
へん狭いエミッタを形成するために側壁像転写法の利点
を使用している。

これら狭いエミッタは高機能特性をもたらす。更に、こ
れら狭いエミッタはベース抵抗を減少させ、そしてベー
ス領域を狭くしたため寄生キャパシタンスを最小にして
いるので、機能がほぼ４０ＧＨ２あるいはそれ以上に増
大する。

更に、本発明によると、デバイス構成のための製造工程
が、他の改良されたバイポーラ装πと比べ比較的簡単で
ある。例えば、リーチスルー構成がない。更に高温下で
のドライブイン工程は、本発明構成のサブコレクタにと
って必要でない。最後に、本発明の実施例において、サ
ブコレクタはイオン注入され、サブコレクタが形成され
た後は、エピタキシャル成長は必要とされない。この製
造方法研究は、ＦＥＴ形のプロセスにも適用できる。

【図面の簡単な説明】

第１図は、本発明にかかる最初の工程における半導体基
板の概略図である。 第２図は、段が配設された後の半導体基板の概略図であ
る。 第３図は、スペーサが段に近接して配設された後の半導
体基板の概略図である。 第４図は、エツチング及びイオンインブランテ−ション
が行なわれた後の半導体基板の概略図である。 第５図は、段の除去後及び第２次エツチング処理が行な
われた後の半導体基板の概略図である。 第６図は、側面絶縁層の形成後の半導体基板の概略図で
ある。 第７図は、ベース層に近接したＰ＋領域の形成後の半導
体基板の概略図である。 第８図は、本発明に係るバイポーラトランジスタの概略
図である。 第９図は、本発明に係るバイポーラトランジスタの概略
平面図である。 第１０Ａ図は、低Ｅ−Ｃバンチスルーを防ぐために、あ
る処置を行なった後の半導体装置構成の概略図である。 第１０Ｂ図は、バイポーラトランジスタにおける低Ｅ−
Ｃパンチスルーを防ぐために２番目の処置を行なった後
の半導体装置構成の概略図である。 第１０Ｃ図は、バイポーラトランジスタにおける低Ｅ−
Ｃバンチスルーを防ぐために第３番目の処置を行なった
後の半導体装置構成の概略図である。

Claims (1)

1. 【特許請求の範囲】 不純物を添加された半導体材料から成るコレクタ層と、 前記コレクタ層上に配設された、不純物を添加された半
   導体材料から成るベース層と、 前記ベース層上に配設された、不純物を添加された半導
   体材料から成るエミッタ層と、 前記エミッタ層と前記ベース層と前記コレクタ層の少く
   とも一部分の一方の側に近接し、かつ接触して配設され
   た第１の側壁絶縁体層と、 前記エミッタ層と前記ベース層の少くなくとも一部分の
   他方の側に近接し、かつ接触して配設された第２の側壁
   絶縁体層と、 前記ベース層の前記他方の側に接触し、ここから横に拡
   張している、前記ベース層と同じ伝導形を持つ不純物添
   加された半導体材料から形成されたベース接点拡張層と
   、 前記ベース接点拡張層の表面上に配設され、１以上の絶
   縁体層のみによって前記エミッタ層から分離されたベー
   ス接点相互接続と、 前記コレクタ層と同じ伝導形を持つ濃密に不純物添加さ
   れた半導体材料から形成されたコレクタ接点拡張層であ
   って、前記コレクタ層と接触しかつ該拡張層の一部がそ
   の一側に拡張しているコレクタ接点拡張層と、 前記コレクタ接点拡張層の表面上に配設され、かつ、前
   記エミッタ層に近接に配設され１以上の絶縁体層のみに
   よって前記エミッタ層から分離されたコレクタ接点相互
   接続と を有するバイポーラトランジスタ。