JPS6025611Y2 - 乱数発生回路 - Google Patents

Description

【考案の詳細な説明】 本考案は暗号通信系などにおける信号を暗号化する符号
変換器などに使用できる乱数発生回路に関する。

従来、前記符号変換器などに使用される乱数発生回路は
論理乱数を発生する。

論理乱数は予めその発生数列を予測することができ、復
元性があるために符号変換器などに使用される。

逆に言えば論理乱数は周期性を必然的に有するものであ
り、論理乱数で通信文を暗号化した場合、解読の可能性
が存することになる。

本考案は周期性を無くした乱数を発生する乱数発生回路
を提供することを目的とし、この目的は論理乱数発生回
路と、自然界に存在する雑音をピックアップしかつ波形
整形して出力とする自然乱数発生回路と、論理乱数発生
回路の出力と自然乱数発生回路の出力とを論理演算する
演算回路とを備え、演算回路の出力を乱数列として用い
ることにより遠戚される。

以下、本考案を実施例により説明する。

第１図は本考案の一実施列のブロック図である。

１は従来から用いられている通常の論理乱数発生回路で
あり、２は自然界に存在する雑音、たとえば熱雑音、放
射線雑音などをピックアップして波形整形して出力とす
る自然乱数発生回路であり、３は半加算器であり、４は
半加算器３の出力を記憶する読み書き可能な記憶回路で
あり、５は論理乱数発生回路１、自然乱数発生回路２、
半加算器３に出力してタイミングを合せて論理乱数発生
回路１ 自然乱数発生回路２からの出力を取り出し、半
加算器３にて合皮して記憶回路４へ出力して必要ビット
数だけ記憶回路４に記憶することを指令する制御回路で
ある。

ここで自然乱数発生回路２はたとえば第２図に示す如く
構成されている。

すなわち、６はツェナーダイオードであり、ツェナーダ
イオード６からの熱雑音を増幅器７で増幅し、増幅器７
の出力はシュミット回路８で波形整し、シュミット回路
８の出力をＤフリップフロップ９にクロックパルスとし
て入力り、Ｄフリップフロップ９の出力を図示しないシ
フトレジスタに入力し、シフトレジスタから制御回路５
からの出力タイミングで取り出すように構威しである。

そこで論理乱数発生器１からの出力は自然乱数発生回路
２からの出力は半加算器３で加算され、この加算値は記
憶回路４に記憶され、たとえば通信文の暗号化に使用す
る。

また、たとえば２進化川進数を利用するものとすれば記
憶回路４に記憶した半加算器３からの出力中、用進遂ｌ
Ｏ〜１５に対応する場合には記憶回路４からの出力時こ
れを廃棄して新たに半加算器３からの出力を取り入れ、
Ｗ進数０〜９に対応する場合にはこれを乱数列の一つの
数値として送出するようにする。

以上は論理乱数発生回路Ｉ Ｊ、；よび自然乱数発生回
路２が１組の場合の例について説明したが複数組を用い
て合成してもよい。

そこで本考案によれば論理乱数発生回路のみによるとき
は前記した如き問題があるが自然乱数発生回路の出力と
論理乱数発生回路の出力とを演算したために論理乱数発
生回路のみの場合の問題を解決し得る。

また、自然乱数発生回路のみの場合は周期性は原則的に
は無いが、短期間においては出力値の発生頻度か片寄る
可能性を有している。

しかし、これは論理乱数発生回路が演算されるため自然
発生回路の上記欠点も解消される。

従って、本考案によれば暗号通信系などにおける信号を
暗号化する符号変換回路などに使用してきわめて有効で
解読が困難となる効果もある。

【図面の簡単な説明】

第１図は本考案の一実施例のブロック図、第２図は本考
案の一実施例に用いる自然発生回路の一例の回路図。 １：論理乱数発生回路、２：自然乱数発生回路、３：半
加算器、４：記憶回路、５：制御回路。

Claims (1)

【実用新案登録請求の範囲】
1. 論理乱数発生回路と、自然乱数発生回路と、論理乱数発
   生回路の出力と自然乱数発生回路の出力とを論理演算す
   る演算回路とを備え、演算回路の出力を乱数出力とする
   ことを特徴とする乱数発生回路。