JPS60256232A - デイジタル音声デ−タ補正装置 - Google Patents
デイジタル音声デ−タ補正装置Info
- Publication number
- JPS60256232A JPS60256232A JP59113320A JP11332084A JPS60256232A JP S60256232 A JPS60256232 A JP S60256232A JP 59113320 A JP59113320 A JP 59113320A JP 11332084 A JP11332084 A JP 11332084A JP S60256232 A JPS60256232 A JP S60256232A
- Authority
- JP
- Japan
- Prior art keywords
- audio data
- digital audio
- correction process
- digital
- fade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル音声データの補正装置に関するも
のである。
のである。
従来例の構成とその問題点
従来、ディジタル音声データの補正は、エラーの発生の
状況に応じて補正方法を変更していた。
状況に応じて補正方法を変更していた。
例えば、１つのディジタル音声データがエラーのとき、
前記エラーのディジタル音声データの両側の正しいディ
ジタル音声データの値の平均値を前記エラーのディジタ
ル音声データ値とする平均値補間を行ない、また、一定
数以上連続してディジタル音声データがエラーのときは
、一定数以上連続してディジタル音声データが正解とな
る捷での区間をミューティングするといった処理を行な
っている。壕だ、ミューティング処理を行なったとき、
前記ミューティング処理区間の開始時と終了時にディジ
タル音声データが不連続になるため、雑音や歪みが発生
するという問題があり、これを解決するために、フェー
ドアウトしてディジタル音声データがゼロとなった所よ
り前記ミューティング区間が始り、前記ミューティング
区間が終了した所よりフェードインが始まる様にフェー
ドアウト処理とフェードイン処理を行なうといったこと
が必要である。しかしながら前記各補正処理、フェード
アウト、フェードイン処理を行なうにあたって、それぞ
れ回路が必要で回路規模が大きくなるという問題を有し
ていた。
前記エラーのディジタル音声データの両側の正しいディ
ジタル音声データの値の平均値を前記エラーのディジタ
ル音声データ値とする平均値補間を行ない、また、一定
数以上連続してディジタル音声データがエラーのときは
、一定数以上連続してディジタル音声データが正解とな
る捷での区間をミューティングするといった処理を行な
っている。壕だ、ミューティング処理を行なったとき、
前記ミューティング処理区間の開始時と終了時にディジ
タル音声データが不連続になるため、雑音や歪みが発生
するという問題があり、これを解決するために、フェー
ドアウトしてディジタル音声データがゼロとなった所よ
り前記ミューティング区間が始り、前記ミューティング
区間が終了した所よりフェードインが始まる様にフェー
ドアウト処理とフェードイン処理を行なうといったこと
が必要である。しかしながら前記各補正処理、フェード
アウト、フェードイン処理を行なうにあたって、それぞ
れ回路が必要で回路規模が大きくなるという問題を有し
ていた。
発明の目的
本発明は、前記従来の問題点を解消するもので回路規模
の削減されたディジタル音声データ補正装置を提供する
ことを目的とする。
の削減されたディジタル音声データ補正装置を提供する
ことを目的とする。
発明の構成
本発明は、内部に並列乗算器、論理演ｌｌｌ器、Ｉ１０
ポート、ランダムｅアクセス・メモリー（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ： ＲＡＭ ）、リ−ド
ーオンリー拳メモリー（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ ： ＲＯＭ）を有し、プログラム可能なディジタ
ル信号処理用素子（以後、ディジタル・シグナル・プロ
センサ）を備えたディジタル音声データ補正装置であり
、複数の補正処理を前記ディジタル・シグナル・プロセ
ッサに行なわせることにより、ディジタル音声データ補
正装置の回路規模を削減することのできるものである。
ポート、ランダムｅアクセス・メモリー（Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ： ＲＡＭ ）、リ−ド
ーオンリー拳メモリー（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏ
ｒｙ ： ＲＯＭ）を有し、プログラム可能なディジタ
ル信号処理用素子（以後、ディジタル・シグナル・プロ
センサ）を備えたディジタル音声データ補正装置であり
、複数の補正処理を前記ディジタル・シグナル・プロセ
ッサに行なわせることにより、ディジタル音声データ補
正装置の回路規模を削減することのできるものである。
実施例の説明
第１図は、本発明の一実施例における回路のブロック図
である。
である。
第１図において、１はディジタル音声データの補正及び
フェードイン・フェードアウトの処理を行なうディジタ
ル・シグナル・プロセッサで内部に並列乗算器、論理演
算器、Ｉｌｏ ボート、ラン６ 、 ダム・アクセス・メモリ、リード・オンリー・メモリを
有したプログラム可能なディジタル信号処理用素子であ
る。２はマルチプレクサ、３はデマルチプレクサ、４は
デマルチプレクサ、５はＲＡＭ６はＲＡＭ、７はマルチ
プレクサ、８はマルチプレクサ、デマルチプレクサ、Ｒ
ＡＭの読み出し及び書き込みをコントロールするコント
ロールするコントロール部、９はデマルチプレクサであ
る。
フェードイン・フェードアウトの処理を行なうディジタ
ル・シグナル・プロセッサで内部に並列乗算器、論理演
算器、Ｉｌｏ ボート、ラン６ 、 ダム・アクセス・メモリ、リード・オンリー・メモリを
有したプログラム可能なディジタル信号処理用素子であ
る。２はマルチプレクサ、３はデマルチプレクサ、４は
デマルチプレクサ、５はＲＡＭ６はＲＡＭ、７はマルチ
プレクサ、８はマルチプレクサ、デマルチプレクサ、Ｒ
ＡＭの読み出し及び書き込みをコントロールするコント
ロールするコントロール部、９はデマルチプレクサであ
る。
以上の様に構成された本実施例のディジタル音声データ
補正装置について以下にその動作を説明する。
補正装置について以下にその動作を説明する。
本ディジタル音声データ補正装置は、エラー訂正不可能
であったディジタル音声データの補正を行なうものであ
り、第１図において、ディジタル・シグナル・プロセッ
サ１にエラーポインタと、マルチプレクサ２のへ入力端
子を通して前記エラーポインタに対応するディジタル音
声データとを入力する。
であったディジタル音声データの補正を行なうものであ
り、第１図において、ディジタル・シグナル・プロセッ
サ１にエラーポインタと、マルチプレクサ２のへ入力端
子を通して前記エラーポインタに対応するディジタル音
声データとを入力する。
前記ディジタル・シグナル・プロセッサ１は、内部のＲ
ＡＭに第２図に示す様に、６組のエラーポインタとそれ
に対応したディジタル音声データを一時記憶しており、
−組のエラーポインタとディジタル音声データが入力さ
れると、各エラーポインタとディジタル音声データが右
ヘシフトし、前記入力したエラーポインタとディジタル
音声データは、Ｐｌ、Ｄｌにセットされる。
ＡＭに第２図に示す様に、６組のエラーポインタとそれ
に対応したディジタル音声データを一時記憶しており、
−組のエラーポインタとディジタル音声データが入力さ
れると、各エラーポインタとディジタル音声データが右
ヘシフトし、前記入力したエラーポインタとディジタル
音声データは、Ｐｌ、Ｄｌにセットされる。
エラーポインタが１のディジタル音声データは正しいデ
ータで、エラーポインタが０のディジタル音声データは
訂正不可能であった誤ったデータである。
ータで、エラーポインタが０のディジタル音声データは
訂正不可能であった誤ったデータである。
前記ディジタル・シグナル・プロセッサ１は、内部のＲ
ＯＭに書き込まれているプログラムによって、下記の各
場合に応じて誤ったディジタル音声データの補正を行な
う。
ＯＭに書き込まれているプログラムによって、下記の各
場合に応じて誤ったディジタル音声データの補正を行な
う。
第２図において、Ｄ４のディジタル音声データが１デー
タ誤っているとき、前後の正しいディジタル音声データ
であるＤ５ 、Ｄａのデータの平均値を前記誤っている
ディジタル音声データの値とし、エラーポインタＰ４を
１とする。
タ誤っているとき、前後の正しいディジタル音声データ
であるＤ５ 、Ｄａのデータの平均値を前記誤っている
ディジタル音声データの値とし、エラーポインタＰ４を
１とする。
Ｄ４ 、Ｄａのディジ音声音声デ〜りが連続して誤って
いるとき、第３図に示す様にＤ６とＤ２のデータ値間を
３等分し、第３図に示す様にＤ ４’をＤ４のデータ値
、Ｄ３’をＤ３のデータ値とし、エラーポインタＰ４
、Ｐ３を１とする。
いるとき、第３図に示す様にＤ６とＤ２のデータ値間を
３等分し、第３図に示す様にＤ ４’をＤ４のデータ値
、Ｄ３’をＤ３のデータ値とし、エラーポインタＰ４
、Ｐ３を１とする。
Ｄ４．Ｄ３ 、Ｄ２のディジタル音声データが連続して
誤っているとき、Ｄ６のデータ値をＤ４の値とし、エラ
ーポインタＰ４を１とする。
誤っているとき、Ｄ６のデータ値をＤ４の値とし、エラ
ーポインタＰ４を１とする。
Ｄ４ 、Ｄ３ 、Ｄ２ 、Ｄｌのディジタル音声データ
が連続して誤っているとき、ミューティングに入り、Ｄ
４ 、Ｄ３ 、Ｄ２のディジタル音声データが連続して
正しいデータとなるまで、Ｄ４のデータを無音のデータ
とする。
が連続して誤っているとき、ミューティングに入り、Ｄ
４ 、Ｄ３ 、Ｄ２のディジタル音声データが連続して
正しいデータとなるまで、Ｄ４のデータを無音のデータ
とする。
Ｄ４のデータが正しいときは、値を保持する。
前記Ｄ４の補正が終了した後Ｄ４をデマルチプレクサ３
，４を通じてＲＡＭ５に入力する。
，４を通じてＲＡＭ５に入力する。
ＲＡＭ５にＤ４のデータを書き込む間にＲＡＭ６よりデ
ータを読み出す。前記ＲＡＭｅｓ 、ＲＡＭ６は、フェ
ードイン及びフェードアウトの時間間隔だけディジタル
音声データを一時記憶し、前記時間間隔ごとに交互に読
み出し、書き込みを行なう。
ータを読み出す。前記ＲＡＭｅｓ 、ＲＡＭ６は、フェ
ードイン及びフェードアウトの時間間隔だけディジタル
音声データを一時記憶し、前記時間間隔ごとに交互に読
み出し、書き込みを行なう。
前記ＲＡＭ６より続み出されたディジタル音声データは
、前記ＲＡＭ５に書き込んだディジタル音声データより
フェードイン及びフェードアウト時間間隔だけ前のデー
タである。
、前記ＲＡＭ５に書き込んだディジタル音声データより
フェードイン及びフェードアウト時間間隔だけ前のデー
タである。
前記ＲＡＭ６より読み出されたディジタル音声データは
、マルチプレクサ７．２を通して前記ディジタル・シグ
ナル・プロセッサに入力される。
、マルチプレクサ７．２を通して前記ディジタル・シグ
ナル・プロセッサに入力される。
このとき、前記ＲＡＭ５へ書き込−まれだディジタル音
声データよりミューティングが開始されていなければ前
記ＲＡＭ６より入力したディジタル音声データはその１
まデマルチプレクサ３を通して出力される。前記ＲＡＭ
５へ書き適寸れたディジタル音声データよりミューティ
ングが開始されていれば、前記ＲＡＭｅより入力したデ
ィジタル音声データに１〜ｏ−１での乗数を掛けてデマ
ルチプレクサ３を通して出力される。
声データよりミューティングが開始されていなければ前
記ＲＡＭ６より入力したディジタル音声データはその１
まデマルチプレクサ３を通して出力される。前記ＲＡＭ
５へ書き適寸れたディジタル音声データよりミューティ
ングが開始されていれば、前記ＲＡＭｅより入力したデ
ィジタル音声データに１〜ｏ−１での乗数を掛けてデマ
ルチプレクサ３を通して出力される。
以上で前記ディジタルφシグナル中プロセッサ１の１サ
イクルの処理を終了する。以下順次上記処理サイクルを
繰り返し前記ＲＡＭ５へ書き適寸れたディジタル音声デ
ータが再び前記ディジタル・シグナル・プロセッサに入
力さね、る１でのフェードアウト期間中に前記ＲＡＭ６
又はＲＡＭ５より順次入力されて来る各ディジタル音声
データに、フェードアウト期間中に１から０１で一定間
隔で減少してゆく前記乗数を掛けて前記デマルチプレク
サ３を通して出力することでフェードアウトを実現する
。
イクルの処理を終了する。以下順次上記処理サイクルを
繰り返し前記ＲＡＭ５へ書き適寸れたディジタル音声デ
ータが再び前記ディジタル・シグナル・プロセッサに入
力さね、る１でのフェードアウト期間中に前記ＲＡＭ６
又はＲＡＭ５より順次入力されて来る各ディジタル音声
データに、フェードアウト期間中に１から０１で一定間
隔で減少してゆく前記乗数を掛けて前記デマルチプレク
サ３を通して出力することでフェードアウトを実現する
。
ミューティング期間の最初のディジタル音声データであ
る前記ＲＡＭ５へ書き適寸れたディジタル音声データ及
び以後のミューティング期間中のディジタル音声データ
は、再度前記ディジタル・シグナル・プロセッサに入力
されるとそのままデマルチプレクサ３を通して出力され
る。
る前記ＲＡＭ５へ書き適寸れたディジタル音声データ及
び以後のミューティング期間中のディジタル音声データ
は、再度前記ディジタル・シグナル・プロセッサに入力
されるとそのままデマルチプレクサ３を通して出力され
る。
最後のミューティング期間中のディジタル音声データを
出力した後、フェードイン時間間隔中に順次前記ＲＡＭ
５又はＲＡＭ６より入力されて来る各ディジタル音声デ
ータにフェードイン時間間隔中に０から１まで乗算ごと
に増加してゆく乗数を掛けることでフェードインを実現
する。
出力した後、フェードイン時間間隔中に順次前記ＲＡＭ
５又はＲＡＭ６より入力されて来る各ディジタル音声デ
ータにフェードイン時間間隔中に０から１まで乗算ごと
に増加してゆく乗数を掛けることでフェードインを実現
する。
１゜
前記乗算を行なったディジタル音声データは、デマルチ
プレクサ３を通して出力される。
プレクサ３を通して出力される。
コントロール部８は、マルチプレクサ及びデマルチプレ
クサの開銀ＲＡＭ５．６のアドレス生成、ＲＡＭ５．８
の書き込み、読み出し制御をデマルチプレクサ９を通し
て行なう。
クサの開銀ＲＡＭ５．６のアドレス生成、ＲＡＭ５．８
の書き込み、読み出し制御をデマルチプレクサ９を通し
て行なう。
以上のように本実施例によれば、ディジタル・シグナル
−プロセッサでディジタル音声データの補正及びミュー
ティング区間の前後でのフェードアウト、フェードイン
の画処理を行うことにより、ミューティング区間の前後
でのディジタル音声データの不連続による雑音及び歪み
を解消するに当って回路の削減を実現できる。
−プロセッサでディジタル音声データの補正及びミュー
ティング区間の前後でのフェードアウト、フェードイン
の画処理を行うことにより、ミューティング区間の前後
でのディジタル音声データの不連続による雑音及び歪み
を解消するに当って回路の削減を実現できる。
発明の効果
本発明のディジタル音声データ補正装置は、ディジタル
拳シグナループロセッサを設けることにより、複数の処
理を行なえること及び回路規模の削減ができる。
拳シグナループロセッサを設けることにより、複数の処
理を行なえること及び回路規模の削減ができる。
第１図は、本発明の一実施例におけるディジタル音声デ
ータ補正装置の回路のブロック図、第２図は、ディジタ
ル・シグナル・プロセッサ内ノティジタル音声データと
エラーポインタの状態図、第３図は、ディジタル音声デ
ータが２連続工ラ一時の補間の概念図である。 １・・・・ディジタルシグナルプロセッサ、２，７６．
１０．マルチプレクサ、３，４．９・・・・・デマルチ
プレクサ、６．６・・・・ＲＡＭ、８・・・・コントロ
ール部。
ータ補正装置の回路のブロック図、第２図は、ディジタ
ル・シグナル・プロセッサ内ノティジタル音声データと
エラーポインタの状態図、第３図は、ディジタル音声デ
ータが２連続工ラ一時の補間の概念図である。 １・・・・ディジタルシグナルプロセッサ、２，７６．
１０．マルチプレクサ、３，４．９・・・・・デマルチ
プレクサ、６．６・・・・ＲＡＭ、８・・・・コントロ
ール部。
Claims (2)
- （１）内部に並列乗算器、論理演算器、Ｉ１０ボート、
ランダン・アクセス・メモリー、リード・オンリー・メ
モリを有したプログラム可能なディジタル信号処理用素
子と、前記ディジタル信号処理用素子を用いて第１の補
正処理を行なったディジタル音声データを一時記憶する
手段と、前記ディジタル信号処理用素子に第１の補正処
理を行なう前のディジタル音声データと、前記第１の補
正処理を行ない一時記憶したディジタル音声データとを
時分割に入力する手段を備え、前記第１の補正処理を行
なう前のディジタル音声データには第１の補正処理を行
ない、前記第１の補正処理を行ない一時記憶したディジ
タル音声データには、第２の補正処理を行なうことを特
徴とするディジタル音声データ補正装置。 - （２）前記第１の補正処理として、ある区間のディジタ
ル音声の値をゼロとするミューティング処理を行なった
際、第２の補正処理として、フェードアウト、フェード
イン処理を行ない、フェー ドアウドしてディジタル音
声データがゼロとなった所より前記ミューティング区間
が始捷り、前記ミューティング区間の終了した所よりフ
ェードイ／が始まる様に補正することを特徴とする特許
の範囲第１項記載のディジモル音声データ補ＩＬ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113320A JPS60256232A (ja) | 1984-06-01 | 1984-06-01 | デイジタル音声デ−タ補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59113320A JPS60256232A (ja) | 1984-06-01 | 1984-06-01 | デイジタル音声デ−タ補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60256232A true JPS60256232A (ja) | 1985-12-17 |
Family
ID=14609242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59113320A Pending JPS60256232A (ja) | 1984-06-01 | 1984-06-01 | デイジタル音声デ−タ補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60256232A (ja) |
-
1984
- 1984-06-01 JP JP59113320A patent/JPS60256232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942470A (en) | Real time processor for video signals | |
| JPH07114337B2 (ja) | ディジタルオーディオ信号処理装置 | |
| EP4156079A1 (en) | Image data storage method, image data processing method and system, and related apparatus | |
| JP3208990B2 (ja) | 信号処理装置 | |
| US5949920A (en) | Reconfigurable convolver circuit | |
| US5201005A (en) | Sound field compensating apparatus | |
| US4229802A (en) | Digital adding device | |
| US4336600A (en) | Binary word processing method using a high-speed sequential adder | |
| JPS60256232A (ja) | デイジタル音声デ−タ補正装置 | |
| US4849926A (en) | Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed | |
| US5602766A (en) | Method of and device for forming the sum of a chain of products | |
| KR100189531B1 (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| JPS5853217A (ja) | デジタルフイルタ回路 | |
| US5650952A (en) | Circuit arrangement for forming the sum of products | |
| JPH1013253A (ja) | コンボリューショナル・インターリーバ | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| KR100337716B1 (ko) | 곱의합을형성하는회로 | |
| JP3119404B2 (ja) | フィルタ・デバイス | |
| JP2001160736A (ja) | デジタルフィルタ回路 | |
| JP2856402B2 (ja) | ディジタル信号再生装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JP3288074B2 (ja) | アドレス生成回路 | |
| JPS58147223A (ja) | デイジタルフイルタ | |
| JP3339803B2 (ja) | 誤り訂正符号生成回路 | |
| JP3105584B2 (ja) | シリアル・パラレル信号変換回路 |