JPS6025929B2 - Ｐｗｍ変調回路 - Google Patents
Ｐｗｍ変調回路Info
- Publication number
- JPS6025929B2 JPS6025929B2 JP53006832A JP683278A JPS6025929B2 JP S6025929 B2 JPS6025929 B2 JP S6025929B2 JP 53006832 A JP53006832 A JP 53006832A JP 683278 A JP683278 A JP 683278A JP S6025929 B2 JPS6025929 B2 JP S6025929B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- counter
- supplied
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/02—Remote control of amplification, tone or bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J9/00—Remote-control of tuned circuits; Combined remote-control of tuning and other functions, e.g. brightness, amplification
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inverter Devices (AREA)
- Details Of Television Systems (AREA)
- Control Of Amplification And Gain Control (AREA)
- Pulse Circuits (AREA)
- Control Of Ac Motors In General (AREA)
Description
この発明は、例えばテレビ受像機の音量をリモコンする
場合に使用して好適なＰＷＭ変調回路に関する。 例えばテレビ受像機の音量リモコンする場合には、テレ
ビを見ている者が音量を変更するごとに、送信機から第
１図Ａに示すように超音波パルスＰａを送信する。 そして、この超音波パルスＰａをテレビ受像機で受信し
て第１図Ｂに示すように超音波パルスＰａごとにパルス
Ｐｂを得、このパルスＰｂをＰＷＭ変調回路に供給して
第１図Ｃに示すように超音波パルスＰａごとにパルス幅
が例えば増加するＰＷＭパルスＰｃを得、このパルスＰ
ｃを積分して超音波パルスＰａごとにレベルが増加する
直流電圧Ｅｄを得、この電圧Ｅｄで音声アンプの利得を
制御する。従って、超音波パルスＰａごとにテレビの音
量を大きくできる。 また、別の超音波パルスにより同様にして音量を小さく
することもできる。そこで、従来においては、アップカ
ウンタ、アップダウンカウンタ及びイクスクルーシブオ
ア回略などを組み合わせてパルスＰｂからＰＷＭパルス
Ｐｃを得ているが、これでは、高価になってしまつｏこ
の発明は、このような点にかんがみ、構成が簡単で、し
かも、安価なＰＷＭ変調回路を提供しようとするもので
ある。 以下その一例について説明しよう。 第２図において、パルス発振回路１１からは、第３図Ａ
に示すように一定周波数のパルスＰ，．が取り出され、
このパルスＰ，．が分周回略１２に供給されて第３図Ｂ
に示すように１／２分周されたパルスＰ，２とされ、こ
のパルスＰ比がカウンタ２１にカウント入力として供給
される。 このカウンタ２１は、ＰＷＭパルスの立ち下がり時点を
与えるためのもので、例えば４ビットの立ち下がりトリ
ガタイプのバイナリアップカウン夕とされる。 そして、このカウンタ２１の「１」〜「８」出力端子に
得られるバィナリＰ，〜Ｐ８が、オア回路３２に供給さ
れ、そのオア出力が、立ち下がりトリガタイプのＲＳフ
リツプフロツブ回路６３のリセット端子Ｒに供給される
。また、２２はＰＷＭパルスの立ち上がり時点を与える
ためのカウンタで、これはカウンタ２１と同様とされ、
このカウンタ２２の「１」〜「８Ｊ出力端子に得られる
バイナリ出力Ｑ，〜Ｑ８がナンド回路３７に供繋合され
、そのナンド出力がフリツプフロップ回路６３のセット
端子Ｓに供給される。 さらに、６１，６２は、それぞれ変調入力となるパルス
を所定の時点までホールドしておくための立ち下がりト
リガタイプのＲＳフリツプフロツプ回路で、フリップフ
ロツプ回路６１のセット端子Ｓには、入力端子７１を通
じて第１図ＢのパルスＰｄに対応するパルス、すなわち
、ＰＷＭパルスのパルス幅を広げる変調パルスＰｕが供
給され、フリップフロップ回路６２のセット端子Ｓには
、入力端子７２を通じてＰＷＭパルスのパルス幅を狭め
る変調パルスＰｄが供給される。 そして、カウンタ２１の出力Ｐ，がナンド回路３１に供
尊台されると共に、出力Ｐ２〜Ｐ８がィンバータ５１〜
５３を通じてナンド回路３１に供給され、そのナンド出
力がフリッブフロップ回礎６１，６２のリセット端子Ｒ
に供給される。従って、ナンド回路３１の出力は、カウ
ンタ２１の内容が〔１〕になると“０”になるので、フ
リツプフロツプ回路６１．６２はパルスＰｕ， Ｐｄで
セットされ、カウンタ２１の内容が〔１〕になるとりセ
ットされる。 そして、フリツプフロツプ回路６１のＱ出力がナンド回
路３３に供給されると共に、オア回路３２の出力がィン
バータ５６を通じてナンド回路３３に供給される。 そして、ナンド回路３３の出力が、アンド回路３５に供
聯合されると共に、インバータ５４で反転されてからア
ンド回路３６に供Ｖ給され、また、分周回路１２からの
パルスＰ．２がアンド回路３５に供給され、発振回路１
１からのパルスＰ，．がアンド回路３６に供給される。
従って、ナンド回路３３の出力が“１”であれば、アン
ド回路３５からパルスＰ，２が得られ、‘１０”であれ
ば、アンド回路３６からパルスＰ，．が得られる。そし
て、これら得られたパルスＰ，２またはＰ，．は、オア
回路４１を通じてカウンタ２２にカウント入力として供
聯合される。また、フリップフロップ回路６２のＱ出力
がアンド回路３４に供聯合されると共に、ィンバータ５
６の出力がアンド回路３４に供給され、このアンド回路
３４の出力がオア回路４１を通じてカウン夕２２に供鼠
溝される。 さらに、カウンタ２２の出力Ｑ，がインバータ５５を通
じてナンド回路３９に供給されると共に、カワンタ２２
の出力Ｑ〜Ｑがナンド回路３９に供筋貧され、そのナン
ド出力がナンド回路３３に供給される。 また、カウンタ２２の出力Ｑ，〜Ｑがオア回路３８に供
給され、そのオア出力がアンド回路３４に供野合される
。そして、フリツプフロツプ回略６３のＱ出力端子が出
力端子７３に接続される。このような構成によれば、第
３図及び第４図に示すタイミングチャートの動作が行わ
れてＰＷＭパルスが得られる。 すなわち、簡単のため、まず、カウンタ２２の内容にか
かわらず回賂３８，３９の出力は常に“１’’であると
する。 すると、この構成によれば、カウンタ２１には一定の周
波数の分周パルスＰ，２（第３図Ｂ）が供給されている
ので、カウンタ２１はパルスＰ，２の周波数に対応した
一定の速度でカウントを行い、カウン夕２１からは一定
の周期のバイナリ出力Ｐ，〜Ｐ８（第３図Ｃ〜Ｆ）が得
られる。 そして、カウンタ２１の内容が〔１〕になるごとに、ナ
ンド回路３１に出力が得られ、このナンド出力によりフ
リツプフロップ回賂６１，６２はリセツトされる。従っ
て、時点ｔ，以前に示すように、変調パルスＰｕ． Ｐ
ｄ（第３図Ｇ，Ｈ）が供給されていない場合には、フリ
ップフロツプ回路６１，６２の出力Ｑ８，，Ｑ磯（第３
図１，Ｊ）は“０”である。カウンタ２１の内容が〔０
〕になるごとに、インバータ５６の出力Ｑ鷺（第３図Ｋ
）は“１”になる。そして、Ｑ，＝“０”であれば、ナ
ンド回路３３の出力Ｑ３（第３図Ｌ）は“１”であるか
ら、分周回路１２のパルスＰ，２が、アンド回路３５を
通じてオア回路４１に供賭会されると共に、この場合、
Ｑ概＝“０”であるから、アンド回路３４の出力Ｑ３４
（第３図Ｍ）は“０”であり、従って、オア回路４１の
出力Ｑ４，（第３図Ｎ）は、パルスＰ，２に一致する。 そして、この世力Ｑ４，が、カウン夕２２に供給される
ので、カウンタ２２は出力Ｑ山（パルスＰ，２）の周波
数に対応した一定の速度でカウントを行い、すなわち、
カウンタ２１と同じ速度でカウントを行い、このカウン
トによりカウンタ２２からは、カウンタ２１の出力Ｐ，
〜Ｐ８と同じ周期のバィナリ出力Ｑ，〜Ｑ３（第３図○
〜Ｒ）が得られる。 この場合、第３図の時点ｔ，以前を例にとれば、カウン
タ２１，２２のカウントの速度は互に等しいが、カウン
タ２１の内容が例えば
場合に使用して好適なＰＷＭ変調回路に関する。 例えばテレビ受像機の音量リモコンする場合には、テレ
ビを見ている者が音量を変更するごとに、送信機から第
１図Ａに示すように超音波パルスＰａを送信する。 そして、この超音波パルスＰａをテレビ受像機で受信し
て第１図Ｂに示すように超音波パルスＰａごとにパルス
Ｐｂを得、このパルスＰｂをＰＷＭ変調回路に供給して
第１図Ｃに示すように超音波パルスＰａごとにパルス幅
が例えば増加するＰＷＭパルスＰｃを得、このパルスＰ
ｃを積分して超音波パルスＰａごとにレベルが増加する
直流電圧Ｅｄを得、この電圧Ｅｄで音声アンプの利得を
制御する。従って、超音波パルスＰａごとにテレビの音
量を大きくできる。 また、別の超音波パルスにより同様にして音量を小さく
することもできる。そこで、従来においては、アップカ
ウンタ、アップダウンカウンタ及びイクスクルーシブオ
ア回略などを組み合わせてパルスＰｂからＰＷＭパルス
Ｐｃを得ているが、これでは、高価になってしまつｏこ
の発明は、このような点にかんがみ、構成が簡単で、し
かも、安価なＰＷＭ変調回路を提供しようとするもので
ある。 以下その一例について説明しよう。 第２図において、パルス発振回路１１からは、第３図Ａ
に示すように一定周波数のパルスＰ，．が取り出され、
このパルスＰ，．が分周回略１２に供給されて第３図Ｂ
に示すように１／２分周されたパルスＰ，２とされ、こ
のパルスＰ比がカウンタ２１にカウント入力として供給
される。 このカウンタ２１は、ＰＷＭパルスの立ち下がり時点を
与えるためのもので、例えば４ビットの立ち下がりトリ
ガタイプのバイナリアップカウン夕とされる。 そして、このカウンタ２１の「１」〜「８」出力端子に
得られるバィナリＰ，〜Ｐ８が、オア回路３２に供給さ
れ、そのオア出力が、立ち下がりトリガタイプのＲＳフ
リツプフロツブ回路６３のリセット端子Ｒに供給される
。また、２２はＰＷＭパルスの立ち上がり時点を与える
ためのカウンタで、これはカウンタ２１と同様とされ、
このカウンタ２２の「１」〜「８Ｊ出力端子に得られる
バイナリ出力Ｑ，〜Ｑ８がナンド回路３７に供繋合され
、そのナンド出力がフリツプフロップ回路６３のセット
端子Ｓに供給される。 さらに、６１，６２は、それぞれ変調入力となるパルス
を所定の時点までホールドしておくための立ち下がりト
リガタイプのＲＳフリツプフロツプ回路で、フリップフ
ロツプ回路６１のセット端子Ｓには、入力端子７１を通
じて第１図ＢのパルスＰｄに対応するパルス、すなわち
、ＰＷＭパルスのパルス幅を広げる変調パルスＰｕが供
給され、フリップフロップ回路６２のセット端子Ｓには
、入力端子７２を通じてＰＷＭパルスのパルス幅を狭め
る変調パルスＰｄが供給される。 そして、カウンタ２１の出力Ｐ，がナンド回路３１に供
尊台されると共に、出力Ｐ２〜Ｐ８がィンバータ５１〜
５３を通じてナンド回路３１に供給され、そのナンド出
力がフリッブフロップ回礎６１，６２のリセット端子Ｒ
に供給される。従って、ナンド回路３１の出力は、カウ
ンタ２１の内容が〔１〕になると“０”になるので、フ
リツプフロツプ回路６１．６２はパルスＰｕ， Ｐｄで
セットされ、カウンタ２１の内容が〔１〕になるとりセ
ットされる。 そして、フリツプフロツプ回路６１のＱ出力がナンド回
路３３に供給されると共に、オア回路３２の出力がィン
バータ５６を通じてナンド回路３３に供給される。 そして、ナンド回路３３の出力が、アンド回路３５に供
聯合されると共に、インバータ５４で反転されてからア
ンド回路３６に供Ｖ給され、また、分周回路１２からの
パルスＰ．２がアンド回路３５に供給され、発振回路１
１からのパルスＰ，．がアンド回路３６に供給される。
従って、ナンド回路３３の出力が“１”であれば、アン
ド回路３５からパルスＰ，２が得られ、‘１０”であれ
ば、アンド回路３６からパルスＰ，．が得られる。そし
て、これら得られたパルスＰ，２またはＰ，．は、オア
回路４１を通じてカウンタ２２にカウント入力として供
聯合される。また、フリップフロップ回路６２のＱ出力
がアンド回路３４に供聯合されると共に、ィンバータ５
６の出力がアンド回路３４に供給され、このアンド回路
３４の出力がオア回路４１を通じてカウン夕２２に供鼠
溝される。 さらに、カウンタ２２の出力Ｑ，がインバータ５５を通
じてナンド回路３９に供給されると共に、カワンタ２２
の出力Ｑ〜Ｑがナンド回路３９に供筋貧され、そのナン
ド出力がナンド回路３３に供給される。 また、カウンタ２２の出力Ｑ，〜Ｑがオア回路３８に供
給され、そのオア出力がアンド回路３４に供野合される
。そして、フリツプフロツプ回略６３のＱ出力端子が出
力端子７３に接続される。このような構成によれば、第
３図及び第４図に示すタイミングチャートの動作が行わ
れてＰＷＭパルスが得られる。 すなわち、簡単のため、まず、カウンタ２２の内容にか
かわらず回賂３８，３９の出力は常に“１’’であると
する。 すると、この構成によれば、カウンタ２１には一定の周
波数の分周パルスＰ，２（第３図Ｂ）が供給されている
ので、カウンタ２１はパルスＰ，２の周波数に対応した
一定の速度でカウントを行い、カウン夕２１からは一定
の周期のバイナリ出力Ｐ，〜Ｐ８（第３図Ｃ〜Ｆ）が得
られる。 そして、カウンタ２１の内容が〔１〕になるごとに、ナ
ンド回路３１に出力が得られ、このナンド出力によりフ
リツプフロップ回賂６１，６２はリセツトされる。従っ
て、時点ｔ，以前に示すように、変調パルスＰｕ． Ｐ
ｄ（第３図Ｇ，Ｈ）が供給されていない場合には、フリ
ップフロツプ回路６１，６２の出力Ｑ８，，Ｑ磯（第３
図１，Ｊ）は“０”である。カウンタ２１の内容が〔０
〕になるごとに、インバータ５６の出力Ｑ鷺（第３図Ｋ
）は“１”になる。そして、Ｑ，＝“０”であれば、ナ
ンド回路３３の出力Ｑ３（第３図Ｌ）は“１”であるか
ら、分周回路１２のパルスＰ，２が、アンド回路３５を
通じてオア回路４１に供賭会されると共に、この場合、
Ｑ概＝“０”であるから、アンド回路３４の出力Ｑ３４
（第３図Ｍ）は“０”であり、従って、オア回路４１の
出力Ｑ４，（第３図Ｎ）は、パルスＰ，２に一致する。 そして、この世力Ｑ４，が、カウン夕２２に供給される
ので、カウンタ２２は出力Ｑ山（パルスＰ，２）の周波
数に対応した一定の速度でカウントを行い、すなわち、
カウンタ２１と同じ速度でカウントを行い、このカウン
トによりカウンタ２２からは、カウンタ２１の出力Ｐ，
〜Ｐ８と同じ周期のバィナリ出力Ｑ，〜Ｑ３（第３図○
〜Ｒ）が得られる。 この場合、第３図の時点ｔ，以前を例にとれば、カウン
タ２１，２２のカウントの速度は互に等しいが、カウン
タ２１の内容が例えば
〔０〕になるのは、カウンタ２２
の内容が
の内容が
〔０〕になってからパルスＰ，２で３サイクル
後である。 すなわち、カウンタ２１，２２のカウントの速度は互い
に等しいが、カウントの位相は、そのときのカウント内
容に対応してずれている。なお、このカウントの位相の
ずれは、必要ならば、電源投入時にカウンタ２１，２２
をプリセットすることにより任意の大きさにセットでき
る。そして、カウンタ２２の内容が〔１５〕になると、
ナンド回路３７に出力が得られてフリップフロツプ回路
６３がセットされる。 さらにカウンタ２１の内容
後である。 すなわち、カウンタ２１，２２のカウントの速度は互い
に等しいが、カウントの位相は、そのときのカウント内
容に対応してずれている。なお、このカウントの位相の
ずれは、必要ならば、電源投入時にカウンタ２１，２２
をプリセットすることにより任意の大きさにセットでき
る。そして、カウンタ２２の内容が〔１５〕になると、
ナンド回路３７に出力が得られてフリップフロツプ回路
６３がセットされる。 さらにカウンタ２１の内容
〔０〕になると、オア回路３
２に出力が得られてフリップフロップ回路６３がリセッ
トされるので、フリツプフロツプ回路６３の出力公３（
第３図Ｓ）は、カウンタ２２の内容が〔１５〕になると
“１”になり、カウンタ２１の内容が
２に出力が得られてフリップフロップ回路６３がリセッ
トされるので、フリツプフロツプ回路６３の出力公３（
第３図Ｓ）は、カウンタ２２の内容が〔１５〕になると
“１”になり、カウンタ２１の内容が
〔０〕になると“
０”になる。そして、この世力Ｑ３が端子７３に取り出
される。この場合、変調パルスＰｕ，Ｐｄが供給されな
い場合（時点ち以前）はカウンタ２１，２２のカウント
は一定の位相差を有しているので出力Ｑ８３のパルス幅
は一定値ｙであり、すなわち、出力Ｑ６３は所定量ｙだ
け変調されたＰＷＭパルスである。 そして、任意の時点ｔ，に変調パルスＰｕが供給される
と、フリップフロツプ回路６１がセットされてＱ６，＝
“１”となり、また、続く時点ｔ２にカウンタ２ １の
内容が
０”になる。そして、この世力Ｑ３が端子７３に取り出
される。この場合、変調パルスＰｕ，Ｐｄが供給されな
い場合（時点ち以前）はカウンタ２１，２２のカウント
は一定の位相差を有しているので出力Ｑ８３のパルス幅
は一定値ｙであり、すなわち、出力Ｑ６３は所定量ｙだ
け変調されたＰＷＭパルスである。 そして、任意の時点ｔ，に変調パルスＰｕが供給される
と、フリップフロツプ回路６１がセットされてＱ６，＝
“１”となり、また、続く時点ｔ２にカウンタ２ １の
内容が
〔０〕になると、Ｑ５６＝“１”となるので、時
点らからパルスＰ，２の１サイクル期間（カウンタ２１
の内容が
点らからパルスＰ，２の１サイクル期間（カウンタ２１
の内容が
〔０〕である期間）だけ、Ｑ３＝“０”となる
。従って、この期間には、パルスＰ，２に代わってパル
スＰ，．が出力Ｑ，として取り出され、カウンタ２２に
供給されるので、すなわち、パルスＰ，２の１サイクル
期間に、２サイクルのパルスＰ，．が供給されるので、
カウンタ２２のカワントは、〔１〕だけ進むことになる
。従って、時点ｔ２後にカウンタ２２の内容が〔Ｉ５〕
になるとき、これは進んでいるので、早く〔１５〕にな
り、従って、フリツプフロツプ回路６３がセットされる
タイミングが早くなるので、出力Ｑ３のパルス幅は増加
する。 すなわち、変調パルスＰｕが供期台されると、出力Ｑ３
のパルス幅は、以前の値ｒから所定基△ｒ（パルスＰ，
２の１サイクル分）だけ大きくなり、ＰＷＭ変調された
ことになる。そして、続く時点ｔ３にカウンタ２１の内
容が１〕になると、ナンド回路３１の出力によりフリツ
プフロツプ回珍６１はリセツトミれてＱ，＝“０”とな
るので、以前は、時点ｔ，以前と同様、変調パルスＰｕ
，Ｐｄが供給されないかぎり、出力Ｑ３のパルス幅は（
ｙ十△ｙ）の状態にある。 そして、再び変調パルスＰｕが供給されれば、同様の動
作が行われ、変調パルスＰｕが供給されるごとに出力Ｑ
３のパルス幅は、△ｙづつ大きくなる。一方、第４図に
示すように（時点ｔ，以前は第３図と同じ）、時点りこ
変調パルスＰｄが供給されると、フリツプフロツプ回路
６２がセットされてＱ２＝“１”となり、この状態が時
点ｔ３まで続く。 そして、時点ら‘こＱ５６＝“１”になると、Ｑ３４＝
“１”なるので、これにより出力Ｑ４，は、パルスＰ，
２の１サイクル分が欠けることになり、従って、カウン
タ２２のカウントは、〔１〕だけ遅れることになる。従
って、フリップフロップ回路６３がセットされるタイミ
ングが遅くなるので、出力Ｑ６３のパルス幅は減少し、
すなわち、変調パルスＰｄが供給されると、出力Ｑ匁の
パルス幅は、以前の値ｙから所定量△ｙだけ小さくなり
、ＰＷＭ変調されたことになる。 そして時点ら以後は、変調パルスＰｕ， Ｐｄが供給さ
れないかぎり出力Ｑ６８のパルス幅は（ｙ−△ｙ）であ
り、再び変調パルスＰｄが供給されれば、変調パルスＰ
ｄが供Ｖ給されるごとに出力Ｑ６３のパルス幅は、△ｙ
づつ小さくなる。 こうして、出力Ｑ母‘ま、変調パルスＰｕ，Ｐｄごとに
パルス幅が△ｙづつ増減し、従って、出力Ｑ３は、変調
パルスＰｕ，ＰｄによってＰＷＭ変調されたＰＷＭパル
スである。 そして、このパルスＱ６３を積分すれば、第１図○の制
御電圧Ｅｄに対応した制御電圧を得ることができる。た
だし、これだけでは、例えば変調パルスＰｄだけが連続
して偽給された場合、不都合を生じてしまう。 すなわち、第５図に示すように、カウンタ２１の内容Ｑ
２，（第５図Ｂ）は、パルスＰ，２（第５図Ａ）の周波
数に対応して一定の速度及び位相で変化している。 そして、時点ｔ，．以前に示すように、変調パルスＰｕ
，Ｐｄ（第５図Ｃ）が供給されなければ、カウンタ２２
の内容Ｑ２２（第５図Ｄ）は、カウンタ２ １の内容Ｑ
２，と同じ速度で、かつ、一定の位相差、この図では〔
１〕だけ進んだ位相差で変化している。そして、ＰＷＭ
パルスである出力Ｑ３（第５図Ｅ）は、内容Ｑ２２が〔
１５〕になったとき“１”になり、内容Ｑ２，が
。従って、この期間には、パルスＰ，２に代わってパル
スＰ，．が出力Ｑ，として取り出され、カウンタ２２に
供給されるので、すなわち、パルスＰ，２の１サイクル
期間に、２サイクルのパルスＰ，．が供給されるので、
カウンタ２２のカワントは、〔１〕だけ進むことになる
。従って、時点ｔ２後にカウンタ２２の内容が〔Ｉ５〕
になるとき、これは進んでいるので、早く〔１５〕にな
り、従って、フリツプフロツプ回路６３がセットされる
タイミングが早くなるので、出力Ｑ３のパルス幅は増加
する。 すなわち、変調パルスＰｕが供期台されると、出力Ｑ３
のパルス幅は、以前の値ｒから所定基△ｒ（パルスＰ，
２の１サイクル分）だけ大きくなり、ＰＷＭ変調された
ことになる。そして、続く時点ｔ３にカウンタ２１の内
容が１〕になると、ナンド回路３１の出力によりフリツ
プフロツプ回珍６１はリセツトミれてＱ，＝“０”とな
るので、以前は、時点ｔ，以前と同様、変調パルスＰｕ
，Ｐｄが供給されないかぎり、出力Ｑ３のパルス幅は（
ｙ十△ｙ）の状態にある。 そして、再び変調パルスＰｕが供給されれば、同様の動
作が行われ、変調パルスＰｕが供給されるごとに出力Ｑ
３のパルス幅は、△ｙづつ大きくなる。一方、第４図に
示すように（時点ｔ，以前は第３図と同じ）、時点りこ
変調パルスＰｄが供給されると、フリツプフロツプ回路
６２がセットされてＱ２＝“１”となり、この状態が時
点ｔ３まで続く。 そして、時点ら‘こＱ５６＝“１”になると、Ｑ３４＝
“１”なるので、これにより出力Ｑ４，は、パルスＰ，
２の１サイクル分が欠けることになり、従って、カウン
タ２２のカウントは、〔１〕だけ遅れることになる。従
って、フリップフロップ回路６３がセットされるタイミ
ングが遅くなるので、出力Ｑ６３のパルス幅は減少し、
すなわち、変調パルスＰｄが供給されると、出力Ｑ匁の
パルス幅は、以前の値ｙから所定量△ｙだけ小さくなり
、ＰＷＭ変調されたことになる。 そして時点ら以後は、変調パルスＰｕ， Ｐｄが供給さ
れないかぎり出力Ｑ６８のパルス幅は（ｙ−△ｙ）であ
り、再び変調パルスＰｄが供給されれば、変調パルスＰ
ｄが供Ｖ給されるごとに出力Ｑ６３のパルス幅は、△ｙ
づつ小さくなる。 こうして、出力Ｑ母‘ま、変調パルスＰｕ，Ｐｄごとに
パルス幅が△ｙづつ増減し、従って、出力Ｑ３は、変調
パルスＰｕ，ＰｄによってＰＷＭ変調されたＰＷＭパル
スである。 そして、このパルスＱ６３を積分すれば、第１図○の制
御電圧Ｅｄに対応した制御電圧を得ることができる。た
だし、これだけでは、例えば変調パルスＰｄだけが連続
して偽給された場合、不都合を生じてしまう。 すなわち、第５図に示すように、カウンタ２１の内容Ｑ
２，（第５図Ｂ）は、パルスＰ，２（第５図Ａ）の周波
数に対応して一定の速度及び位相で変化している。 そして、時点ｔ，．以前に示すように、変調パルスＰｕ
，Ｐｄ（第５図Ｃ）が供給されなければ、カウンタ２２
の内容Ｑ２２（第５図Ｄ）は、カウンタ２ １の内容Ｑ
２，と同じ速度で、かつ、一定の位相差、この図では〔
１〕だけ進んだ位相差で変化している。そして、ＰＷＭ
パルスである出力Ｑ３（第５図Ｅ）は、内容Ｑ２２が〔
１５〕になったとき“１”になり、内容Ｑ２，が
〔０〕
になったとき“０”になるので、この図では出力Ｑ３の
パルス幅は、パルスＰ，２の２サイクル分になつている
。そして、任意の時点ｔ，．に変調パルスＰｄが供給さ
れると、内容Ｑ２２の位相が遅れるので、出力は３のパ
ルス幅は、パルスＰ，２の１サイクル分に小さくなる。 そして、時点ら２に変調パルスＰｄが供給されると、内
容Ｑ２２の位相がさらに遅れるので、内容Ｑ２２が〔１
５〕になる時点と、内容Ｑ２，が
になったとき“０”になるので、この図では出力Ｑ３の
パルス幅は、パルスＰ，２の２サイクル分になつている
。そして、任意の時点ｔ，．に変調パルスＰｄが供給さ
れると、内容Ｑ２２の位相が遅れるので、出力は３のパ
ルス幅は、パルスＰ，２の１サイクル分に小さくなる。 そして、時点ら２に変調パルスＰｄが供給されると、内
容Ｑ２２の位相がさらに遅れるので、内容Ｑ２２が〔１
５〕になる時点と、内容Ｑ２，が
〔０〕になる時点とが
一致するようになり、従って、フリッブフロツプ回路６
３はセットされると同時にリセットされるので、フリツ
プフロツプ回路６３がリセット優先であるとすれば、出
力Ｑ６３のパルス幅は０になる。さらに時点ｔＢに変調
パルスＰｄが供給されると、内容Ｑ２２の位相はさらに
遅れる。 そしてＱ２２＝〔１５〕のときＱ６３＝“１”になり、
Ｑの＝
一致するようになり、従って、フリッブフロツプ回路６
３はセットされると同時にリセットされるので、フリツ
プフロツプ回路６３がリセット優先であるとすれば、出
力Ｑ６３のパルス幅は０になる。さらに時点ｔＢに変調
パルスＰｄが供給されると、内容Ｑ２２の位相はさらに
遅れる。 そしてＱ２２＝〔１５〕のときＱ６３＝“１”になり、
Ｑの＝
〔０〕のときＱ６３＝“０”になるのであるから
、図のように、出力Ｑ３のパルス幅は最大値になってし
まう。すなわち、変調パルスＰｄだけが連続して供給さ
れると、ＰＷＭパルスＱ６３のパルス幅は、次第に小さ
くなり、ついには０になるが、次に０から急激に最大に
なってしまう。また、フリップフロツプ回路６３がセッ
ト優先であれば、Ｑ６３は第５図Ｅに破線で示すように
、時点ｔ，２の変調パルスＰｄによってパルス幅が最大
になってしまう。 従って、このような出力Ｑ３を使用して第１図において
説明したような方法で音量のリモコンを行っている場合
には、一方向へのりモコン操作を続けると、リモコンの
操作につれて音量が次第に４・さくなり、ついには０（
または穣小）になるが、次の瞬間には０から最大になっ
てしまう。 また、同様に、変調パルスＰｕだけが連続して供野合さ
れた場合には、ＰＷＭパルスＱ８３のパルス幅が次第に
大きくなり、ついには穣大になるが、次に急激に０にな
り、従って、音量は、次第に大きくなり、穣大になると
、次の瞬間には０（または最小）になってしまう。そし
て、このように急激に音量が変化することは、当然のこ
とながら好ましくない。 そこで、第２図の例においては、回路３８，３９が上述
のように設けられている。 すなわち、変調パルスＰｄによってカワンタ２２の内容
Ｑ２２の位相を遅らせているのは、第４図からも明らか
なように出力Ｑ４であり、この出力Ｑ４はカウンタ２
１の内容Ｑ２，が
、図のように、出力Ｑ３のパルス幅は最大値になってし
まう。すなわち、変調パルスＰｄだけが連続して供給さ
れると、ＰＷＭパルスＱ６３のパルス幅は、次第に小さ
くなり、ついには０になるが、次に０から急激に最大に
なってしまう。また、フリップフロツプ回路６３がセッ
ト優先であれば、Ｑ６３は第５図Ｅに破線で示すように
、時点ｔ，２の変調パルスＰｄによってパルス幅が最大
になってしまう。 従って、このような出力Ｑ３を使用して第１図において
説明したような方法で音量のリモコンを行っている場合
には、一方向へのりモコン操作を続けると、リモコンの
操作につれて音量が次第に４・さくなり、ついには０（
または穣小）になるが、次の瞬間には０から最大になっ
てしまう。 また、同様に、変調パルスＰｕだけが連続して供野合さ
れた場合には、ＰＷＭパルスＱ８３のパルス幅が次第に
大きくなり、ついには穣大になるが、次に急激に０にな
り、従って、音量は、次第に大きくなり、穣大になると
、次の瞬間には０（または最小）になってしまう。そし
て、このように急激に音量が変化することは、当然のこ
とながら好ましくない。 そこで、第２図の例においては、回路３８，３９が上述
のように設けられている。 すなわち、変調パルスＰｄによってカワンタ２２の内容
Ｑ２２の位相を遅らせているのは、第４図からも明らか
なように出力Ｑ４であり、この出力Ｑ４はカウンタ２
１の内容Ｑ２，が
〔０〕の期間に“１”になる。
従って、カウンタ２１の内容Ｑ２，がカウンタ２２の内
容Ｑ２２と等しくなった場合には、Ｑ２＝
容Ｑ２２と等しくなった場合には、Ｑ２＝
〔０〕のとき
にはＱ４＝“０”となることによりカウンタ２２のカウ
ントの位相の遅れが防止される。例えば時点ｔ，．に変
調パルスＰｄが供給されると、カウンタ２２の内容Ｑ２
２の位相が遅れてカウンタ２１，２２の内容Ｑ２，，Ｑ
２２の位相は一致するようになり、かつ、Ｑ礎＝
にはＱ４＝“０”となることによりカウンタ２２のカウ
ントの位相の遅れが防止される。例えば時点ｔ，．に変
調パルスＰｄが供給されると、カウンタ２２の内容Ｑ２
２の位相が遅れてカウンタ２１，２２の内容Ｑ２，，Ｑ
２２の位相は一致するようになり、かつ、Ｑ礎＝
〔０〕
であるときには、オア回路３８の出力Ｑ３８（第５図Ｆ
）は“０”となる。 従って、このとき、出力Ｑ４は“０”のままであるから
、カゥンタ２２の内容Ｑ２２の位相が遅れることがない
（第４図で期間ら〜らにＱ４＝“０”であれば、Ｑ，＝
Ｐ，２となり、内容Ｑ凶の位相は遅れない）。 従って、時点ｔ，．以後、変調パルスｐｄがいくら連続
して供給されても、カウンタ２２の内容Ｑ２２の位相は
遅れないので、出力Ｑ俵のパルス幅は最小値（パルスＰ
．２の１サイクル分）になったらこの最小値に保持され
る。また、時点ち，以前、すなわち、出力Ｑ母のパルス
幅が最小になっていない場合には、Ｑ２＝０〕でＱ８＝
“０”になってもＱ幻羊Ｑ２２なので、アンド回路３４
の３入力が同時に“０”になることがなく、変調パルス
Ｐｄが供給されれば、出力Ｑ３のパルス幅は小さくなる
。 一方、変調パルスＰｕが連続して供給された場合には、
カウンタ２２の内容Ｑ２２が〔１０になると、ナンド回
路３９の出力Ｑ４が“０”になり同様にしてＱ３３＝“
１”の状態が続くので、変調パルスＰｕがいくら連続し
て供尊台されても出力Ｑ６３のパルス幅は最大値になっ
たらその最大値に保持される。 こうして、変調パルスＰｕ， Ｐｄによってパルス幅が
変化するＰＷＭパルスＱ６３を得ることができるが、こ
の場合、特にこの発明によれば、第２図からも明らかな
ように、アップダウンカウンタが不要であり、従って、
安価にできる。 また、変調パルスＰｕまたはＰｄが連続して供給されて
も出力Ｑ３のパルス幅が急激に変化することがなく、従
って例えば音量が急激に変化することがない。
であるときには、オア回路３８の出力Ｑ３８（第５図Ｆ
）は“０”となる。 従って、このとき、出力Ｑ４は“０”のままであるから
、カゥンタ２２の内容Ｑ２２の位相が遅れることがない
（第４図で期間ら〜らにＱ４＝“０”であれば、Ｑ，＝
Ｐ，２となり、内容Ｑ凶の位相は遅れない）。 従って、時点ｔ，．以後、変調パルスｐｄがいくら連続
して供給されても、カウンタ２２の内容Ｑ２２の位相は
遅れないので、出力Ｑ俵のパルス幅は最小値（パルスＰ
．２の１サイクル分）になったらこの最小値に保持され
る。また、時点ち，以前、すなわち、出力Ｑ母のパルス
幅が最小になっていない場合には、Ｑ２＝０〕でＱ８＝
“０”になってもＱ幻羊Ｑ２２なので、アンド回路３４
の３入力が同時に“０”になることがなく、変調パルス
Ｐｄが供給されれば、出力Ｑ３のパルス幅は小さくなる
。 一方、変調パルスＰｕが連続して供給された場合には、
カウンタ２２の内容Ｑ２２が〔１０になると、ナンド回
路３９の出力Ｑ４が“０”になり同様にしてＱ３３＝“
１”の状態が続くので、変調パルスＰｕがいくら連続し
て供尊台されても出力Ｑ６３のパルス幅は最大値になっ
たらその最大値に保持される。 こうして、変調パルスＰｕ， Ｐｄによってパルス幅が
変化するＰＷＭパルスＱ６３を得ることができるが、こ
の場合、特にこの発明によれば、第２図からも明らかな
ように、アップダウンカウンタが不要であり、従って、
安価にできる。 また、変調パルスＰｕまたはＰｄが連続して供給されて
も出力Ｑ３のパルス幅が急激に変化することがなく、従
って例えば音量が急激に変化することがない。
第１図はこの発明を説明するための波形図、第２図はこ
の発明の一例の系統図、第３図〜第５図はその動作を説
明するための波形図である。 １２は分周回路、２１，２２はアップカウンタである。 第１図図 Ｎ 船 図 山 舷 図 の 船 図 寸 縦
の発明の一例の系統図、第３図〜第５図はその動作を説
明するための波形図である。 １２は分周回路、２１，２２はアップカウンタである。 第１図図 Ｎ 船 図 山 舷 図 の 船 図 寸 縦
Claims (1)
- １ 第１及び第２のカウンタにおいて入力パルススを一
定の速度でカウントすると共に、変調パルスによつて上
記第２のカウンタに供給される上記入力パルスの数を、
上記第１のカウンタに供給される上記入力パルスの数に
対して増減させて上記第２のカウンタのカウントの位相
を変更し、上記第１及び第２のカウンタの位相差を検出
してこの位相差に対応したパルス幅のＰＷＭパルスを得
るようにしたＰＷＭ変調回路。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53006832A JPS6025929B2 (ja) | 1978-01-25 | 1978-01-25 | Ｐｗｍ変調回路 |
| US06/005,021 US4275354A (en) | 1978-01-25 | 1979-01-19 | Pulse width modulating circuit |
| AU43553/79A AU524471B2 (en) | 1978-01-25 | 1979-01-22 | Pulse width modulating circuit |
| GB7902340A GB2014004B (en) | 1978-01-25 | 1979-01-23 | Pulse width modulation circuits |
| DE19792902710 DE2902710A1 (de) | 1978-01-25 | 1979-01-24 | Impulsbreitenmodulator |
| NL7900605A NL7900605A (nl) | 1978-01-25 | 1979-01-25 | Pulsbreedtemodulatieschakeling. |
| FR7901939A FR2415916B1 (fr) | 1978-01-25 | 1979-01-25 | Modulateur de largeur d'impulsions |
| CA320,252A CA1131722A (en) | 1978-01-25 | 1979-01-25 | Pulse width modulating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53006832A JPS6025929B2 (ja) | 1978-01-25 | 1978-01-25 | Ｐｗｍ変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54100245A JPS54100245A (en) | 1979-08-07 |
| JPS6025929B2 true JPS6025929B2 (ja) | 1985-06-21 |
Family
ID=11649192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53006832A Expired JPS6025929B2 (ja) | 1978-01-25 | 1978-01-25 | Ｐｗｍ変調回路 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4275354A (ja) |
| JP (1) | JPS6025929B2 (ja) |
| AU (1) | AU524471B2 (ja) |
| CA (1) | CA1131722A (ja) |
| DE (1) | DE2902710A1 (ja) |
| FR (1) | FR2415916B1 (ja) |
| GB (1) | GB2014004B (ja) |
| NL (1) | NL7900605A (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344872Y2 (ja) * | 1980-06-03 | 1988-11-21 | ||
| US4370525A (en) * | 1980-11-24 | 1983-01-25 | Bell Telephone Laboratories, Incorporated | Variable rate timing circuit |
| US4508975A (en) * | 1982-09-28 | 1985-04-02 | Rca Corporation | Pulse duration modulator using charge coupled devices |
| US4692710A (en) * | 1985-09-04 | 1987-09-08 | Electronic Design & Research, Inc. | Fundamental and harmonic pulse-width discriminator |
| JPH077904B2 (ja) * | 1987-09-14 | 1995-01-30 | 三菱電機株式会社 | パルス発生回路 |
| US5048064A (en) * | 1988-11-04 | 1991-09-10 | General Signal Corporation | Vital rate decoder |
| JP2868955B2 (ja) * | 1992-07-06 | 1999-03-10 | 株式会社東芝 | パルス発生回路 |
| JP2816389B2 (ja) * | 1992-10-05 | 1998-10-27 | 三菱電機株式会社 | パルス幅変調器 |
| US5504521A (en) * | 1994-06-13 | 1996-04-02 | Display Laboratories, Inc. | Method and apparatus for making corrections in a video monitor during horizontal scan |
| US5696994A (en) * | 1995-05-26 | 1997-12-09 | National Semiconductor Corporation | Serial interface having control circuits for enabling or disabling N-channel or P-channel transistors to allow for operation in two different transfer modes |
| US5969486A (en) * | 1997-01-16 | 1999-10-19 | Display Laboratories, Inc. | Detecting horizontal blanking time in cathode ray tube devices |
| DE10041331B4 (de) * | 2000-08-23 | 2004-10-28 | Siemens Ag | Erzeugungsverfahren für einen Ausgabetakt und hiermit korrespondierende Takterzeugungsschaltung |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3578956A (en) * | 1969-05-13 | 1971-05-18 | Allen Bradley Co | Phase modulator of two dynamic counters |
| JPS5116104B1 (ja) * | 1971-06-25 | 1976-05-21 | ||
| US3697879A (en) * | 1971-08-31 | 1972-10-10 | Eltee Pulsitron | On-off pulse time control |
| GB1437473A (en) * | 1973-05-17 | 1976-05-26 | Thorn Electrical Ind Ltd | Television receivers |
| CH1419273A4 (ja) * | 1973-10-04 | 1976-01-30 | ||
| DE2608268C2 (de) * | 1976-02-28 | 1978-04-13 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zum Erzeugen einer veränderbaren Folge von Impulsen und Schaltungsanordnung zur Durchführung des Verfahrens |
| DE2608265C2 (de) * | 1976-02-28 | 1978-04-27 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Mehrphasen-MOS-Schaltung zur Impulsdaueränderung |
| US4166246A (en) * | 1978-01-23 | 1979-08-28 | Nordson Corporation | Digital control system for automatically compensating for conveyer movement changes |
-
1978
- 1978-01-25 JP JP53006832A patent/JPS6025929B2/ja not_active Expired
-
1979
- 1979-01-19 US US06/005,021 patent/US4275354A/en not_active Expired - Lifetime
- 1979-01-22 AU AU43553/79A patent/AU524471B2/en not_active Ceased
- 1979-01-23 GB GB7902340A patent/GB2014004B/en not_active Expired
- 1979-01-24 DE DE19792902710 patent/DE2902710A1/de active Granted
- 1979-01-25 NL NL7900605A patent/NL7900605A/xx not_active Application Discontinuation
- 1979-01-25 FR FR7901939A patent/FR2415916B1/fr not_active Expired
- 1979-01-25 CA CA320,252A patent/CA1131722A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54100245A (en) | 1979-08-07 |
| NL7900605A (nl) | 1979-07-27 |
| DE2902710C2 (ja) | 1988-03-24 |
| CA1131722A (en) | 1982-09-14 |
| FR2415916B1 (fr) | 1986-04-18 |
| GB2014004B (en) | 1982-04-28 |
| FR2415916A1 (fr) | 1979-08-24 |
| US4275354A (en) | 1981-06-23 |
| GB2014004A (en) | 1979-08-15 |
| DE2902710A1 (de) | 1979-07-26 |
| AU4355379A (en) | 1979-08-02 |
| AU524471B2 (en) | 1982-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025929B2 (ja) | Ｐｗｍ変調回路 | |
| US3144623A (en) | Frequency generator system | |
| US3238300A (en) | Delay line | |
| US5099180A (en) | Ultrasonic motor driving circuit | |
| EP0505121A2 (en) | Frequency control circuitry | |
| JPH0338774B2 (ja) | ||
| US4382694A (en) | Timepiece circuit for compensating time lag joined with reset releasing | |
| US5850161A (en) | Digital FM demodulator using pulse generators | |
| US4558457A (en) | Counter circuit having improved output response | |
| US3931531A (en) | Overlapped signal transition counter | |
| US4158785A (en) | Pulse regulation delay line modulator | |
| US3739289A (en) | Apparatus for demodulation of phase difference modulated data | |
| US3422312A (en) | Electronic switching devices | |
| SU467333A1 (ru) | Устройство дл контрол длительности переходных процессов | |
| US4620119A (en) | Dual-mode timer circuit | |
| JPS5915411B2 (ja) | ケイスウカイロ | |
| SU1758846A1 (ru) | Генератор опорной частоты | |
| JP2648958B2 (ja) | パルス挿入回路 | |
| SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| JPH0262963B2 (ja) | ||
| KR200145465Y1 (ko) | 리세트신호 발생회로 | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| JP2664958B2 (ja) | クロックデューティ調整回路 | |
| JPH0324088B2 (ja) | ||
| SU963033A1 (ru) | Преобразователь угла поворота вала в дискретное приращение фазы |