JPH0262963B2 - - Google Patents
Info
- Publication number
- JPH0262963B2 JPH0262963B2 JP55083810A JP8381080A JPH0262963B2 JP H0262963 B2 JPH0262963 B2 JP H0262963B2 JP 55083810 A JP55083810 A JP 55083810A JP 8381080 A JP8381080 A JP 8381080A JP H0262963 B2 JPH0262963 B2 JP H0262963B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- frequency
- original signal
- original
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明は周波数の高い原信号をカウンタで分周
して位相同期回路等の位相基準信号に用いる信号
の移相回路に関する。
して位相同期回路等の位相基準信号に用いる信号
の移相回路に関する。
第１図Ａを通常の位相基準信号であるとする
と、例えば第１図Ｂの如くＰ，Ｑ，Ｒ点におい
て、それぞれt1，t2，t3だけ位相を進め、或いは
遅らせることによつて基準信号を変化させる場合
がある。第２図は従来の基準信号発生回路を示
し、原信号発振器１の出力をカウンタ２で分周す
ることによつて基準信号３を得ており、移相はカ
ウンタ２のリセツト端子４にリセツト信号を印加
することにより基準信号３の位相をずらせること
ができる。この様子を第３図に示す。リセツト信
号が印加されなければカウンタ２出力にはａ，
ｂ，ｄ…と等間隔の信号が得られ、ｂから時間t4
だけ経過した時にリセツト信号が印加されたとす
ると、ｄに発生すべき信号が前もつてｃの時点で
発生し、以後はｃから前記ａ−ｂの間隔t0でｅ，
ｆ…と信号が発生する。この場合、ｃの時点にお
いてカウンタ２出力の位相は変化しているが、ｄ
→ｃの時間を決定するものは時間t4であり、直接
ｃ−ｄ間の時間ではなく、ｂからの時間を与える
ことによつてｃ−ｄ間の時間を決めている。従つ
てリセツト信号を印加する時刻が限定され、移相
を行いたい任意の時点で必要な量の移相を行うこ
とはできない。即ち、ｃ−ｄ間に相当する移相を
行う場合には、時間t4を計算して、ｂから時間t4
後に前記リセツト信号を印加しなければならず、
移相量が小さい場合には精度を十分に取れないも
のである。更にカウンタ２を単にリセツトする構
成であるため、位相を遅らせることはできないも
のである。
と、例えば第１図Ｂの如くＰ，Ｑ，Ｒ点におい
て、それぞれt1，t2，t3だけ位相を進め、或いは
遅らせることによつて基準信号を変化させる場合
がある。第２図は従来の基準信号発生回路を示
し、原信号発振器１の出力をカウンタ２で分周す
ることによつて基準信号３を得ており、移相はカ
ウンタ２のリセツト端子４にリセツト信号を印加
することにより基準信号３の位相をずらせること
ができる。この様子を第３図に示す。リセツト信
号が印加されなければカウンタ２出力にはａ，
ｂ，ｄ…と等間隔の信号が得られ、ｂから時間t4
だけ経過した時にリセツト信号が印加されたとす
ると、ｄに発生すべき信号が前もつてｃの時点で
発生し、以後はｃから前記ａ−ｂの間隔t0でｅ，
ｆ…と信号が発生する。この場合、ｃの時点にお
いてカウンタ２出力の位相は変化しているが、ｄ
→ｃの時間を決定するものは時間t4であり、直接
ｃ−ｄ間の時間ではなく、ｂからの時間を与える
ことによつてｃ−ｄ間の時間を決めている。従つ
てリセツト信号を印加する時刻が限定され、移相
を行いたい任意の時点で必要な量の移相を行うこ
とはできない。即ち、ｃ−ｄ間に相当する移相を
行う場合には、時間t4を計算して、ｂから時間t4
後に前記リセツト信号を印加しなければならず、
移相量が小さい場合には精度を十分に取れないも
のである。更にカウンタ２を単にリセツトする構
成であるため、位相を遅らせることはできないも
のである。
このように従来の移相回路では、移相時間設定
の自由度がなく、位相を遅らせることができず、
また精密な移相を任意には行えないという欠点が
ある。
の自由度がなく、位相を遅らせることができず、
また精密な移相を任意には行えないという欠点が
ある。
本発明は上記従来の欠点に鑑みてなされたもの
であつて、以下本発明の各実施例を第４図〜第１
１図に基づいて説明する。
であつて、以下本発明の各実施例を第４図〜第１
１図に基づいて説明する。
第４図では、原信号発振器１出力の原信号１′
はスイツチ５の一方の接点Ｘへ印加され、スイツ
チ５の他方の接点Ｙへは、前記原信号１′が第１
の周波数変換器としての第１のカウンタ６を介し
て入力されている。接点Ｘと接点Ｙに入力された
入力を択一的に出力する前記スイツチ５出力は、
第２のカウンタ７を介して位相基準信号３として
出力される。
はスイツチ５の一方の接点Ｘへ印加され、スイツ
チ５の他方の接点Ｙへは、前記原信号１′が第１
の周波数変換器としての第１のカウンタ６を介し
て入力されている。接点Ｘと接点Ｙに入力された
入力を択一的に出力する前記スイツチ５出力は、
第２のカウンタ７を介して位相基準信号３として
出力される。
通常、前記スイツチ５は接点Ｙ側に接続されて
おり、第１のカウンタ６出力を第２のカウンタ７
に入力し、第１、第２のカウンタ６，７を直列に
接続して必要な分周比を得ている。ここで第１の
カウンタ６の分周比を１／２、第２のカウンタ７
の分周比を２／Ｎとした場合の動作を第５図を用
いて説明する。
おり、第１のカウンタ６出力を第２のカウンタ７
に入力し、第１、第２のカウンタ６，７を直列に
接続して必要な分周比を得ている。ここで第１の
カウンタ６の分周比を１／２、第２のカウンタ７
の分周比を２／Ｎとした場合の動作を第５図を用
いて説明する。
スイツチ５が接点Ｙ側に接続されている時は
１／２×２／Ｎ＝１／Ｎの分周比となつて、第２のカウ
ン タ７出力には第５図Ｄに示すｇからＮ個の原信号
１′がカウントされた後のｈの時点で基準信号３
が発生する。またスイツチ５がｇとｈの間に、第
５図Ｃに示すように期間t5だけ接点Ｘ側に切換え
られると第２のカウンタ７へは原信号１′、即ち
第１のカウンタ６の出力の２倍の周波数が入力さ
れ、期間t5に接点Ｙ側に接続されていれば第５図
Ａに示すｎ、ｎ＋１、ｎ＋３の合計４個の信号が
第２のカウンタ７に入力される間に、第５図Ｂに
示すｍ、ｍ＋１……ｍ＋６の合計７個の信号が第
２のカウンタ７に入力されるため、期間t5だけ接
点Ｘ側にスイツチ５を切換えたことによつて、第
２のカウンタ７は期間t5をも接点Ｙ側に接続され
ている場合に比べて余分に３個の信号をカウント
することになり、その結果第２のカウンタ７出力
には第５図Ｄの前記ｈよりも原信号１′の６個分
前のｉの時点に信号が発生することになる。即
ち、スイツチ５を期間t5の間も継続して接点Ｙ側
に接続した通常時に比べて位相が3/Nだけ進むも
のである。
１／２×２／Ｎ＝１／Ｎの分周比となつて、第２のカウ
ン タ７出力には第５図Ｄに示すｇからＮ個の原信号
１′がカウントされた後のｈの時点で基準信号３
が発生する。またスイツチ５がｇとｈの間に、第
５図Ｃに示すように期間t5だけ接点Ｘ側に切換え
られると第２のカウンタ７へは原信号１′、即ち
第１のカウンタ６の出力の２倍の周波数が入力さ
れ、期間t5に接点Ｙ側に接続されていれば第５図
Ａに示すｎ、ｎ＋１、ｎ＋３の合計４個の信号が
第２のカウンタ７に入力される間に、第５図Ｂに
示すｍ、ｍ＋１……ｍ＋６の合計７個の信号が第
２のカウンタ７に入力されるため、期間t5だけ接
点Ｘ側にスイツチ５を切換えたことによつて、第
２のカウンタ７は期間t5をも接点Ｙ側に接続され
ている場合に比べて余分に３個の信号をカウント
することになり、その結果第２のカウンタ７出力
には第５図Ｄの前記ｈよりも原信号１′の６個分
前のｉの時点に信号が発生することになる。即
ち、スイツチ５を期間t5の間も継続して接点Ｙ側
に接続した通常時に比べて位相が3/Nだけ進むも
のである。
この説明からも明らかなように、スイツチ５の
接点Ｙ側→接点Ｘ側への切換えは、ｇとｉの間で
あればいつ切換えられても良く、その切換え期間
t5だけで移相量を決定できる。従つて移相量を直
接にかつ正確に与えることができる。
接点Ｙ側→接点Ｘ側への切換えは、ｇとｉの間で
あればいつ切換えられても良く、その切換え期間
t5だけで移相量を決定できる。従つて移相量を直
接にかつ正確に与えることができる。
上記実施例では、第１のカウンタ６の分周比を
１／２としたが、この分周比は任意に設定でき
る。
１／２としたが、この分周比は任意に設定でき
る。
また、第２の実施例として、接点Ｙを原信号発
振器１との間に第１のカウンタ６に代つて周波数
逓倍器を介装して、通常時にスイツチ５を接点Ｘ
側に接続し、任意の時点で移相に必要な期間t5だ
け接点Ｙ側に接続するようにしても同様の効果が
得られる。この場合第２のカウンタ７の分周比を
１／Ｎとすれば良い。
振器１との間に第１のカウンタ６に代つて周波数
逓倍器を介装して、通常時にスイツチ５を接点Ｘ
側に接続し、任意の時点で移相に必要な期間t5だ
け接点Ｙ側に接続するようにしても同様の効果が
得られる。この場合第２のカウンタ７の分周比を
１／Ｎとすれば良い。
更に上記第１、第２の実施例において、接点Ｘ
側と接点Ｙ側への接続状態を入れ換えた場合に
は、期間t5に本来カウントされるべき信号数より
も少ない数の信号しか供給されないことは、上述
の説明から容易に類推される。従つて、この場合
には第２のカウンタ７出力にはｈの時点よりも遅
れた時点で信号が発生し、位相を遅らせることも
できる。
側と接点Ｙ側への接続状態を入れ換えた場合に
は、期間t5に本来カウントされるべき信号数より
も少ない数の信号しか供給されないことは、上述
の説明から容易に類推される。従つて、この場合
には第２のカウンタ７出力にはｈの時点よりも遅
れた時点で信号が発生し、位相を遅らせることも
できる。
第６図は第４図の第３の実施例を示し、原信号
発振器１とスイツチ５の接点Ｘとの間に、第２の
周波数変換器として第１のカウンタ６とは分周比
の異なる第３のカウンタ８を介装して構成されて
おり、スイツチ５によつて第２のカウンタ７の計
数入力へ供給される信号を一時的に切換えること
によつても同様の効果が得られる。
発振器１とスイツチ５の接点Ｘとの間に、第２の
周波数変換器として第１のカウンタ６とは分周比
の異なる第３のカウンタ８を介装して構成されて
おり、スイツチ５によつて第２のカウンタ７の計
数入力へ供給される信号を一時的に切換えること
によつても同様の効果が得られる。
第６図の実施例では第２の周波数変換器として
第３のカウンタ８を用いたが、第２の周波数変換
器として逓倍器を用いて構成することもでき、ま
た第１、第３のカウンタ６，８に代つて逓倍数の
異なる逓倍器をそれぞれ用いて構成することもで
きる。
第３のカウンタ８を用いたが、第２の周波数変換
器として逓倍器を用いて構成することもでき、ま
た第１、第３のカウンタ６，８に代つて逓倍数の
異なる逓倍器をそれぞれ用いて構成することもで
きる。
第７図は他の実施例を示し、１ａ，１ｂは発振
周波数の異なる第１、第２の原信号発振器で、カ
ウンタ７の計数入力へは、スイツチ５によつて第
１又は第２の原信号発振器１ａ，１ｂ出力が択一
的に供給されるよう構成され、スイツチ５は必要
移相量に応じて所定期間だけ一時的に他方に切換
えられる。
周波数の異なる第１、第２の原信号発振器で、カ
ウンタ７の計数入力へは、スイツチ５によつて第
１又は第２の原信号発振器１ａ，１ｂ出力が択一
的に供給されるよう構成され、スイツチ５は必要
移相量に応じて所定期間だけ一時的に他方に切換
えられる。
第８図は第４図実施例の動作の安定度を得るこ
とができる実施例を示し、９はスイツチ５の切換
えを制御する制御回路で、原信号１′または原信
号１′に同期した信号が一方の入力１０に印加さ
れ、他方の入力１１へは第９図Ａに示すように移
相制御信号Ｇが入力される。ここで入力１への信
号が第１１図Ｂに示す周期の信号であるとする
と、制御回路９は移相制御信号Ｇに対して第９図
Ｃに示す期間t5だけスイツチ５を一時的に切換え
るよう作用する。従つてスイツチ５の切換えのタ
イミングが常に原信号１′に同期して動作の不安
定がなくなるものである。また期間t5を、入力１
０に印加された第９図Ｂの信号を計数することに
よつて得れば、移相量は原信号１′と同期したタ
イミングで得られ、精度、安定度は移相制御信号
Ｇのばらつきに依らなくなる。これは第６図の実
施例においても同様であり、第７図の実施例にお
いては、発振器１ａ又は１ｂの出力に同期してス
イツチ５を切換えることによつて同様の効果が得
られる。
とができる実施例を示し、９はスイツチ５の切換
えを制御する制御回路で、原信号１′または原信
号１′に同期した信号が一方の入力１０に印加さ
れ、他方の入力１１へは第９図Ａに示すように移
相制御信号Ｇが入力される。ここで入力１への信
号が第１１図Ｂに示す周期の信号であるとする
と、制御回路９は移相制御信号Ｇに対して第９図
Ｃに示す期間t5だけスイツチ５を一時的に切換え
るよう作用する。従つてスイツチ５の切換えのタ
イミングが常に原信号１′に同期して動作の不安
定がなくなるものである。また期間t5を、入力１
０に印加された第９図Ｂの信号を計数することに
よつて得れば、移相量は原信号１′と同期したタ
イミングで得られ、精度、安定度は移相制御信号
Ｇのばらつきに依らなくなる。これは第６図の実
施例においても同様であり、第７図の実施例にお
いては、発振器１ａ又は１ｂの出力に同期してス
イツチ５を切換えることによつて同様の効果が得
られる。
実施例において、移相は進みあるいは遅れの何
れか一方しか行つていないが、カウンタ７の計数
入力への信号の供給を３接点にする等の手段によ
り、進みあるいは遅れを選択的に施すことができ
る移相回路を作ることが可能である。また位相の
変化は、１回与える毎に発生するため、任意の時
刻に何回でも与えることができるのは云うまでも
ない。また切換手段としては論理ゲートを使用し
ても良い。
れか一方しか行つていないが、カウンタ７の計数
入力への信号の供給を３接点にする等の手段によ
り、進みあるいは遅れを選択的に施すことができ
る移相回路を作ることが可能である。また位相の
変化は、１回与える毎に発生するため、任意の時
刻に何回でも与えることができるのは云うまでも
ない。また切換手段としては論理ゲートを使用し
ても良い。
以上説明のように本発明によると、原信号を分
周して基準信号を得る回路において、カウンタの
計数入力への信号を任意の時刻に一時的に増加さ
せ、あるいは減少させることにより、出力信号の
位相を任意の量だけ移相させることができるもの
であつて、移相時間設定の自由度が増すと共に精
密な移相を任意に行えるものである。
周して基準信号を得る回路において、カウンタの
計数入力への信号を任意の時刻に一時的に増加さ
せ、あるいは減少させることにより、出力信号の
位相を任意の量だけ移相させることができるもの
であつて、移相時間設定の自由度が増すと共に精
密な移相を任意に行えるものである。
第１図は基準信号の移相説明図、第２図は従来
の信号発生回路構成図、第３図は第２図のタイミ
ング図、第４図〜第９図は本発明の実施例を示
し、第４図は信号発生回路構成図、第５図は第４
図のタイミング図、第６図は第４図の他の実施例
の構成図、第７図は他の実施例の構成図、第８図
は第４図の他の実施例の構成図、第９図は第８図
のタイミング図である。 １，１ａ，１ｂ…原信号発振器、１′…原信号、
３…基準信号、５…スイツチ〔切換手段〕、６…
第１のカウンタ〔第１の周波数変換器〕、７…第
２のカウンタ〔カウンタ〕、８…第３のカウンタ
〔第２の周波数変換器〕、９…制御回路。
の信号発生回路構成図、第３図は第２図のタイミ
ング図、第４図〜第９図は本発明の実施例を示
し、第４図は信号発生回路構成図、第５図は第４
図のタイミング図、第６図は第４図の他の実施例
の構成図、第７図は他の実施例の構成図、第８図
は第４図の他の実施例の構成図、第９図は第８図
のタイミング図である。 １，１ａ，１ｂ…原信号発振器、１′…原信号、
３…基準信号、５…スイツチ〔切換手段〕、６…
第１のカウンタ〔第１の周波数変換器〕、７…第
２のカウンタ〔カウンタ〕、８…第３のカウンタ
〔第２の周波数変換器〕、９…制御回路。
Claims (1)
- 【特許請求の範囲】 １ カウンタによつて原信号を分周して基準信号
を得る信号発生回路において、原信号を出力する
発振器と、前記原信号を分周または逓倍する周波
数変換器と、原信号と前記周波数変換器の出力信
号とを切換えて一方の信号を択一的に出力する切
換手段と、前記切換手段の出力信号を分周して基
準信号を出力するカウンタとを設け、前記切換手
段を基準信号の必要移相量に応じて所定期間だけ
原信号に同期した信号に同期したタイミングで一
時的に切換えて、前記カウンタの計数入力に供給
される信号周波数を、一時的に高くして進みの位
相変化または一時的に低くして遅れの位相変化を
与えるよう構成したことを特徴とする移相回路。 ２ カウンタによつて原信号を分周して基準信号
を得る信号発生回路において、原信号を出力する
発振器と、前記原信号を分周または逓倍する第１
の周波数変換器と、原信号を前記第１の周波数変
換器とは異なる倍率で分周または逓倍する第２周
波数変換器の出力信号と前記第１の周波数変換器
の出力信号とを切換えて一方の信号を択一的に出
力する切換手段と、前記切換手段の出力信号を分
周して基準信号を出力するカウンタとを設け、前
記切換手段を基準信号の必要移相量に応じて所定
期間だけ原信号に同期した信号に同期したタイミ
ングで一時的に切換えて、前記カウンタの計数入
力に供給される信号周波数を、一時的に高くして
進みの位相変化または一時的に低くして遅れの位
相変化を与えるよう構成したことを特徴とする移
相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8381080A JPS579125A (en) | 1980-06-19 | 1980-06-19 | Phase shift circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8381080A JPS579125A (en) | 1980-06-19 | 1980-06-19 | Phase shift circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS579125A JPS579125A (en) | 1982-01-18 |
| JPH0262963B2 true JPH0262963B2 (ja) | 1990-12-27 |
Family
ID=13813017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8381080A Granted JPS579125A (en) | 1980-06-19 | 1980-06-19 | Phase shift circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS579125A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187913A (ja) * | 1984-03-07 | 1985-09-25 | Matsushita Electric Ind Co Ltd | 永久磁石消去ヘツド |
| US4677395A (en) * | 1986-03-03 | 1987-06-30 | Tektronix, Inc. | Digital phase shifter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532064B2 (ja) * | 1971-12-17 | 1978-01-25 | ||
| JPS5223241U (ja) * | 1975-08-06 | 1977-02-18 | ||
| JPS5472657A (en) * | 1977-11-21 | 1979-06-11 | Hewlett Packard Yokogawa | Digital phase difference signal generator |
-
1980
- 1980-06-19 JP JP8381080A patent/JPS579125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS579125A (en) | 1982-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781056A (en) | Variable delay circuit | |
| US4225824A (en) | Frequency adjusting circuit | |
| JPH0262963B2 (ja) | ||
| JPH0411051B2 (ja) | ||
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JPS5922406B2 (ja) | 同調装置 | |
| JP2666479B2 (ja) | クロック切換回路及びクロック切換方法 | |
| KR100286695B1 (ko) | 피엘엘 기준클럭 인가장치 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JPS6312424B2 (ja) | ||
| JPS6333739B2 (ja) | ||
| JPS61140221A (ja) | タイミング発生回路 | |
| JPS63142715A (ja) | 従属同期回路 | |
| JP3049582B2 (ja) | パターン発生回路 | |
| JPH0337332B2 (ja) | ||
| JPS63169812A (ja) | パルス発振回路 | |
| JPS6345061Y2 (ja) | ||
| JPH03245608A (ja) | クロックデューティ制御回路 | |
| JP2940220B2 (ja) | Ｆｓｋ変調器 | |
| JPS5940325B2 (ja) | パルス幅調整装置 | |
| JPS6128424Y2 (ja) | ||
| JPS61131612A (ja) | クロツクパルス作成回路 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JPS59210756A (ja) | Ｆｓｋ変調装置 | |
| JPS6311689B2 (ja) |