JPS60260213A

JPS60260213A - Ｃｒ型発振器

Info

Publication number: JPS60260213A
Application number: JP59117073A
Authority: JP
Inventors: Hiroshi Mobara; 茂原　宏; Hidemi Izeki; 伊関　秀美; Koichi Sato; 晃一佐藤
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1984-06-07
Filing date: 1984-06-07
Publication date: 1985-12-23
Also published as: JPH0568892B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はＣＲ型発振器に係シ、特に発振周波数を予め
設定される許容範囲内に収めて安定した発振信号が得ら
れるように改良したものに関する。

〔発明の技術的背景とその問題点〕

周知のようにＣＲ型発振器は、抵抗Ｒ及びコンデンサＣ
によるＣＲ時定数回路の充放電極性を切換えることによ
シ発振動作を行なうものである。その−例として、第１
図に示す３段インバータ型のものが挙げられる。つマシ
、この３段インバータ型ＣＲ発振器は、第１乃至第３の
インバータエＮ′ｖｌ−ＩＮ′ｖ３を直列に接続し、第
２のインバータＩＮＶ、の出力端をコンデンサＣを介し
て第１のインバータＩＮＶＩの入力端に接続し、第３の
インバータＩＮＶ３の出力端を抵抗Ｒを介して第１のイ
ンバータＩＮＶ、の入力端に接続するようにし、上記第
１乃至第３のインバータＩＮＶ　１　％　ＩＮＶ　３に
よシＣＲ時定数回路の充放電極性を切換えて、発振信号
φ８（発振周波数をｆ　とする）を得るものである。

１１０ここで、上記３段インノ々−タ型ＣＲ発振器の動作特性
について述べる。

一般に、上記発振周波数ｆ。、ｅは次式で表わされる。

ｊ　＝−ニー　・・・・・・・・・（１）Ｏｓｅ　Ｋ、
ＣＲこの場合、理想的にＫが定数であるとすると、一定の発
振周波を得られることになるが、実際には電源電圧、温
度等のＡ’ラメータが変動することによシ、Ｋは定数に
なシ得ない。

例えば、上記電源電圧の条件に限定して集積回路で構成
した場合について考えてみると、電源電圧をｖＤＤ〔ｖ
〕、インバータの回路しきい値電圧をＶｔｈｃＣｖ〕と
したとき、（１）式のＫは、で表わされ、また上記回路
しきい値電圧ｖｔｈｅは、で表わされる。

したがって、発振周波数ｆ。８ａは、（ｉ）〜（３）式
から明らかなように、電源電圧ｖＤＤやトランジスタの
しきい値電圧ｖ　、■　が変化すると変ｔｈ＊　ｔｈｐ動することになる。ここで、設定した発振周波数ｆ。ｌ
Ｉｃに対して実際の発振周波数をｆ−０とすると、電源
電圧ｖＤＤに対する周波数変動比ｆ’ｏ　ＩＩ　ｅ　／
ｆｏ　８　ｅの特性は、第２図に示すようになる。

つまシ、この第２図かられかるように、発振周波数ｆ。

８ｅは電源電圧ｖＤＤの低電圧領域において急激に変化
するものである。

また、詳細は省くが、上記のようなＣＲ型発振Ｉでは温
度／４’ラメータの変動についても発振周波数の変動要
因となっておシ、以上大きな要因である２つのパラメー
タによシ発振周波数ｆｏＢｃは非常に不安定な状態とな
る。

一方、上記ＣＰ、型発振器には、第３図に示すように、
ＣＲ時定数回路に対して、発振信号源−ノ上限しベル及
ヒ下限レベル（シュミットレベル）を設定する増幅器Ａ
１１第１及び第２のインバータＩＮＶ４　、　ＩＮＶｓ
　、Ｐチャネル・トランジスタＱ１で構成される帰還回
路を接続して外るシニミット型ＣＲ発振器があるが、こ
の場合でも上記２つの・母うメータ変動によシ発振周波
数ｆ。ｓｃの変動が発生し、さらに上記シュミットレベ
ルの変動も発生してしまう。

〔発明の目的〕

−タが変動しても略安定した発振周波数の発振信号が得
られ、且つ誤動作がなくしかも短時間で所ψする発振周
波数が得られる極めて良好なＣＲ型発振器を提供するこ
とを目的とする。

〔発明の概要〕

すなわち、この発明においては、上記の目的。

を達成するために、複数個の時定数素子をそれぞれ選択
的に接続して時定数を可変することによシ、発振周波数
を予め設定した許容周波範囲内に収めるとともに、発振
の初期段階における発振周波数を許容周波数範囲内に収
めるために、電源の投入時、所定時間強制的に上記複数
個の時定数素子を接続／切シ離し制御するもので、複数
個の時定数素子をそれぞれ選択的に接続して時定数を可
変することによシ発振周波数を可変し得るＣＲ型発振回
路、基準周波数信号を生成する基準周波数信号生成手段
、前記ＣＲ型発振回路から出力される発振信号及び前記
基準周波数信号の各周波数を比較することによシ前記発
振信号の発振周波数が予め設定される許容周波数範囲内
にあるか許容周波数以上かあるいは−許容周波数以下か
を判定する発振周波数判定手段、この発振周波数判定手
段で前記発振周波数が許容周波数以上と判定されたとき
第１の制御信号を発生し許容周波数以下と判定されたと
き第２の制御信号を発生する制御信号発生手段、前記第
１の制御信号の発生に応じて前記複数個の時定数素子を
前記発振局・波数が下がるように選択切換接続し前記第
２の制御信号の発生に応じて前記複数個の時定数素子を
前記発振周波数が上がるように選択切換制御する選択制
御切換手段、および電源の投入時に所定時間前記ＣＲ型
発振回路の時定数素子を強制的に接続／切シ離し制御し
て発信信号の周波数を予め設定した許容周波数範囲内に
設定する発、振初期設定手段を設けたものである。

〔発明の実施例〕

以下、第４図乃至第９図を参照してこの発明の一実施例
を詳細に説明する。

第４図はその基本構成を示すもので、図中１１はＣＲ型
発振回路である。このＣＲＲ発振回路１１は、複数個の
時定数素子を有しておシ、との複数個の時定数素子をそ
れぞれ選択的に接続して時定数を可変することによシ、
発振出力の　１周波数を可変し得るようになされている
。このＣＢ型発振回路１１から出力される発振信号φ８
は、発振周波数判定回路１２に供給される。

この発振周波数判定回路１２に゛は、上記発振信号φ８
と共に図示しない基準周波数信号生成回路から出力され
る基準周波数信号φ８を入力し、この２つの信号φ、、
φ１の各周波数を比較することによシ、発振信号φ８の
発振周波数ｆ。。が予め設定される許容周波数範囲内に
あるか、許容周波数以上か、許容周波数以下かを判定し
、各判定結果に応じた判定信号を生成出力するものであ
る。この判定信号は制御信号発生回路１３に供給される
。

上記制御信号発生回路１３は、上記判定信号に応じて、
つまシ上記発振周波数ｆｏｓｃが許容周波数範囲内にあ
ると判定されたとき制御信号の発生を停止し、許容周波
数以上と判定されたとき発振周波数ｆ。８ｅを下げるダ
ウン制御信号を発生し、許容周波数以下と判定さｈたと
き発振周波数ｆ。Ｂｅを上げるアラで制御、信号を発生
するものである。そして、この制御信号が、選択切換制
御回路１４に供給される。

この選択切換制御回路１４は、上記制御信号がダウン制
御信号であるとき、このダウン制御信号の発生に応じて
上記ＣＲ型発振回路１１の複数個の時定数素子を、発振
周波数ｆ。８ｃが下がる方向に順次選択切換接続し、上
記制御信号がアッノ制御何号であるとき、このアップ制
御信　号の発生に応じて上記複数個の時定数素子を、発
振周波数ｆ。、。が上がる方向に順次選択切要接続する
ように制御するものである。

すなわち、上記のように構成したＣＲ型光発振器、ＣＲ
Ｒ発振回路１ノから出−力される発振信号φ８の発振周
波数ｆ。８゜と基準周波数信号φ。

の周波数とを常に比較し、この比較結果から上記発振周
波数が許容周波数範囲内にあるか否かを判定し、この判
定結果に基づいてダウン制御信号あるいはアップ制御信
号を発生し、この制御信号の発生に基づいて上記ＣＲ型
発振回路１１の複数個の時定数素子を、発振周波数ｆ　
を下８ｅげる、あるいは上げる方向に順次選択切換制御するよう
にしたもので、これによって上記発振周波数ｆ。８ｃを
常に許容周波数範囲内におさめ、略安定した発振信号φ
、を得ることができる。

ここで、上記ＣＢ型発振器の発振周波数判定手段につい
て、第５図を参照して説明する。

まず、第５図（、）に示す発振信号φ　に対する基単周
波数信号φ、は、第５図（ｂ）に、示すよう忙発振信号
φ、の発振周波数ｆ。８ｃよシ周波数を充分低く設定し
ておく。そして、この２信号φ　、φ！Ｉ　ａから、第５図（ｃ）に示すように、ある一定時間フレー
ムＦ２ｍ（ｍ　”　Ｏｐ　１　＋　２　ｐ　・・’　）
内に、例えば上記発振信号φ及び基準周波数信号φ８の
論埋積をとることにより、発振信号φ、に対応したＬ　
（ｔ＝１　ｐ　２　＊　３　ｔ・・・）個のパルス列を
発生させる。さらに、とのノやルス列を計数して任意の
時間フレームＦ２ｍにおけるｔ個のノ々ルス列をｎビッ
トのデータに変換し、このｎピットデータと所望の発振
周波数、すなわち許容周波数範囲内の周波数に対応した
ｎピットデータとを比較することによシ、上記発振周波
数ｆ。、ｅが許容周波数範囲内におるか、許容周波数以
上か、許容周波数以下かを判定できるようになる。した
がって、任意の時間フレームＦ　において、２ｍ＋１発振周波数ｆ。、Ｃを許容周波数範囲・内におさめるよ
うに制御信号を発生させ、この制御信号により上記ＣＲ
型発振回路１１の複数個の時定数素子を選択切換制御す
れば、発振周波数ｆ　を許ｓＣ容部波数範囲内におさめ、略安定させることができる。

次に、前記３段インバータ型ＣＲ発振器を利用した、こ
の発明に係るＣＲ型発振器の具体的な回路を第６図に示
し、その構成について説明する。

まず、ＣＲ型発振回路１１は、６個の抵抗Ｒｏ〜Ｒ８，
コンデンサＣ１インバーターＮＹ、〜■ＮＶｓ　よシな
る３段インノぐ一夕型発振器に波形整形用のインバータ
ーＮＶ、を接続したもので、このＣＲ型発振回路１１か
ら出力される発振信号φ　はアンドｆ）Ｇｔ＊Ｇ＊に供
給される。

このアンドｒ−）Ｇ、、Ｇ、は、インバーターＮＹ、及
び７ビツトカウンター５と共に発振周波数判定回路１２
を構成するもので、アンドダートＧ！には図示しない基
準周波数信号生成回路から出力される基準周波数信号φ
　が１／８分周回路１６を介して供給され、またアンド
グー）　Ｇ　ｚにはさらにインバーターＮＶγを介して
上記基準周波数信号φ　が供給される。つまり、アンド
グー）Ｇｌは、発振信号φ８と基準周波数信号φ　との
論理積信号φ８．φ８を生成して７ピツトカウンター５
のクロック入力端子ＣＫへ出力し、またアンドゲートＧ
−は、発振信号φ、と反転基準周波数信号φ　との論理
積信号φ　、φをａ　＠　ａ生成してオアゲートＧ３へ出力するものである。

このオアダートＧ３は、２ピツトカウンター？、アンド
グー）Ｇ４〜Ｇ６、インバーターＮｖｓ。

ＩＮＶｅ　と共に状態設定回路１８を構成するもので、
その出力は２ビツトカウンター７のクロック入力端子Ｃ
Ｋに供給される。この２ビツトカウンタ１７の出力Ｑｏ
は、アンドゲートＧａ５ａＳに供給されると共にインバ
ーターＮ％〜を介してアンドゲートＧ６に供給され、ま
た出力Ｑ１は、アンドグー）Ｇ４　、Ｇ６に供給される
と共に、インバーター憤〜を介してアンドダートＧ。

に供給される。そして、上記アンドグー）Ｇ４の出力は
上記オアダートＧ３に供給される。っまシ、とのように
構成した状態設定回路１８は、上記アンドグー）Ｇ６ｔ
Ｇｓから状態設定信号φ３．φ１　、φ８・φ３を出力
するもので、とのり一　′ ち状態設定信号φ　・φ２は上記７ピツトカウンり１５
のリセット端子Ｒに供給される。

この７ビツトカウンター５は、上記状態設定信号φ、・
φ２の出力に応じて上記論理積信号φ、・φ、のパルス
列を計数するととＫよシ、７ビツトのデータに変換して
それぞれ出力端子９０〜Ｑ６から出力するもので、この
うち上位４ビツトの出力Ｑｓ”’−Ｑ＋ｓは４ビツトラ
ッチ回路１９の入力端子り、％Ｄ、に供給される。

この４ビツトラッチ回路１９は、インバータ１Ｎｖ１ｏ
〜ＩＮｖ１３、アンドダートＧ７　ｐ　ａｓ　、’オア
グー）Ｇｏ〜ＧＩＯと共に制御信号発生回路１３を構成
するもので、クロック入力端子ＣＫに上記状態設定信号
φ８・φ！が供給されるようになされておシ、この状態
設定信号φ、・φ１の出力に応じて上記７ビツトカウン
タ１５の上位４ビツト出力Ｑ３〜Ｑ６の値を保持して、
出力端子Ｑ０〜Ｑ３から出力するものである。

このうち、出力ＱｏはインバータＩＮＶ１ｏを介してア
ンドゲートＧγに供給され、出力ＱｔｙＱ２はアンドゲ
ートＧ７に供給されると共にイア　）４−　ＩＩ　ＩＮ
ｖｌｔ　ｖ　ＩＮＶ　１２を介してオアダートＧ９に供
給され、出力Ｑ３はインバータＩＮＶ１．を介してアン
ドダートＧ７＊Ｇｓに供給される。そして、上記オアグ
ー）Ｇ９の出力はアンドグー）Ｇｓに供給され、アンド
グー）Ｇ７の出力はオアグー）Ｇｌｏに供給される。こ
のオアゲートＧＩＯには、上記状態設定信号φ８・φ２
が供給されるようになされておシ、その出力は６ビツト
アツプダウンカウンタ２０のクロック入力端子ＣＫに供
給される。また、上記アンドゲートＧｓの出力は、上記
カウンタ２０のアップダウン制御入力端子Ｕ／Ｄに供給
される。

この６ビツトアツグダウンカウンタ２０は、発振初期設
定回路２１、イン・ぐ−夕ＩＮＶ１４〜ＩＮＶ’１ｓ、
および前記ＣＲ型発振回路１ノの抵抗Ｒｏ％Ｒｓにそれ
ぞれ並列接続されたスイッチ回路Ｓ。−８，と共に選択
切換制御回路１４を構成するもので、上記アンドゲート
″Ｇ８の出力に応じてオアグー）ＧＩＯの出力のパルス
列をアッゾ方向あるいはダウン方向に計数し、それぞれ
出力端子Ｑｏ”Ｑｓからその計数値を出力するものであ
る。この出力Ｑｏ＝ＱｓはそれぞれインバータＩＮＶ１
４〜ＩＮＶｌ、を介してスイッチ回路ｓｏ　％Ｓ、の制
御入力端に供給され、とのスイッチ回路ｓｏ　％８Ｂを
オン・オフ制御する。

なお、発振初期設定回路２１は、電源投入時における上
記カウンタ２０の初期状態を設定するためのもので、初
期発振が発振制御系の入力許容周波数範囲内におさまる
ように、電源が投入５ｉ−ｒｉ−Ｆ′ｆ′”６１１“Ｉ
／Ｃ４７Ａ−ｐ”−°　）からＩＮＶｌへの帰還抵抗値
を設定する。

第７図は、前記第６図におけるアップダウンカウンタ２
０および発振初期設定回路２１のさらに詳細な構成例を
示している。図において、前記第６図と同一構成部には
同じ符号を付す。

すなわち、６ピツトのアップダウンカウンタ２゜は、縦
続接続された６個の７リツプフロツゾＦＦｏ％ＦＦ、か
ら成シ、これらフリツプフロツプＦＦ、　５−ＦＦ、に
はそれぞれ、アップダウン制御信号Ｕ／Ｄおよびクロッ
ク信号ＣＫが供給される。そして、上記フリツプフロツ
プＦＦ、〜ＦＦ。

の出力Ｑｏ”＝Ｑｓはそれぞれ、スイッチ回路Ｓ。

〜Ｓ５の制御入力端に供給される。２１は発振初期設定
回路として働く・クワ−オンクリア回路で、この回路２
１は、電源電圧Ｖが印加される電源端子２２と接地点間
に接続される抵抗Ｒ１この抵抗Ｒ１に並列接続されるコ
ンデンサｃｐ１および上記電源端子２２に入力端が接続
され、出力端が上記フリツプフロツプＦＦ、のセット入
力端ＳおよびＦＦ４のリセット入力端Ｒに接続されるイ
ンバーターＮＶ２ｏとから構成される。

次に、上記のような構成において動作を説明する。まず
、電源投入直後の発振初期段階においては１、抵抗Ｒ１
とコンデンサＣ１とがら成るＣＲ時定数回路によって決
定される所定時間、インバータＩＮＶ２．の出力が１”
レベルとなシ、７リツゾフロツグＦＦｓがセット、ＦＦ
４がリセットされる。今、アッグモードであるとすると
、第８図（、）のタイミングチャートに示すように、発
振初期時にはフリラグフロツノＦＦ、％ＦＦ４の出力Ｑ
ｏ”Ｑｉは全て″′Ｌ＃レベルとなシ、フリツプフロツ
プＦＦ、の出力Ｑｓのみがｔ　Ｈｓレベルとなる。従っ
て、スイッチ回路ｓｏ　％Ｓ４がオン状態、Ｓ５がオフ
状態となって抵抗Ｒ５のみが時定数用抵抗値として働く
。そして、コンデンサＣ１、と抵抗Ｒ１とから成るＣＲ
時定数回路によって決定される所定時間経過した時刻ｔ
において、強制的な抵抗選択が解除されて発振が開始さ
れる。このような初期設定によシミ源投入直後の初期発
振周波数が極端に高くなることがない。

一方、ダウンモードにおいては、第８図（ｂ）に示すよ
うに初期発振時にフリツプフロツプＦＦＯ〜ＦＦ３およ
びＦＦ、の出力Ｑｏ　−、Ｑｓ　−Ｑｓが全て″′Ｈ＃
レベルであシ、フリツプフロツプＦＦ４の出力Ｑ４のみ
がＬ”レベルとなる。従って、時刻を以前には抵抗Ｒ４
のみが時定数用抵抗として働かないことになる。これに
よって、発振初期の周波数が極端に低くなることがない
。

上述したように、発振の初期段階における周波数は予め
設定された所定の範囲内に収まシ、この状態から所望す
る発振周波数を得るので、誤動作がなり、シかも短時間
でこの所望する周波数が得られる。

次に、電源の投入から所定時間経過した時刻を以後の動
作について説明する。前記第６図に示したＣＲ型発振器
は、発振信号φ８の発振周波数ｆ　の設定値を２０〔ｋ
Ｈ２〕、基準周波数信号１１ｅ φ　の周波数を１．６（ｋＨｚ）とし、許容周波数節囲
を１９．２　［：ｋＨｚ〕〜２２　［ｋＨｚ〕として構
成したもので、ここでは上記発振信号φ、が第９図（、
）に示すように発振周波数ｆ　が２０＋Δ（ｋＨｚ）ｓ
Ｃで出力されているとする。また、上記基準周波数信号φ
　は、１／８分周回路１６を介すことによシ、第９図（
ｂ）に示すように周波数２００　（Ｈｚ）で出力されて
いる。

つまシ、このＣＲ型発振器では前記時間フレームＦ（＝
Ｆ）を２．５　（ｍｓ）に設定してお２ｍ　２ｍ＋１す、上記発振信号φ８及び１／８分周回路１６からの基
準周波数信号φ　を入力したガントゲートＧ、は、第９
図（Ｃ）に示すような論理積信号φ８・φ８を生成して
７ビツトカウンター５のクロック入力端子ＣＫに出力す
るようになる。つまシ、この７ビツトカウンター５で時
間フレームＦ２ｎ１における論理積信号φ。・φ、のノ
クルス列を計数することによシ、発振信号φ８の発振周
波数ｆ　（ｋＨｚｌは７ビツトのデータに変換される。

８ｅすなわち、この７ビツトカウンター５の計数値及び７ビ
ツトデータＱｏ＝Ｑｓは、上記発振周波数ｆ　（ｋＨｚ
　〕に応じて次表に示すようにな１１０る。

一方、アンドゲートＧ２は、上記発振信号φ。

及び１／８分周回路１６からの基準周波数信号φ１の反
転信夛りを入力して論理積信号φ、・五を生成し、状態
設定回路１８に出力している。このため、状態設定回路
１８の各アンドゲートＧＩ＋。

Ｇ６から出力される状態設定信号φ　・φ１．φ・１１
　８ φ２は、第９図（ｄ）　、　（ｅ）に示すようになる。

つまシ、上記７ビツトカウンター５が時間フレームＦ２
ｍにおけるノクルス列を計数し終わると、４−ビットラ
ッチ回路１９に状態設定信号φ・φ１のクロックパルス
が供給されるため、この４ビツトラッチ回路１９は７ビ
ツトデータＱ６〜Ｑ。

のうち上位４ビツトＱ６〜Ｑ３のデータを保持するよう
になシ、その後上記７ビツトカウンタ１５には状態設定
信号φ６・φ２のクロックパルスが供給されるため、こ
の７ビツトカウンター５は７ビツトデータをクリアして
初期状態に戻される。そして、上記４ビツトラッチ回路
１９で保持されたデータは、インバーターＮＶ１ｏ％　
ＩＮＶ１３、アンドゲート０７１０１１％オアダートＧ
９〜ｃｔ。

よシなる組合わせ論理回路に供給される。

この組合わせ論理回路は、前記発振周波数１　の設定値
が２０〔ｋＨ３〕であるときの計数８Ｃ値が５０であり、前表に示したように、１９．２［ｋＨ
ｚ　’：ｌから２２１：ｋＨｚ：］　ｔで、つｔｂ計数
値４，８から５５までの上位４ビツトのデータが一致す
ることを利用して前記許容周波数範囲を設定し、６ビツ
トアツプダウンカウンタ２０を制御するだめのクロック
パルス及びアップダウン制御信号を発生させるものであ
る。

すなわち、アンドゲートＧ７の出力は、７ビツトカウン
タ１５の割数値が４８〜５５であったとき、４ビツトラ
ッチ回路１９の４ビツトデータが”　０１１０　’であ
るので出力″１”レベルで一定となる。このため、オア
）ｒ”　−）　Ｇ　ｔｏの出力がパ１″レベルで一定と
なシ、６ビツトアツプダウンカウンタ２０にクロックパ
ルスが供給されず、この６ビツトアツゾダウンカウンタ
２０の計数値は変化しない。つまυ、このときの６ビツ
トアツプダウンカウンタ２０から出力される６ビツトデ
ータＱｏ−Ｑｓ、すなわち選択切換制御信号はそのまま
であるため、ＣＲ型発振回路１１の抵抗値は変化しない
。

また、上記アンドゲートＧ７の出力は、７ビツトカウン
タ１５の計数値が４７以下及び５６以上であったとき、
′０＃し４ルとなる。このため、オアグー）　Ｇ　ｔｏ
は、状態設定信号φ、・φ２のクロックツ４ルスを上記
６ビツトアツプダウンカウンタ２０に供給するようにな
る。このとき、アンドケゝ−）　Ｇ　ｓの出力は、７ビ
ツトカウンタ１５の計数値が４７以下で″１″レベルと
なシ、４８以上で″０＃レベルとなって上記６ビツトア
ツプダウンカウンタ２０に供給されている。

つまシ、この６ビツトアツノダウンカウンタ２０は、上
記計数値が４７以下であったとき、前記時間フレームＦ
　内にアップ方向にクロック２ｍ＋１ノヤルスを計数する。また、上記計数値が５６以上であ
ったとき、前記時間フレームＦ２ｍ＋　１内に　ｉダウ
ン方向にクロックツ母ルスを計数する。この操作は、上
記計数値が４８〜５５となるまで繰返される。これによ
って、スイッチ回路Ｓ、〜Ｓ５は、順次切換制御信号が
供給されて抵抗Ｒ。

〜Ｒ５をアップ方向あるいはダウン方向に切換接続する
ように制御するようになシ、上記計数値が４８〜５５に
なるとその切換制御を停止するようになる。

したがって、上記ＣＢ型発振回路１１は発振周波数ｆ。

ｌｉｅを許容周波数範囲１９．２　［ｋＨｚ：］〜２２
　（、ｋＨｚ〕内におさめてほぼ安定させることができ
るようになる。但し、抵抗値Ｒ，％Ｒ６の選定及び上記
制御信号発生回路１３の感度を上げる（安定状態に対応
する計数値の組合わせを少なくする）ことで、さらに発
振周波数の安定度を確保することができる。

第１０図及び第１１図は上記ＣＲ型発振器における発振
周波数の測定結果を示すものである。

条件としては、電源電圧Ａ？ラメータに対する特性であ
シ、第１０図は電源電圧を増加させた場合、第１１図は
電源電圧を減少させた場合の発振周波数ｆｏｓｃの変化
を示している。尚、周波数が急激に変化している部分は
、時定数設定の切換のタイミングである。

との第１０図、第１１図かられかるように、上記のよう
に構成したＣＲ型発振器は、電源電圧ｉ４ラメータ等の
変化によらず、発振周波数をほぼ安定させることができ
るものである。

なお、上記実施例では、発振初期設定回路２１としてパ
ワーオンクリア回路を用いたが、シュミットトリガ回路
等の回路でも同様な動作が実現できる。

〔発明の効果〕

以上詳述したようにこの発明によれば、電源電圧、温度
等の・母うメータが変動しても略安定した発振周波数の
発振信号が得られ、且つ誤動作ばなくしかも短時間で所
望する発振周波数が得られる、極めて良好なＣＲ型発振
器を提供することができる。

【図面の簡単な説明】

第１図乃至第３図はそれぞれ従来のＣＲ型発振器におけ
る構成及び特性を示す回路図及び特性図、第４図はこの
発明に係るＣＲ型発振器の一実施例を示すブロック回路
図、第５図は上記実施例における周波数判定手段を説明
するための波形図、第６図は上記実施例を具体的′々回
路で構成した場合のＣＲ型発振器を示す回路図、第７図
は上記第６図の回路におけるアッゾダウンカウンタおよ
び発振初期設定回路の詳細な構成例を説明するための回
路図、第８図は上記第７図の回路の動作を説明するため
の波形図、第９図は上記第６図の回路における主要部の
出力波形を示す波形図、第１０図および第１１図はそれ
ぞれ上記ＣＲ発振器における発振周波数の測定結果を示
す特性図である。１１・・・ＣＲ型発振回路、１２・・・発振周波数判定
回路、１３・・・制御信号発生回路、１４・・・選択切
換制御回路、１５・・・７ビツトカウンタ、１６・・・
１／８分周回路、１７・・・２ピツトカウンタ、１８・
・・状態設定回路、１９・・・４ビツトラッチ回路、２
０・・・６ピツトアツゾダウンカウンタ、２１・・・発
振初期設定回路、φ、・・・発振信号、φ８・・・基準
周波数信号。出願人代理人　弁理士　鈴　江　武　彦第１図　第２図 ρ 第３図第４図第５図第９図一一一一ヨ（−一（ｅ）　−−一一一丁セ− 第１０図Ｖｏｏ　ＥＶ〕Ｖｏｏ　〔Ｖ）

Claims

【特許請求の範囲】

（１）複数個の時定数素子をそれぞれ選択的に接続して
時定数を可変することにより発振周波−数を可変し得る
ＣＲ型発振回路と、基゛単周波数信号を生成する基準周
波数信号生成手段と、前記ＣＲ型発振回路から出力され
る発振信号及び前記基準周波数信号の各周波数を比較す
ることによシ前記発振信号の発振周波数が予め設定され
る許容周波数範囲内にあるか、許容周波数以上か、ある
いは許容周波数以下かを判定する発振周波数判定手段と
、この発振周波数判定手段で前記発振周波数が許容周波
数以上と判定されたとき第１の制御信号を発生し、許容
周波数以下と判定されたとき第２の制御信号を発生する
制御信号発生手段と、前記第１の制御信号の発生に応じ
て前記複数個の時定数素子を前記発振周波数が下がるよ
うに選択切換接続し、前記第２０制御信号の発生に応じ
て前記複数個の時定数素子を前記発振周波数が上がるよ
うに選択切換接続する選択切換制御手段と、電源の投入
時、所定時間前記ＣＲ型発振回路の時定数素子を強制的
に接続／切シ離し制御して、発振信号の周波数を予め設
定した許容周波数範囲内に設定する発振初期設定手段と
を具備することを特徴とするＣＲ型発振器。
（２）前記発振周波数を制御する選択切換制御手段は、
プリセットあるいはブリ・リセット機能を有し、発振の
初期段階に前記発振初期設定手段によシ所定時間プリセ
ットあるいはブリ・リセットすることを特徴とする特許
請求の範囲第１項記載のＣＲ型発振器。