JPH04160924A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に、水晶発振器とＣ
Ｒ発振器とを内蔵し、時計用として使用される半導体集
積回路に関する。

〔従来の技術〕

一般に、時計用として用いられる半導体集積回路におい
ては、使用される発振器としては、サイズおよび消費電
流等を考慮して、３２．７６８ＫＨｚの屈曲モードの水
晶振動子を用いた水晶発振器が用いられているが、近年
、これらの時計回路機構に対する多機能化に伴なって、
より高い周波数の発振器が必要となってきており、この
ため、水晶発振器と共に０８発振器を同時に搭載するよ
うな製品も開発されるようになってきている。この場合
、基本となる時計モードとしては、精度、低電圧および
低消費電流等の必要性からは水晶発振器を使用し、高速
処理を必要とするモードにおいては０８発振器を使用す
る構成となっているのが一般である。

〔発明が解決しようとする課題〕

上述した従来の水晶発振器と０８発振器とを内蔵する時
計用の半導体集積回路においては、これらの水晶発振器
と０８発振器とが、それぞれ独立して内蔵されているた
め、調整段階において、それぞれの発振器の発振周波数
等について個別に調整を行う必要があり、しかも、その
調整方法としては、例えば、外付けのコンデンサおよび
抵抗等の回路素子を変更する作業を伴ない、調整に多大
の工数を要するという欠点があ葛。

〔課題を解決するための手段〕 本発明の半導体集積回路は、水晶発振器と０８発振器と
を内蔵する半導体集積回路において、前記水晶発振器の
発振出力を分周し、所定時間の間、同一レベルに保持さ
れる制御信号を出力する制御信号発生回路と、前記制御
信号と前記０８発振器の発振出力信号とを入力し、前記
制御信号を介して、前記０８発振器の発振出力信号を、
所定時間の間に限定して出力する制御回路と、前記制御
回路から出力される信号に含まれるＣＲ発振出力信号を
カウント・アップし、当該カウント値が所定の設定値具
−ヒになるとキャリー信号を出力するとともに、前記制
御信号の反転信号を介してリセットされるカウンタ回路
と、前記キャリー信号のレベルが変化するたびに、複数
のレベル信号出力の内の一つを順次選択してゆき、前記
０８発振器の時定数選定用の調整信号として出力する調
整回路と、前記０８発振器の発振周波数を調整し設定す
るために、前記調整信号によって当該時定数が制御調整
される時定数回路と、を備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。第１図
は、本発明の一実施例を示す構成図である。第１図に示
されるように、本実施例は、水晶発振器１と、インバー
タ３およびカウンタ４を含む制御信号発生回路２と、Ｎ
ＡＮＤ回路６を含む制御回路５と、インバータ８，９お
よびカウンタ１０−１　、１０−２、−、１０−　ｎを
含むカウンタ回路７と、インバータ１２およびＤフリッ
プフロップ１３−１　、１３−’２　、−−−　、１３
−　ｎを含む調整回路１１と、トランジスタ１５−１　
、１５−２　、−・、　１５−　ｎ、抵抗１６−１　、
１６−２、−、１６−　ｎおよびコンデンサ１７を含む
時定数回路１４と、時定数回路１４、シュミットトリガ
・インバータ１８およびインバータ１９を含むＣＲ発振
器２０と、を備えて構成される。

第１図において、水晶発振器１の発振出力信号１０１（
第２図（ａ）を参照）は制御信号発生回路２に入力され
、カウンタ４を介して分周されて、一定の時間Ｈレベル
のままに保持される制御信号１０２（第２図（ｂ）を参
照）として出力され、ＮＡＮＤ回路６に入力されるとと
もに、カウンタ回路７に含まれるインバータ９に送られ
る。ＮＡＮＤ回路６には、また、時定数回路１４から送
られてくるＣＲ発振器出力信号１０３（第２図（Ｃ）を
参照）も入力されており、これらの二つの信号に対応す
るＮＡＮＤ出力信号１０４は、制御信号１０２がＨレベ
ルの間においてのみＣＲ発振器出力信号１０３の状態で
出力され（第２図（ｄ）を参照〉、カウンタ回路７に入
力される。

カウンタ回路７においては、ＮＡＮＤ出力信号１０４は
、カウンタ１０−１のクロック入力端子に入力され、ま
た、制御信号１０２がインバータ９により反転されて、
ｎ個のカウンタ１０−１．１０−２゜・・−，１０−ｎ
のリセット端子に入力される。カウンタ１０−１のカウ
ント出力１０５（第２図（ｅ）を参照）はカウンタ１０
−２に入力され、以下、順次カウント・アップされて、
カウンタ１０−ｎからは、カウンタ回路７によるカウン
ト・アップ出力として、キャリー信号１０９（第２図（
ｇ）を参照）が出力され、調整回路１１に送られる。

調整回路１１においては、キャリー信号１０７はＤフリ
ップフロップ１３−１〜ｎのクロック入力端子に入力さ
れ、所定のセット信号１０８がＤフリップフロップ１３
−１のセット端子、およびＤフリップフロップ１３−２
〜ｎのリセット端子に入力されており、これらのＤフリ
ップフロップは、キャリー信号１０７に対するシフトレ
ジスタとして機能している。これらのＤフリップフロッ
プ１３−１　、１３−２、−．１３−ｎからのデータ出
力１０９−１．１０９−２．・・・、１０９−ｎは、時
定数回路１４内の対応するトランジスタ１５−１　、１
５−２、−、１５−　ｎのゲートにそれぞれ入力される
。

時定数回路１４は、一端が接地されているコンデンサ１
７に、トランジスタ１５−１．１５−２．−、１５−ｎ
の一端が並列接続され、他の一端が抵抗値の異なる抵抗
１６−１．１６−２．・・・、１６−ｎにそれぞれ接続
されて構成されており、ＣＲ発振器２０の時定数は、上
記の調整回路１１から入力されるデータ出力１０９−１
．１０９−２　、・・・、１０９−ｎにより設定される
。

今、初期設定において、Ｄフリップ７０ツブ１３−１の
Ｈレベルのデータ出力１０９−１により、トランジスタ
１５−１をＯＮさせると、時定数回路１４、シュミット
トリガ・インバータ１８およびインバータ１９を含むＣ
Ｒ発振器２０の時定数は、抵抗１６−１とコンデンサ１
７とにより決定される。この時定数に対応してインバー
タ１９から出力されるＣＲ発信器出力信号１０３は、前
述のように、制御信号発生回路２から入力される制御信
号１０２と共に、制御回路５に含まれるＮＡＮＤ回路６
に入力され、そのＮＡＮＤ出力信号１０４（第２図（ｄ
）を参照）は、制御信号１０２がＨレベルの間において
のみＣＲ発振器出力信号１０３として出力され、カウン
タ回路７に入力される。

カウンタ回路７においては、制御信号１０２に含まれる
ＣＲ発振器出力信号１０３が、カウンタ１０−１．１０
−２．・・・、１０−ｎにより設定されるカウント数ま
で、制御信号１０２がＨレベルの時間区間のおいてのみ
カウントアツプされて出力され、前述のようにキャリー
信号１０７として調整回路１１に送られる（第２図（ｇ
）を参照）、カウンタ回路７における設定カウント数ま
でカウントされずに制御信号１０２がＬレベルになった
場合には、インバータ９による制御信号１０２の反転出
力が、Ｈレベルとなって各カウンタのリセット端子に入
力されるため、カウンタ１０−１　、１０−２．　・−
、１０−ｎは全てリセットされる。

また、制御信号のＨレベルの時間区間に対応して、カウ
ント数がカウンタ回路７における設定数を超過した場合
には、カウンタ１０−ｎの出力であるキャリー信号１０
７がＨレベルとなり、Ｄフリップフロップ１３−１の出
力データ１０９−１は、Ｄフリップフロップ１３−２に
シフトされる。この場合には、Ｄフリップフロップ１３
−２の出力データ１０９−２はＨレベルとなり、Ｄフリ
ップフロップ１３−１の出力データ１０９−１はＬレベ
ルとなる。

これにより、トランジスタ１５−１はＯＦＦとなり、代
りにトランジスタ１５−２がＯＮとなる。従って、時定
数回路１４における時定数は抵抗１６−２とコンデンサ
１７とによって決定され、この時定数に対応する周波数
にてＣＲ発振器２０の発振が開始される。

以上において説明したように、本実施例においては、制
御信号１０２がＨレベルの時間区間において、ＣＲ発振
出力信号１０３のカウント出力に対応するキャリー信号
１０７がカウンタ回路７から出力されると、調整回路１
１において、Ｄフリップフロップ１３−１．１３−２．
　・・−，１３−ｎを介してデータ・シフトが行われる
。従って、時定数回路１４における抵抗１６−１．１６
−２．・−・、１６−ｎを順次大きい値となるように設
定しておけば、ＣＲ発振器２０の発振周波数は、調整回
路１１におけるデータ・シフトに対応して、抵抗１６−
１．１６−２．・・・、１６−ｎが順次入替えられてゆ
き、カウンタ回路７からキャリー信号１０７が出力され
なくなった時の周波数に設定される。

以上に説明したとうり、本発明においては、水晶発振器
１の発振出力信号１０１の分周出力を制御信号として、
当該ＣＲ発振器の発振出力を所定の設定値と比較して得
られるキャリー信号を介してＣＲ発振器の時定数を変化
させることにより、所定の目標周波数となるまで周波数
調整を行うことができる。即ち、ＣＲ，発振器の周波数
調整は、前記水晶発振器のみについて実施すればよい。

〔発明の効果〕

以上、詳細に説明したように、本発明は、水晶発振器と
ＣＲ発振器とを内蔵する半導体集積回路において、これ
ら二つの発振器の周波数調整については、水晶発振器の
周波数調整のみ行えば必要にして十分であるため、調整
工数が半減されるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実腋例を示すブロック図、第２図
は、前記実施例における信号のタイミング・チャート図
である。 図において、１・・・・−・水晶発振器、２・・・・・
・制御信号発生回路、３．８．９．１２．１９・・・・
・・インバータ、４・−・・・・カウンタ、５・・・・
・−制御回路、６・・・・・・ＮＡＮＤ回路、７・−・
・・・カウンタ回路、１０−１〜ｎ・−・・・・カウン
タ回路、１１・・・・・・調整回路、１３−１〜ｎ２・
・−・−Ｄフリップフロップ、１４・・・・・・時定数
回路、１５−１〜ｎ・・・・・・トランジスタ、１６−
１〜ｎ・−・・・・抵抗、１７・−・−・コンデンサ、
１８・−・・−・シュミットトリガ・インバータ、２０
・−・・・・ＣＲ発振器。

Claims (1)

1. 【特許請求の範囲】 水晶発振器とＣＲ発振器とを内蔵する半導体集積回路に
   おいて、 前記水晶発振器の発振出力を分周し、所定時間の間、同
   一レベルに保持される制御信号を出力する制御信号発生
   回路と、 前記制御信号と前記ＣＲ発振器の発振出力信号とを入力
   し、前記制御信号を介して、前記ＣＲ発振器の発振出力
   信号を、所定時間の間に限定して出力する制御回路と、 前記制御回路から出力される信号に含まれるＣＲ発振出
   力信号をカウント・アップし、当該カウント値が所定の
   設定値以上になるとキャリー信号を出力するとともに、
   前記制御信号の反転信号を介してリセットされるカウン
   タ回路と、 前記キャリー信号のレベルが変化するたびに、複数のレ
   ベル信号出力の内の一つを順次選択してゆき、前記ＣＲ
   発振器の時定数選定用の調整信号として出力する調整回
   路と、 前記ＣＲ発振器の発振周波数を調整し設定するために、
   前記調整信号によって当該時定数が制御調整される時定
   数回路と、 を備えることを特徴とする半導体集積回路。