JPS60260866A - 回路接続照合装置 - Google Patents

回路接続照合装置

Info

Publication number
JPS60260866A
JPS60260866A JP59116922A JP11692284A JPS60260866A JP S60260866 A JPS60260866 A JP S60260866A JP 59116922 A JP59116922 A JP 59116922A JP 11692284 A JP11692284 A JP 11692284A JP S60260866 A JPS60260866 A JP S60260866A
Authority
JP
Japan
Prior art keywords
data
circuit diagram
tree
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59116922A
Other languages
English (en)
Other versions
JPH0616062B2 (ja
Inventor
Takeshi Sakata
武 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59116922A priority Critical patent/JPH0616062B2/ja
Publication of JPS60260866A publication Critical patent/JPS60260866A/ja
Publication of JPH0616062B2 publication Critical patent/JPH0616062B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、LSIのレイアウト設計及び設計後のアート
ワークデータに対する検証システムに関する。
(従来技術) 現在、アートワークデータに対する配線チェックは、基
本となる回路図とアートワークデータを作画したプロッ
ト図とを人手により、互いの配線を色鉛筆等でなぞシな
がら行っている。ところが、照合そのものが人手な為、
見落しが大変多く、チェックを何度もくシ返し行ってい
るのが実状である。
父、VLSI化に伴い人手によるチェックは困難さを増
しており、多大な工数と後工程におけるマスク製作の改
版が多くなシ多大なマスク費用が大きな問題となってい
る。開発期間が長くなる事は言うまでもない。
(発明の目的) 本発明の目的は、多大な工数及び入手でのチェックを不
要とし得るLSIのアートワークデータに対する照合シ
ステムを提供することにある。
(発明の構成) 本発明は、LSI用アートワークデータをチェックする
際に基本となる回路図を電子的に記憶(たとえば、ディ
ジタイザ−等によシ回路図の座標を読取シディスク等に
記憶させる方法が一般的である)し、ヌ、チェックの対
象となる′アートワークデータダも電子的に記憶してコ
ンピュータによシ照合処理を行うもので、特に基本とな
る回路図データについてツリー表現を行ってから、ツリ
ーの枝毎に照合を行う事を特徴とする。
ここで、ツリー表現とは次のようなものをいう。
すなわち、いくつかの点を1例に並べて点と点の間を1
本の線で結んだ状態を枝と言い、この場合端点を根とし
た場合もう一方の端点を葉とする。
さらに各点から同様の枝が分岐されて枝から枝がいくつ
か形成される。このように表現されたものをツリー表現
と言う。本発明では、回路図上の配線と素子をそれぞれ
1点として対応付けて表現するものである。
以下、図面を参照しながら本発明の実施例について詳述
しよう。
(実施例) 本発明の一実施例によるシステム構成を第1図に示す。
このシステムは、LSI用アートワークデータを本シス
テムに入力する為のディジタイザ−101,回路図デー
タを入力する為のワークステーション102.それぞれ
を電子的に記憶する記憶媒体103,104.システム
全体ヲコンピューターによシコントロールするシステム
コントローラ105、検証後年具合データについてプロ
ット出力するプロッター106.リスト出力をするプリ
ンター107.および電子的にデータの転送を行うパス
ライン108.で構成されている。また、aはアートワ
ークデータが描かれた図面、bは回路が描かれた回路図
面、そしてCおよびDは夫々本システムから処理後出力
されるプロット°図及びリストである。
以下、第2図に示したバイポーラトランジスタ回路の一
例をもとに本システムの照合処理について詳細に説明す
る。第2図の回路構成において、1〜5がテキスト付さ
れた外部端子を示す。コンデンサー6は外部部子1と配
線8とに接続されている。抵抗7は外部端子3と配N8
とに、抵抗9は配線8と外部端子5とに、抵抗10は外
部端子3と配fiJ11とにそれぞれ接続されている。
トランジスタ12Fi、そのベースが配線8 K、エミ
ッタ配線13に、コレクタが配lIM11にそれぞれ接
続されている。抵抗14Fi、配線13と外部端子2と
に1抵抗15は配線11と外部端子4とにそれぞれ接続
されている。
回路図を前述のツリー表現する際には、いずれの回路に
も共通な共通条件を与えておく。その第1条件は回路図
の配線と素子に接続される端子について、重み付けを設
ける。配線の場合は、トランジスタ端子、ダイオード端
子、抵抗端子、コンデンサ一端子の順になる。さらに、
トランジスタとダイオードの場合は、ベース、エミッタ
、コレクタ及びアノード、カソードの順に重み付けする
第2の条件は、回路動作上トランジスタは、トランス7
7機能(回路動作上信号が入力されて出力されるまでの
処理動作)を有する為、このトランスファーの方向性を
重み付けする。ベース端子から処理信号が入力された場
合、コレクタ端子とエミッタ端子へトランスファーされ
る。この場合は、コレクタ端子側を優先する。次にコレ
クタ端子から入力された場合、エミッタ端子へトランス
ファーさせる。エミッタ端子から入力された場合はコレ
クタトランスファーさせる。以上の順で各トランスファ
ールートの重み付けをする。
次に回路図毎に以下の条件を与える。その第1条件は、
電源、グランド配線のように、直流的に安定な配線及び
外部端子を指定する。第2図の場合、外部端子3が電源
VCCであシ外部端子5がグランドGNDとなる。第2
条件は、回路動作上信号が入力される外部端子(以下、
INN子と言う)とその信号がトランスファーされて出
力される外部端子(以下、OUT端子と言う)の組合せ
を指定する。第2図の場合、IN端子は外部端子1゜2
(2は、入力端子と出力端子を兼ねる場合がちるが本回
路ではIN端子と仮定する)で、OUT端子は外部端子
4でおる。このような条件は、それぞれの条件項目毎に
外部端子に付加されているテキスト(工、Nlt lN
2tOUT#Vccp GND)をカードイメージで与
えられる。
上記の共通的な条件及び回路図毎の条件下でツリー表現
処理を行う。この処理は、いずれかのINfi子(第2
図の場合、1又は2のIN端子)から信号がトランスフ
ァーされるルート(以下、ACラインと言う)を追跡す
る。この時、DC的に安置な配線は、追跡しない。
第2図の場合、外部端子1(付加テキストがINI)か
ら追跡を始め、そのままコンデンサー6を通シ配線8に
至る。配線8には、抵抗7,9及びトランジスタ12の
ベース各端子が接続されているが、トランジスタ端子の
方が抵抗端子よp重み付けの順位が高い為、トランジス
タ12へ至る。トランジスタ12では、ベース端子から
入力された為コレクタ端子へトランスファーされて配線
11に至る。配l1M11では、抵抗10.15が接続
されているが、抵抗15の端子が選択される。
なぜなら、抵抗10を追跡した場合、DC的に安定なラ
インに到達する為である。抵抗15から・OUT端子(
付加テキストが0LIT)4へ至る。
このように追跡されたACラインを第3図のようにツリ
ー表現する。
第3図のツリー表現において、A〜Eは枝を現し、1〜
15は第2図の素子及び配線に対応する。
DC的に安定なラインは、第3図で電源を示す枝が二つ
示されているように、分割して表現する。
第2図に対して始めに追跡されたACラインを第3図枝
Aのように外部端子lを根、外部端子4を葉とするツリ
ーで表現する。
次に残シのIN端子(外部端子2)から始めkAC,=
インとなったラインに向けて同様忙追跡する。この枝を
第3図の枝Bで示す。ACラインを追跡した後は、禾追
跡な部分をυCラインとして、ACラインからDC的に
安定なツインに向けて追跡する。この時に確立された枝
を第3図枝C,D。
Eに示す。
このようにして回路図はツリー表現される。ツリー表現
されたデータは、回路図同様電子的に記憶億て置く。
次に接続チェックの対象となるアートワークデータは、
照合前に回路復元処理を行う。
電子的に記憶されたアートワークデータの一例を第4図
に示す。第4図中、21〜25は回路図に合せてテキス
トを付加した外部端子を示す、26#′i抵抗パターン
を示す。27は抵抗用のコンタクトを示す。28は、コ
ンデンサ用のコンタクトを示す。29,30.31はト
ランジスタ用のコレクタ、ベース、エミッタコンタクト
を夫々示す。
32.33は、コンデンサー用電極パターンを示す。3
4〜42はアルミニウム配線パターンを示す。42は、
第2図の回路図に対して配線ミスをしている部分の例を
示す。43はコンデンサー素子の認識用ノックターンを
示す。
回路の復元方法は、図形データの論理演算によシ、素子
を認識する事が第一′である。たとえば、コンデンサー
の場合、第4図で43が&!職用専用パターンでオフ、
このuR用用層用パターン43アルミニウム配線パター
ンとをAND処理する事によシ可能である。抵抗も同様
の処理で可能である、複雑なトランジスタ等は5、素子
全体をセル化して、アルミニウム配線との接続部は、コ
ンタク)29,30.31をそれぞれの端子(ベース、
エミッタ、コレクタ)として定義する事で可能となる。
このような方法で素子の認識を行い、回路上配線となる
アルミニウムパターン毎にそのアルミニウムパターンに
包含されているコンタクトパターンを各素子の端子とし
て対応付ながら回路復元を行う。又、外部端子を示すテ
キスト(第4図21〜25)はそのまま復元された回路
図に付加する。
このようにして復元された回路図を第5図に示す。
同回路図内に示す、34〜41.及び42は第4図に示
す34〜41.42と対応している、照合前には、本回
路用も電子的に記憶しておく。
以上の前処理を行い、接続の照合処理を行う。
照合は基本となる回路図データ(第2図)と、アートワ
ークデータから回路復元された回路図(第5図)との間
で行う。照合は、ツリー化された枝(第3図)毎に根か
ら葉に向けて行う。照合の初めはIN端子から初まシ外
部端子に付加されているテキストが、それぞれ同一表現
である為、1対1の対応が出来る。照合は、配線、素子
それぞれに対して、接続端子の本数、及び端子の種別を
チェックする。第3図に示す枝Aについて照合を行った
場合、初めに根であるIN端子1を照合する。
このIN端子1に接続されている端子の数及び種別は、
第2図および第5図とも1本でコンデンサ端子である為
、外部端子1(テキスト付:lN1)はアートワークデ
ータに対して同一であると判断する。次に、コンデンサ
ー6について端子数及び種別を判断する。この場合も、
端子数は2、種別はコンデンサである為アートワークデ
ータは同一であると判断出来る。次に配線8を照合する
。この場合、端子数は4で同じであるが端子の種別が異
る為、この配線に対応するレイマウントデータ(第4図
35)及び異る端子が接続されている素子(第5図の中
で配線35と41に接続されているコンデンサ)のアー
トワークデータ(第4図33.28)をプロット出力す
る。この場合、配線8で異った為、第3図枝Aに対して
、素子12の照合が出来なくなる為、葉翻(同図枝AO
4)から同様の照合を行う。枝Aの照合が完了したら、
次に枝Bについて同様に根から葉に向けて行う。
このようにして枝毎の照合を行う。
以上述べたように、基本となる回路図をツリー表現し、
アートワークデータを回路復元する事にニジ照合が容易
に行えるものである。第2図に対して第5図の異る点は
配線35及び41でsb、これらに接続されている素子
パターンが本システムよシブロット出力、及び同内容の
リスト出力がなされる。照合の結果、異るアートワーク
データについてプロット出力した例を第6図に示す。
図中、26,27,28,33,35,41 は第4図
に示すアートワークデータと対応する。
(発明の効果) 以上のように、本発明によれば、従来人手で行っていた
アートワークデータの回路接続チェックを人手を介さず
に容易に、そのままチェック結果をプロット出力する事
が出来る。アートワークデータ、及び回路図データに対
しても従来の設計で表現されているデータをそのまま利
用する裏が出来る。このように前述した諸問題を容易に
解決すべきシステムであ込。又適用出来る回路も、バイ
ポーラのみならず、一般的に論理回路として用いられる
MOS、I”L デバイスを利用した回路、及びこれら
で混成あれた回路にも容易に適用する事が可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すシステム構成図である
。第2図は、バイポーラトランジスタ回路の一例を示す
回路図である。第3図は、第2図をツリー表現した場合
の図である。第4図は、第2図に対するアートワークデ
ータの例を示し、第2図に対して、接続ミスしている例
を示す図である。第5図はアートワークデータから回路
復元された回路図である。第6図は、本システムにより
異るアートワークがプロット出力されたデータの一例を
示す。 101・・・・・・ディジタイザ−1102・・・・・
・ワークステーション、10−3,104・・・・・−
記憶装置、105・・・・・・システムコントローラ、
106・・・・・・プロッタ、107・・・・・・プリ
ンタ、10B・〜・・・・パスライン。 z 1図 2と図 7.3図 zs図 1 66 図

Claims (2)

    【特許請求の範囲】
  1. (1) 回路図データとアートワークデータとの回路接
    続照合を行なう回路接続照合装置であって、前記回路図
    データのツリー表現を行ない、ツリーの枝毎に前記アー
    トワークデータとの回路接続照合を行う事を特徴とする
    回路接続照合装置。
  2. (2)前記ツリー表現は、回路動作上信号の入力端とか
    ら直流的に安定な電源又はグランド配線に向うルートを
    それぞれ枝として表現し、この時、各校に対して入力端
    子側を根、出力端子側を葉と定義し、電源又はグランド
    配線に向けて定義された極に対して、電源又はグランド
    側を葉、反対側を根と定義することにより、前記ツリー
    をグラフ表現する事を特徴とする特許請求の範囲第1項
    記載の回路接続照合装置。
JP59116922A 1984-06-07 1984-06-07 回路接続照合装置 Expired - Lifetime JPH0616062B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59116922A JPH0616062B2 (ja) 1984-06-07 1984-06-07 回路接続照合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59116922A JPH0616062B2 (ja) 1984-06-07 1984-06-07 回路接続照合装置

Publications (2)

Publication Number Publication Date
JPS60260866A true JPS60260866A (ja) 1985-12-24
JPH0616062B2 JPH0616062B2 (ja) 1994-03-02

Family

ID=14698991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59116922A Expired - Lifetime JPH0616062B2 (ja) 1984-06-07 1984-06-07 回路接続照合装置

Country Status (1)

Country Link
JP (1) JPH0616062B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871748A (zh) * 2018-12-28 2019-06-11 上海工程技术大学 一种用于地铁电路图的智能识别装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111466A (en) * 1980-12-29 1982-07-10 Fujitsu Ltd Automatic wiring continuity test system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111466A (en) * 1980-12-29 1982-07-10 Fujitsu Ltd Automatic wiring continuity test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109871748A (zh) * 2018-12-28 2019-06-11 上海工程技术大学 一种用于地铁电路图的智能识别装置

Also Published As

Publication number Publication date
JPH0616062B2 (ja) 1994-03-02

Similar Documents

Publication Publication Date Title
US6851100B1 (en) Management system for automated wire bonding process
US6357036B1 (en) Computerized method and apparatus for designing wire bond diagrams and locating bond pads for a semiconductor device
US6898775B2 (en) System for ensuring correct pin assignments between system board connections using common mapping files
JP2662776B2 (ja) 改善されたノイズ余裕度を有する回路
US5278770A (en) Method for generating input data for an electronic circuit simulator
JPS60260866A (ja) 回路接続照合装置
JP3190514B2 (ja) レイアウトデータ生成装置及び生成方法
JPH01232475A (ja) 平行線結線方法
CN111832246A (zh) 一种pcb设计中检查布线是否跨分割的方法
JP2689666B2 (ja) レイアウト検証装置
JP3141516B2 (ja) 地図作成方式
JPS58153393A (ja) 自動チエツク方式
Ferrari et al. A computer-aided approach to integrated circuit layout design
JP3514892B2 (ja) 半導体集積回路のレイアウト検証方法
JP2664784B2 (ja) 集積回路用マスクパターン作成方法
JP4240553B2 (ja) プリント基板製造用cad装置による電源回路の設計方法
JP2000181948A (ja) 階層図面設計装置
JPH0510379Y2 (ja)
JPH01287778A (ja) 回路図自動生成装置
JPH04299843A (ja) 半導体集積回路のマスクレイアウト方法
JPS59172792A (ja) プリント配線の再編処理方法
JPH0635986A (ja) 電子回路設計装置
JPS62235682A (ja) 論理回路図の配置処理方式
Wagner A multi-technology topology and connectivity checking program for MP2D implemented arrays
JPH06163696A (ja) 同電位端子のグルーピング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term