JPS60262246A - 学習制御システムにおける異常検出時の処理装置 - Google Patents
学習制御システムにおける異常検出時の処理装置Info
- Publication number
- JPS60262246A JPS60262246A JP59117355A JP11735584A JPS60262246A JP S60262246 A JPS60262246 A JP S60262246A JP 59117355 A JP59117355 A JP 59117355A JP 11735584 A JP11735584 A JP 11735584A JP S60262246 A JPS60262246 A JP S60262246A
- Authority
- JP
- Japan
- Prior art keywords
- learning
- control system
- learning control
- check
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、現入力データを過去の入力データに基づく学
習値で補正して被制御部を制御できるようにした学習制
御システムに関し、特にこの学習制御システムにおいて
異常を検出したときのための、処理装置に関する。
習値で補正して被制御部を制御できるようにした学習制
御システムに関し、特にこの学習制御システムにおいて
異常を検出したときのための、処理装置に関する。
従来より、燃料供給制御や点火時期制御あるいは、アイ
ドル回転数制御などのために、フンピユータを用いた学
習制御システムを自動車に搭載することが行なわれてい
る。
ドル回転数制御などのために、フンピユータを用いた学
習制御システムを自動車に搭載することが行なわれてい
る。
また、かかる学習制御システムでは、主電源停止中でも
、記憶内容が消去されないバックアップメモリをそなえ
ており、このバックアップメモリ内に学習値を記憶して
いる。
、記憶内容が消去されないバックアップメモリをそなえ
ており、このバックアップメモリ内に学習値を記憶して
いる。
そして、このバックアップメモリには、これに接続され
た副電源の電圧低下をチェックするために、スタンバイ
フラグと呼ばれる１ビツト情報の７ラグを有するものが
あり、かかる手段では、もし電圧低下を検出して、スタ
ンバイフラグがセットされると、バックアップメモリ内
の記憶内容を初期化（イニシャライズ）するようになっ
ている。
た副電源の電圧低下をチェックするために、スタンバイ
フラグと呼ばれる１ビツト情報の７ラグを有するものが
あり、かかる手段では、もし電圧低下を検出して、スタ
ンバイフラグがセットされると、バックアップメモリ内
の記憶内容を初期化（イニシャライズ）するようになっ
ている。
しかしながら、従来のこのような学習制御システムにお
ける異常検出時の処理装置では、たった１ビツトの情報
で異常を検出しているので、異常検出の信頼性、１：、
”’′に−３・０Ｆ″。ｈ’）”ｙｘ〜全体０信頼性
１氏下す６という問題点がある。
ける異常検出時の処理装置では、たった１ビツトの情報
で異常を検出しているので、異常検出の信頼性、１：、
”’′に−３・０Ｆ″。ｈ’）”ｙｘ〜全体０信頼性
１氏下す６という問題点がある。
本発明は、このような問題点を解決しようとするもので
、異常検出を確実に行なってかかる異常検出時の初期化
処理を高い信頼性で行なえるようにした、学習制御シス
テムにおける異常検出時の処理装置を提供することを目
めとする。
、異常検出を確実に行なってかかる異常検出時の初期化
処理を高い信頼性で行なえるようにした、学習制御シス
テムにおける異常検出時の処理装置を提供することを目
めとする。
このため、本発明の学習制御システムにおける異常検出
時の処理装置は、入力データと学習値とに基づき所望の
演算処理を行なって被制御部へ制御信号を出力する学習
機能付き制御手段と、上記学習値を記憶するバックアッ
プメモリとをそなえた学習制御システムにおいて、上記
バックアップメモリ内に所定の値を意味する複数ビット
よりなるチェックピットが設定され、上記制御手段の作
動中に上記チェックピットが上記所定の値を保持してい
るかどうかをチェックするチェック手段が設けられると
ともに、同チェック手段によって上記チェックピットが
上記所定の値を保持していないことが検出されると上記
バックアップメモリ内の記憶内容を初期化するイニシャ
ライズ手段が設けられたことを特徴としている。
時の処理装置は、入力データと学習値とに基づき所望の
演算処理を行なって被制御部へ制御信号を出力する学習
機能付き制御手段と、上記学習値を記憶するバックアッ
プメモリとをそなえた学習制御システムにおいて、上記
バックアップメモリ内に所定の値を意味する複数ビット
よりなるチェックピットが設定され、上記制御手段の作
動中に上記チェックピットが上記所定の値を保持してい
るかどうかをチェックするチェック手段が設けられると
ともに、同チェック手段によって上記チェックピットが
上記所定の値を保持していないことが検出されると上記
バックアップメモリ内の記憶内容を初期化するイニシャ
ライズ手段が設けられたことを特徴としている。
また、本発明の学習制御システムにおける異常検出時の
処理装置は、人力データと学習値とに基づき所望の演算
処理を行なって被制御部へ制御信号を出力する学習機能
ｆ」き制御手段と、」上記学習値を記憶するバックアッ
プメモリとをそなえた学習制御システムにおい′ζ、−
１−記学習値が所定の範囲を超えたかどうかをチェック
するチェック手段と、同チェック手段によって上記学習
値か上記範囲を超えたことが検出されると上記バックア
ップメモリ内の記憶内容を初期化するイニシャライズ手
段が設けられたことを特徴としている。
処理装置は、人力データと学習値とに基づき所望の演算
処理を行なって被制御部へ制御信号を出力する学習機能
ｆ」き制御手段と、」上記学習値を記憶するバックアッ
プメモリとをそなえた学習制御システムにおい′ζ、−
１−記学習値が所定の範囲を超えたかどうかをチェック
するチェック手段と、同チェック手段によって上記学習
値か上記範囲を超えたことが検出されると上記バックア
ップメモリ内の記憶内容を初期化するイニシャライズ手
段が設けられたことを特徴としている。
上述の構成により、第１番目の発明の装置によれば、バ
ックアップメ毛り内に複数ビットよりなるチェックピッ
トが設定され、チェック手段によって、このチェックピ
ットが所定の値を保持しているかどうかがチェックされ
て、もしチェックピッＹが所定の値を保持していなけれ
ば、イニシャライズ手段によって、バックアップメモリ
内の記憶内容を初期化することが行なわれる。
ックアップメ毛り内に複数ビットよりなるチェックピッ
トが設定され、チェック手段によって、このチェックピ
ットが所定の値を保持しているかどうかがチェックされ
て、もしチェックピッＹが所定の値を保持していなけれ
ば、イニシャライズ手段によって、バックアップメモリ
内の記憶内容を初期化することが行なわれる。
また、第２番目の発明の装置では、チェック手段によっ
て、学習値が所定の範囲を超えたかどうかがチェ、ツク
され、もし超えたな呟イニシャライズ手段によって、バ
ックアップメモリ内の記憶内容を初期化することが行な
われる。
て、学習値が所定の範囲を超えたかどうかがチェ、ツク
され、もし超えたな呟イニシャライズ手段によって、バ
ックアップメモリ内の記憶内容を初期化することが行な
われる。
以下、図面により本発明の一実施例と゛しての学習制御
システムにおける異常検出時の処理装置について説明す
ると、第１図はその全体構成を示すブロック図、第２図
はその作用を説明するための流れ図である。
システムにおける異常検出時の処理装置について説明す
ると、第１図はその全体構成を示すブロック図、第２図
はその作用を説明するための流れ図である。
本実施例は、自動車に搭載されて、燃料供給制御や点火
時期制御あるいはアイドル回転数制御などを過去のデー
タに基づく学習値を考慮しながら行なう学習制御システ
ムについて説明するが、かかる学習制御システムは、そ
の中枢部材として、プログラムメモリ、データメモリ、
入出力装置などを制御、管却して、与えられた仕事を処
理すべく必要な演算、転送処理などを実行する学習機能
（］き制制御段としての中央処理装置（以下、「ｃＰＵ
Ｊという）１をそなえている。
時期制御あるいはアイドル回転数制御などを過去のデー
タに基づく学習値を考慮しながら行なう学習制御システ
ムについて説明するが、かかる学習制御システムは、そ
の中枢部材として、プログラムメモリ、データメモリ、
入出力装置などを制御、管却して、与えられた仕事を処
理すべく必要な演算、転送処理などを実行する学習機能
（］き制制御段としての中央処理装置（以下、「ｃＰＵ
Ｊという）１をそなえている。
すなわち、このＣＩ）Ｕｌへは、エンシ′ン負荷情報。
エンジン回転数情報、車速情報、冷却水温情報、クラン
・り角情報、エンジンアイドル情報などの各種情報が検
出手段７か呟直接または適宜のインタフェースを介して
入力される一方、Ｒ，ＯＭやＲＡ Ｍ ２あるいはバッ
クアップメモリとしてのスタンバイＲＡ Ｍ ３からの
記憶データ情報がパスライン９を介して入出力されるよ
うになっている。
・り角情報、エンジンアイドル情報などの各種情報が検
出手段７か呟直接または適宜のインタフェースを介して
入力される一方、Ｒ，ＯＭやＲＡ Ｍ ２あるいはバッ
クアップメモリとしてのスタンバイＲＡ Ｍ ３からの
記憶データ情報がパスライン９を介して入出力されるよ
うになっている。
ここで、ＲＯＭやＲＡＭ２は、プログラムメモリやデー
タメモリとして機能し、スタンバイＲＡＭ３は過去の入
力データに基づく学習値を記憶するメモリとして機能す
る。
タメモリとして機能し、スタンバイＲＡＭ３は過去の入
力データに基づく学習値を記憶するメモリとして機能す
る。
そして、ＣＰｔ１１は、制御内容に応じて、上記の検出
手段７や記憶手段２，３からの入力データや学習値に基
づき所望の演算処理を行ない、適宜のインタフェースを
介して、燃料噴射弁、イグナイタ、エンノンアイドル調
整機構のごとき被制御部８へ制御信号を出力す、１：
るようになっている。
手段７や記憶手段２，３からの入力データや学習値に基
づき所望の演算処理を行ない、適宜のインタフェースを
介して、燃料噴射弁、イグナイタ、エンノンアイドル調
整機構のごとき被制御部８へ制御信号を出力す、１：
るようになっている。
なお、ＣＰ Ｕ ］やＲＡ Ｍ ２あるいはＲＯＭには
、定電圧源・１から所定の電圧が供給されるとともに、
スタンバイＲＡＭ３には、他の定電圧源５から所定の電
圧が供給されている。
、定電圧源・１から所定の電圧が供給されるとともに、
スタンバイＲＡＭ３には、他の定電圧源５から所定の電
圧が供給されている。
ここで、定電圧源４には、主電源がイグニッションキー
スイッチ（以下、単に［キースイッチ］という）および
端子ａを介して接続されており、他の定電圧源５には、
主電源がキースイッチ、端子ａおよびダイオード６を介
して接続されるとともに、常時オンの副電源が端子すを
介して接続されている。
スイッチ（以下、単に［キースイッチ］という）および
端子ａを介して接続されており、他の定電圧源５には、
主電源がキースイッチ、端子ａおよびダイオード６を介
して接続されるとともに、常時オンの副電源が端子すを
介して接続されている。
これにより、スタンバイＲＡＭ３は、キースイッチを切
った場合でも、副電源からの電圧が印加されるようにな
っている。
った場合でも、副電源からの電圧が印加されるようにな
っている。
ところで、スタンバイＲＡＭ３のエリア［８ビツト（１
バイ）’）Ｘｎワード；ｎは複数］内には、電圧値が所
定値以下であればセットされる１ビツト情報のスタンバ
イフラグ情報が記憶設定されるようになっているほか、
所定の値を意味する複数ビットよりなるチェックビット
が記憶設定されるようになっている。
バイ）’）Ｘｎワード；ｎは複数］内には、電圧値が所
定値以下であればセットされる１ビツト情報のスタンバ
イフラグ情報が記憶設定されるようになっているほか、
所定の値を意味する複数ビットよりなるチェックビット
が記憶設定されるようになっている。
なお、スタンバイＲＡＭａ内には、学習値データ等が上
記のごとくバイト単位で例えばｎワード分記憶されるか
、各ワードの記憶部分は１バイトのうちの下位４ビツト
を使用することが多い。すなわち各ワード記憶部分にお
ける１バイトのうちの上位４ビツトには何も記憶されて
いない部分が存在することになるが、これらの空いた部
分に、上記チェックビット情報を適当に分散して記憶す
ることが行なわれる。これにより新たにチエツクビット
記憶エリアを用意する必要がなく、従来と同容量のスタ
ンバイＲＡＭで足りる。
記のごとくバイト単位で例えばｎワード分記憶されるか
、各ワードの記憶部分は１バイトのうちの下位４ビツト
を使用することが多い。すなわち各ワード記憶部分にお
ける１バイトのうちの上位４ビツトには何も記憶されて
いない部分が存在することになるが、これらの空いた部
分に、上記チェックビット情報を適当に分散して記憶す
ることが行なわれる。これにより新たにチエツクビット
記憶エリアを用意する必要がなく、従来と同容量のスタ
ンバイＲＡＭで足りる。
また、ＣＦ’ ｔｌ ３の作動中に上記のチェ、ツクビ
ット情報が所定の値を保持しているかどうか、すなわち
記憶された値に変化がないかどうかをチェ・ツクする第
１チエンク手段ＣＫＩが設けられるとともに、上記学習
値が通常おこりうる数値の範囲（所定の範囲）を超えた
かどうかをチェックする第２チェック手段ＣＫ２が設け
られている。
ット情報が所定の値を保持しているかどうか、すなわち
記憶された値に変化がないかどうかをチェ・ツクする第
１チエンク手段ＣＫＩが設けられるとともに、上記学習
値が通常おこりうる数値の範囲（所定の範囲）を超えた
かどうかをチェックする第２チェック手段ＣＫ２が設け
られている。
さらに、第１チェック手段ＣＫＩによって上記チェ・ツ
クビット情報が上記所定の値を保持していなり・ことが
検出されたり、第２チェック手段ＣＫ２によって上記学
習値が−［二記範囲を超えたことが検出されたりした場
合に、スタンバイＲＡＭ３内の記憶内容（学習値、スタ
ンバイフラグ、チェックビット情報等）を初期化するイ
ニシャライズ手段ＩＭが設けられている。
クビット情報が上記所定の値を保持していなり・ことが
検出されたり、第２チェック手段ＣＫ２によって上記学
習値が−［二記範囲を超えたことが検出されたりした場
合に、スタンバイＲＡＭ３内の記憶内容（学習値、スタ
ンバイフラグ、チェックビット情報等）を初期化するイ
ニシャライズ手段ＩＭが設けられている。
これらの手段ＣＫＩ、ＣＫ２．ＩＭの機能はソフトウェ
アでもたせており、主としてＣＰＵ１がその機能をもつ
。゛ 以下、かかる異常検出時の処理について、第２図を用い
て説明する。
アでもたせており、主としてＣＰＵ１がその機能をもつ
。゛ 以下、かかる異常検出時の処理について、第２図を用い
て説明する。
まず、ステップＡＩで゛、又タンパ′イアラグかセット
されているかどうかが判断される。もし電圧降下などに
よりスタンバイフラグがセットされると、ステップＡ１
でＮｏルートをとって、ステップＡ２で、スタンバイＲ
Ａ Ｍ ３を初期化（イニシャライズ）する。
されているかどうかが判断される。もし電圧降下などに
よりスタンバイフラグがセットされると、ステップＡ１
でＮｏルートをとって、ステップＡ２で、スタンバイＲ
Ａ Ｍ ３を初期化（イニシャライズ）する。
このときチェックビットも同時に初期化されて、上記所
定の値を意味するように再設定される。
定の値を意味するように再設定される。
その後は、ステップＡ３で、その他のＲＡ Ｍ ２や入
出力等の初期化を行なったのち、ステップＡ４で、学習
値は限度内か、すなわち学習値が上記の所定の範囲を超
えていないかどうか力）判断され、もし上記範囲を超え
ると、ステップＡ４でＮｏルートをとって、その後は、
ステップＡ２．Ａ３で、スタンバイＲＡ Ｍ ３やその
池のＲＡ Ｍ ２の記憶内容を初期化する。
出力等の初期化を行なったのち、ステップＡ４で、学習
値は限度内か、すなわち学習値が上記の所定の範囲を超
えていないかどうか力）判断され、もし上記範囲を超え
ると、ステップＡ４でＮｏルートをとって、その後は、
ステップＡ２．Ａ３で、スタンバイＲＡ Ｍ ３やその
池のＲＡ Ｍ ２の記憶内容を初期化する。
もし、学習値が上記範囲内である場合は、ステップＡ４
でＹＥＳルートをとって、ステップＡ５で、チェックピ
ットは正常かどうか、すなわち所定値を保持しているか
どうかか判断される。
でＹＥＳルートをとって、ステップＡ５で、チェックピ
ットは正常かどうか、すなわち所定値を保持しているか
どうかか判断される。
もし、チェ、クビットが所定値を保持していない、すな
わちチエツクビット情報が変化している場合は、ステッ
プＡ５でＮ Ｏ／レートをとって、その後、ステ・ンブ
Ａ ２ 、Ａ ３で、スタンバイＲＡ Ｍ ３やその他
のＲＡＭ２の記憶内容を初期化する。
わちチエツクビット情報が変化している場合は、ステッ
プＡ５でＮ Ｏ／レートをとって、その後、ステ・ンブ
Ａ ２ 、Ａ ３で、スタンバイＲＡ Ｍ ３やその他
のＲＡＭ２の記憶内容を初期化する。
なお、学習値が所定範囲内の値で、しがちチェックピア
）情報が所定値を保持している場合は、ステップ八６で
、所要の制御か実行されるようになっている。
）情報が所定値を保持している場合は、ステップ八６で
、所要の制御か実行されるようになっている。
また、ステップ八〇の後は、再度ステップＡ４．、Ａ５
゜八〇の処理を繰り返す。
゜八〇の処理を繰り返す。
ｊｌｌ’ ＠らに、ステップＡ１で、ＹＥＳの場合、す
なわち電圧降下などがない場合は、ステップＡ２をジャ
ンプして、ステップＡ３以降の処理を行なう。
なわち電圧降下などがない場合は、ステップＡ２をジャ
ンプして、ステップＡ３以降の処理を行なう。
このように、スタンバイフラグによる異常検出時処理に
加えて、学習値が所定範囲を超えた場合や複数ビットか
らなるｊニックビット記憶情報に変化があった場合に、
スタンバイＲＡ Ｍ ３の書き替えに悪影響がでたり記
憶内容か破壊されたりしたと推定して、該記憶内容を初
期化することが行なわれるので、スタンバイＲＡＭ３内
における記憶内容の書き替えに悪影響かでたり該記憶内
容が破壊されたりする場合（異常時）を高い信頼性で検
出して、しかも的確な処理をすることかでき、これによ
り高い信頼性の学習制御システムを実現できる。
加えて、学習値が所定範囲を超えた場合や複数ビットか
らなるｊニックビット記憶情報に変化があった場合に、
スタンバイＲＡ Ｍ ３の書き替えに悪影響がでたり記
憶内容か破壊されたりしたと推定して、該記憶内容を初
期化することが行なわれるので、スタンバイＲＡＭ３内
における記憶内容の書き替えに悪影響かでたり該記憶内
容が破壊されたりする場合（異常時）を高い信頼性で検
出して、しかも的確な処理をすることかでき、これによ
り高い信頼性の学習制御システムを実現できる。
なお、学習値が所定範囲を超えた場合は、学習制御を一
時的に解除しその後新しい学習制御を開始する一方、チ
ェックピット記憶情報に変化があった場合は、学習内容
を白紙に戻してから新しい学習制御を開始する。
時的に解除しその後新しい学習制御を開始する一方、チ
ェックピット記憶情報に変化があった場合は、学習内容
を白紙に戻してから新しい学習制御を開始する。
さらに詳しく述べれば、学習値が所定範囲を超えた場合
を検出することで、ノイズを含めスタンバイＲＡＭ３内
の異常により学習値の逸脱力何二記所定範囲外となるこ
とを十分に防止することができ、これによりメモリ書き
替えによる悪影響を最小限におさえることができる。
を検出することで、ノイズを含めスタンバイＲＡＭ３内
の異常により学習値の逸脱力何二記所定範囲外となるこ
とを十分に防止することができ、これによりメモリ書き
替えによる悪影響を最小限におさえることができる。
また、チェックピット記憶情報が所定の値を保持してい
るかいないかをチェ７゛りすることにより、例えスタン
バイフラグによる副電源の電圧低下チェック機能にミス
が生じて、スタンバイＲＡ Ｍ ３内の記憶内容が破壊
された場合を見逃カルだとしでも、確実にががる破壊状
態を検出して、今までの学習内容を初期化することがで
きるので、システムの信頼性向上に大いに寄−りしうる
のである。
るかいないかをチェ７゛りすることにより、例えスタン
バイフラグによる副電源の電圧低下チェック機能にミス
が生じて、スタンバイＲＡ Ｍ ３内の記憶内容が破壊
された場合を見逃カルだとしでも、確実にががる破壊状
態を検出して、今までの学習内容を初期化することがで
きるので、システムの信頼性向上に大いに寄−りしうる
のである。
ｒ発明の効果〕
以上；ｒ述したように、本発明の学習制御システムにＪ
彊する異常検出時の処理装置によれば、入力データと学
習値とに基づき所望の演算処理を行なって被制御部へ制
御信号を出力する学習機能イ」き制御手段と、上記学習
値を記憶するバックアップメモリとをそなえた学習制御
システムにおいて、上記バックアップメモリ内に所定の
値を意味する複数ビットよりなるチェックピットが設定
され、上記制御手段の作動中に上記チェックピットが上
記所定の値を保持しているかどうかをチｚｙりするチェ
７゛り手段が設けられるとともに、同チェック手段によ
って上記チェックピットが上記所定の値を保持していな
いことが検出されると」１記バックアップメモリ内の記
憶内容を初期化するイニシャライズ手段が設けられると
いう簡素な構成で、たとえスタンバイフラグによる副電
源の電圧低下チェック機能にミスが生して、バックアッ
プメモリ内の記憶内容が破壊された場合を見逃がしたと
しても、確実にかかる破壊状態を検出して、今までの学
習内容を初期化することかできるので、システムの信頼
性向上に大いに寄与しうる利点がある。
彊する異常検出時の処理装置によれば、入力データと学
習値とに基づき所望の演算処理を行なって被制御部へ制
御信号を出力する学習機能イ」き制御手段と、上記学習
値を記憶するバックアップメモリとをそなえた学習制御
システムにおいて、上記バックアップメモリ内に所定の
値を意味する複数ビットよりなるチェックピットが設定
され、上記制御手段の作動中に上記チェックピットが上
記所定の値を保持しているかどうかをチｚｙりするチェ
７゛り手段が設けられるとともに、同チェック手段によ
って上記チェックピットが上記所定の値を保持していな
いことが検出されると」１記バックアップメモリ内の記
憶内容を初期化するイニシャライズ手段が設けられると
いう簡素な構成で、たとえスタンバイフラグによる副電
源の電圧低下チェック機能にミスが生して、バックアッ
プメモリ内の記憶内容が破壊された場合を見逃がしたと
しても、確実にかかる破壊状態を検出して、今までの学
習内容を初期化することかできるので、システムの信頼
性向上に大いに寄与しうる利点がある。
また、本発明の学習制御システムにおける異常検出時の
処理装置によれば、入力データと学習値とに基づ外所望
の演算処理を行なって被制御部へ制御信号を出力する学
習機能付軽制御手段と、上記学習値を記憶するバックア
ップメモリとをそなえた学習制御システムにおいて、上
記学習値が所定の範囲を超えたがどうかをチェックする
チェック手段と、同チェック手段によって上記学習値が
」１記範囲を超えたことが検出されると」１記バックア
ンプメモリ内の記憶内容を初期化するイニシャライズ手
段が設けられるという簡素な構成で、ノイズを含め／（
゛ツクアップメモリの異常により学習値の逸脱が」１記
所定範囲外となることを十分に防止することができ、こ
れによりメモリ書き替えによる悪影響を最小限におさえ
ることができ、この場合もシステムの信頼性向上に太い
に寄与しうる利点がある。
処理装置によれば、入力データと学習値とに基づ外所望
の演算処理を行なって被制御部へ制御信号を出力する学
習機能付軽制御手段と、上記学習値を記憶するバックア
ップメモリとをそなえた学習制御システムにおいて、上
記学習値が所定の範囲を超えたがどうかをチェックする
チェック手段と、同チェック手段によって上記学習値が
」１記範囲を超えたことが検出されると」１記バックア
ンプメモリ内の記憶内容を初期化するイニシャライズ手
段が設けられるという簡素な構成で、ノイズを含め／（
゛ツクアップメモリの異常により学習値の逸脱が」１記
所定範囲外となることを十分に防止することができ、こ
れによりメモリ書き替えによる悪影響を最小限におさえ
ることができ、この場合もシステムの信頼性向上に太い
に寄与しうる利点がある。
図は本発明の一実施例としての学習制御システムにおけ
る異常検出時の処理装置を示すもので、第１図はその全
体構成を示すブロック図、第２図はその作用を説明する
ための流れ図である。 １・・・学習機能付き制御手段としてのＣＰＵ、２・・
ＲＡＭ、３・・バックアップメモリとしてのスタンバイ
ＲＡＭ、４，５・・定電圧源、６・・ダイオード、７・
・検出手段、８・・被制御部、９・・パスライン、ＣＫ
］、ＣＲ２・・チェック手段、ＩＭ・・イニシャライズ
手段。 代理人 弁理士 飯沼義彦 第１図 第２図
る異常検出時の処理装置を示すもので、第１図はその全
体構成を示すブロック図、第２図はその作用を説明する
ための流れ図である。 １・・・学習機能付き制御手段としてのＣＰＵ、２・・
ＲＡＭ、３・・バックアップメモリとしてのスタンバイ
ＲＡＭ、４，５・・定電圧源、６・・ダイオード、７・
・検出手段、８・・被制御部、９・・パスライン、ＣＫ
］、ＣＲ２・・チェック手段、ＩＭ・・イニシャライズ
手段。 代理人 弁理士 飯沼義彦 第１図 第２図
Claims (2)
- （１）入力データと学習値とに基づき所望の演算処理を
行なって被制御部へ制御信号を出力する学習機能付き制
御手段と、上記学習値を記憶するバックアップメモリと
をそなえた学習制御システムにおいて、上記パンクアッ
プメモリ内に所定の値を意味する複数ビットよりなるチ
ェックピットが設定され、上記制御手段の作動中ｉミｌ
二記チェックピットが」二記所定の値を保持しているか
どうかをチェックす、るチェック手段が設けられるとと
もに、同チェック手段によって上記チェツクビットが上
記所定の値を保持していないことか検出されると上記バ
ックアップメモリ内の記憶内容を初期化するイニシャラ
イズ手段が設けられたことを特徴とする、学習制御シス
テムにおける異常検出時の処理装置。 - （２）入力データと学習値とに基づき所望の演算処理を
行なって被制御部へ制御信号を出力する学習機能付き制
御手段と、上記学習値を記憶するバックアップメモリと
をそなえた学習制御システムにおいて、上記学習値が所
定の範囲を超えたかどうかをチェックするチェック手段
と、同チェック手段によって上記学習値が」二記範囲を
超えたことが検出されると上記バックアップメモリ内の
記憶内容を初期化するイニシャライズ手段が設けられた
ことを特徴とする、学習制御システムにおける異常検出
時の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117355A JPS60262246A (ja) | 1984-06-07 | 1984-06-07 | 学習制御システムにおける異常検出時の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59117355A JPS60262246A (ja) | 1984-06-07 | 1984-06-07 | 学習制御システムにおける異常検出時の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262246A true JPS60262246A (ja) | 1985-12-25 |
Family
ID=14709631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59117355A Pending JPS60262246A (ja) | 1984-06-07 | 1984-06-07 | 学習制御システムにおける異常検出時の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262246A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723101A (en) * | 1980-07-16 | 1982-02-06 | Toyota Motor Corp | Controlling method for memory for internal combustion engine |
| JPS58150058A (ja) * | 1982-03-02 | 1983-09-06 | Toyota Motor Corp | 内燃機関の空燃比学習制御方法 |
-
1984
- 1984-06-07 JP JP59117355A patent/JPS60262246A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5723101A (en) * | 1980-07-16 | 1982-02-06 | Toyota Motor Corp | Controlling method for memory for internal combustion engine |
| JPS58150058A (ja) * | 1982-03-02 | 1983-09-06 | Toyota Motor Corp | 内燃機関の空燃比学習制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0237151A (ja) | エンジン制御装置 | |
| US7103738B2 (en) | Semiconductor integrated circuit having improving program recovery capabilities | |
| US7203581B2 (en) | Electronic control unit for controlling updating of data in non-volatile memory | |
| US6971051B2 (en) | System and method of recovering from soft memory errors | |
| JP2000194455A (ja) | デ―タ処理装置、そのデ―タ処理方法 | |
| JP3491358B2 (ja) | 電源遮断検出装置 | |
| JPS60211525A (ja) | 電源瞬断記憶装置 | |
| JPH07114401A (ja) | Ｒａｍバックアップ回路 | |
| JP2000035923A (ja) | 異常検出方法および異常検出装置 | |
| JPH11232181A (ja) | バッテリバックアップｒａｍの異常検出装置 | |
| JPH0325813B2 (ja) | ||
| JPH0628267A (ja) | 情報処理装置 | |
| JPH0736574A (ja) | 電子機器の初期化装置及び方法 | |
| JP2001157361A (ja) | 回路装置およびデータ管理方法 | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JPS61262803A (ja) | 電子的制御装置 | |
| JP2953103B2 (ja) | 車載用制御装置 | |
| JP3060376U (ja) | メモリ装置 | |
| JP2583266B2 (ja) | エンジン制御方法、及び、エンジン制御装置 | |
| JP4235047B2 (ja) | 記憶データの安全性を高めたメモリ装置およびこれを用いたデータ処理装置 | |
| JP2009520290A (ja) | 耐故障性があるプロセッサシステム | |
| JPS61278953A (ja) | Ｒａｍのエラ−チエツク方法 | |
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JPH10333992A (ja) | フラッシュメモリ書き込みデータ及びフラッシュメモリ搭載機器 | |
| JPH0738990Y2 (ja) | 電子機器の電圧低下検出回路 |