JPS6026302B2 - 四極トランジスタ記憶論理素子 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体材料で作られた「メモリ」として知られ
ている能動電子素子に関する。

モノリシック集積技術を用いて通常製作されるそれらの
素子は、記憶ユニットである基本素子を集積することに
よって構成される。各素子は記録すべきデータを入れる
ための入力端子すなわち書入端子と、データを取り出す
ための書込み端子すなわち議出し端子と、電源端子とを
有する。データは通常は２進の形で貯えられ、記憶ユニ
ットは２つの異なる電気的状態にあり、それらの状態「
０」または「１」に応じて情報が貯えられる。

電力供給が断たれた場合にはある種の記憶ユニットはそ
れらの状態を保持できなくなる。

また、記憶ユニットにおける重要なパラメータはデータ
の読出し速度である。書込み周波数および書込み速度が
書込み動作のそれと同じである読出し・書込みメモリが
ある。また、製作中にデータが書込まれて固定されてし
まうような読出し専用メモリすなわちＲＯＭもある。使
用者によって非可逆的にプログラムできる説出し専用メ
モリ（ＰＲＯＭ）もある。読出し・書込みメモリ（ＲＡ
Ｍ）は通常は揮発性であるのに対してＲＯＭまたはＰＲ
ＯＭは不揮発性である。すなわち、ＲＯＭやＰＲＯＭは
電源が断たれても内容を保持できる。最後に、ある種の
用途では、王として読出しモードで使用される不揮発性
メモリ（ＲＭＭ）を使用することが必要である。

このＲＭＭは王として読出されるモードで動作するとい
う点でＲＯＭに類似するが、ＲＭＭはその内容を変更で
きなければならない。一般に、ＲＭＭの記録速度は読出
し速度と比較して低くできる。本発明はこの最後の種類
のメモリすなわち再記録できるメモリに関するものであ
る。再記録メモリの場合には、２進変数に組合わすこと
ができる独立した２つの値を持つことができる電気的パ
ラメータは、電界効果トランジスタの動作特性たとえば
しきし、値電圧である。

この特性は、トランジスタの２つの誘電体層の界面また
は自由電位の絶縁されたグリッドのうちのいずれかにお
いて、電荷を蓄積または放電することによって、永久的
かつ可逆的に変えることができる。電荷の蓄積（「１」
の書込み）は電圧の印加と電流の供給とによって行われ
る。しかし、これらの電荷を除去する４０」の書込み）
には紫外線を照射しなければならないが、このことは大
きな欠点である。別の公知の方法は１つの論理状態と別
の論理状態とに電気量を用いることによって、上記の欠
点を解消することと、再記録メモリユニットを作ること
を可能にする。

そのために、ＭＯＳ形電界効果トランジスタ（ＭＯＳＦ
ＥＴ）においては、高い移動度を有する電荷（通常は「
ホットキャリヤ」として知られている）が用いられる。

たとえばＰＮ接合を電子なだれ状態にすることによって
、強い局部電界が用いられる。トランジスタの構造中に
適当に配置されている付加接合に作用することにより、
電子または正孔より成るホットキャリヤを発生してトラ
ンジスタの絶縁層の中に注入できる。しかし、ＭＯＳＦ
ＥＴによって構成されたメモリユニットは状態変化すな
わちスイッチング速度がかなり遅いという大きな欠点を
有する。

従って、ＭＯＳＦＥＴを用いるメモリの議出し速度は制
限される。厳密にいえば記憶機能を行うＭＯＳトランジ
スタとバィポーラ電流増幅トランジスタとを各メモリユ
ニットに組合わせることによってこの欠点を軽くできる
が、その代りにメモリユニット等を含めた全体の形状が
非常に大きくなる。本発明によるメモリユニットはこれ
らの欠点を持たず、不揮発性で、電気的に再記録でき、
議出し速度が高く、小型である。

このメモリコ‐ニットはその基本的な部品として、４個
の電極を有するバィポーラ・シリコントランジスタすな
わち四級トランジスタを用いる。

この四極トランジスタは３つの電極すなわちェミッタ、
ベース、コレクタに加えて第４の電極すなわちグリッド
を有する。このグリッドはェミッタ・ベース接合の下に
設けられた導電材料で作られ、このグリツドは半導体酸
化物層すなわちシリカ層によってェミッタ・ベース接合
から分離される。メモリユニットとしてそのような四極
トランジスタを用いた時の動作原理は、シリコンブロッ
ク中のシリカ層との界面に近い部分に移動度の高い電荷
キャリャが存在するものとすると、グリッド電位を２つ
の適当な電位のうちの一方に上昇させることによって、
それらのキヤリヤとグリツドへひきつけてそれら周囲に
静電作用を発生させることによってそれらのキャリヤを
そこに蓄積するか、もしそれらのキャリャが既にそこに
存在するならばそれらのキャリャを除去することが可能
である、という事実を基にしている。

トランジスタ自体においては、用いられるのはそれらの
作用の１つである、すなわちそれらのキャリャが存在す
るか否かに応じてトランジスタの電流利得に及ぼす作用
である。本発明は、トランジスタのェミッタ・ベース接
合を「電子なだれ」状態におくことによって、それらの
非常に動きやすい電荷キヤリャすなわちホットキヤリャ
を発生させることを意図している。

また、本発明は、新しい種類の四極トランジスタを使用
しようとするものである。このトランジスタでは自由電
荷の捕えられたものの蓄積は、自由電位にある別の導電
性スクリーン電極で行なわれる。この新規なトランジス
タはどのような目的のためにも使用できるが、メモリユ
ニットの場合に特に有用である。更に、本発明では大容
量メモ川こ接続されるいくつかのメモリユニットを使用
して、前記したそれぞれの有利な個々の特性をその大容
量メモ川こ与え、かつそのようなメモリをモノリシツク
集積回路で作る方法をも提供するものである。

本発明によれば、ェミッタ領域とべ‐ス領域およびコレ
クタ領域ならびにグリッド電極にそれぞれ接続される端
子が設けられたバィポーラ四極トランジスタと、それら
の端子に接続される回路とを備え、前記ェミッタ領域と
べ‐ス領域およびコレクタ領域はトランジスタの同じ面
に現われている接合によって分離され、グリツド電極は
前記接合に向い合って同じ面に配置されるともに、誘電
体層によって半導体から電気絶縁され、前記回路の一方
は前記端子に電気量を一時的に加えるための要素により
形成され、それによってある極性の分極電圧をグリッド
ーこ印加することと、前記接合の１つにおいて電子なだ
れ発生条件を設定することを確実に行わせ、前記回路の
他方はトランジスタの増幅度を測定するための要素によ
って形成され、分極電圧の極性は書込み論理データと、
議出し論理データを決定する対応する利得値とを形成す
ることを特徴とするトランジスタ記憶論理ユニットが得
られる。

以下、図面を参照して本発明を詳細に説明する。

第１図は本発明の集積回路化された四極トランジスタを
示す。

このトランジスタはその全体的な構成において従来知ら
れている種類のバィポーラＮＰＮトランジスタであり、
以下「グリツド」と呼ぶことにする第４の電極２１が設
けられている。このグリッドは精密に作るのに適した材
料で作られる。このトランジスタではエミツタ、ベース
、コレクタはそれぞれ領域（Ｎ十）２３、（Ｐ）２４、
（Ｎ）２５で作られる。

領域２３と２４との境界に形成されるェミツタ・ベース
接合は位置２６でシリコン基板の表面に現われる。本発
明に従ってグリッドは多結晶シリコン層２１によって形
成される。

この層２１‘ま酸化物層２２によって隣接する種々のＰ
形またはＮ形の領域から絶縁される。このグリッド２１
は、ヱミッタ・ベース接合がシリコン基板の表面に露出
する部分２６を、少くとも部分的にでも被覆せねばなら
ない。ヱミツタ２３、ベース２４、コレクタ２５および
グリツド２１の各領域に対するそれぞれの電気接点１１
，１２，１３，１４はたとえばアルミニウムのような金
属の薄い層で形成される。

第２〜５図は、本発明の四極トランジスタ記憶論理素子
を製作する方法の各工程終了時における構造の断面を示
す。

第２図は集積回路化されたＮＰＮトランジスタのベース
への拡散を行う第１工程終了後における基板Ｐの状態を
示す。

第３図はグリッド４１の形成工程後の構造を示す。

この工程では、基板表面に多結晶シリコン層４１を一様
に付着させてから、マスクを用いて層４１を局部的に除
去する。これらの除去された領域にはＮ十ェミッタ領域
４２と、コレクタ接点４３とが形成される。次に酸化物
層３１の領域４２と４３に当る部分を除去する。酸化物
層３１のうち残すべき部分は多結晶シリコンを用いて保
護する。第４図はェミッタ２３のＮ＋領域と、コレクタ
接点２７とを拡散によって形成した後の構造を示す。

水平方向の拡散のために、ェミッタ・ベース領域のうち
多結晶シリコンの表面に露出する部分２６は、グリツド
の縁部に対して自動的に位置させられる。従ってその部
分は本発明の本質的な特徴を有する。

第５図は多結晶シリコン層４１を適当なホトマスクを用
いて選択的に除去する工程を終った後の構造を示す。

この工程によってグリツド２１の全体として環状の輪郭
６１を示す。第１図に示す最終的な構造を作るために、
次のような工程で金属層への後続を行わなければならな
い。

すなわち、まず酸化によってシリコン酸化物絶縁層を作
る。この絶縁層により、ェミッタの拡散と、グリッドを
形成する多結晶シリコンの拡散とを行うために、露出し
ている多結晶シリコンを酸化物で被覆することが可能と
なる。次の工程は適当なホトマスクを用いて酸化物層を
局部的にエッチングすることにより接点領域を形成する
ことである。この工程でグリッド領域に局部的に到達す
ることが可能となる。それからアルミニウムのような金
属を付着させる。最後にこの金属層をエッチングして相
互接続輪郭を固定させる。第６，７図は０または１を書
き込むために、トランジスタに電気的量を加える条件を
説明するための回路図である。トランジスタの特性パラ
メータは与えられた条件の下におけるその電流増幅度で
ある。

本発明では２つの状態０と１は、この電流増幅度すなわ
ち利得の異なる２つの値によってそれぞれ表わされる。
トランジスタ・アセンブリがヱミッタ接地型の場合にこ
の利得を文字Ｂで表わすことにする。この利得Ｂはグリ
ツド・ェミッタ間電圧が零（または一定の低い値）で、
ェミッタ電流が小さいという条件で測定する。利得Ｂの
初期値をＢ。とする。状態の変化は次のようにして起る
。

まず第６図を参照して、ある大きさたとえばｌｏｗＡの
電流を、ある時間たとえば１秒間だけ、ェミッタ・ベー
ス接合に電子なだれを起す向きに加える。それと同時に
グリツドとべ‐スの間またはグリツドとェミッタの間に
、グリッドの極性が正となる向きにたとえば５０Ｖの電
圧を印加する。そうすると前記したようにシリカ層にお
いてホットキャリャが捕えられ、電流と電圧を除去する
と利得Ｂの新しい値Ｂｄが得られる（Ｂｄ＜Ｂ。）。比
Ｂ。／Ｂｄは約１０である。この新しい値Ｂｄは○の書
込みに対応するものと考えることができる。トランジス
タの動作の正常な状態の下では、ェミッタ・ベース間接
合における電子なだれの新たな制約とグリッド電圧が加
えられず、かつ温度がある値たとえば約１５０つ○以下
に保たれている限りは、この低いＢｄの値が保持される
。一方、前と同じ制約が課せられるが、グリツド電圧Ｖ
ｇの極性が第７図に示すそれとは逆であるものとすると
、二重の制約が除かれた場合には利得Ｂの新しい値Ｂｒ
が得られる。

この値Ｂｒは１の書込みに対応するもので、Ｂ。に非常
に近い。トランジスタの動作の正常な状態の下では、新
たに軽減された制約が加えられるまでは、このようにし
て復旧された値が保持される。従って、このトランジス
タの電流利得を、純粋に電気的なやり方で、高い値の範
囲内または低い値の範囲内に希望に応じて置くことがで
きる。このようにして、このトランジスタは情報を２進
の形で貯えることができ、この情報はトランジスタへ電
力が供給されなくても消去されることはない。従って、
前記装置に用いられる本発明の四極トランジスタは再記
録できる不揮発性メモリユニットを構成できる。

第８図はメモリユニットとして動作に非常によく適する
新規な構造のバィポーラ四極トランジスタを示す。

このトランジスタのグリツドとェミツタ・ベース接合と
の間には遮へいとして動作する別の導電性電極が設けら
れる。この遮へい電極は電源には接続されない。

この電極の電位は公知のバィポーラ四極：・ランジスタ
に既に存在している制御ゲリッドの電位に主として結び
つけられる。電位が固定されておらずに浮動している遮
へい電極（以下、浮動スクリーンと呼ぶことにする）に
は参照番号２１がつけうれ、ェミッタ・ベース接合２６
と制御グリツド４４との間に設けられる。前記したよう
に、浮動スクリーンは端子のいずれにも電気的に接続さ
れることはない。第８図に示す構造では、ェミッタとべ
‐スおよびコレクタは第２図に示すＮ＋領域２３と、Ｐ
形領域２４と、Ｎ形領域２５とによってそれぞれ形成さ
れる。

領域２３と２４との境界に形成されたェミッタ・ベース
接合はシリコンの表面の位置２６に露出する。同様にし
て、たとえば多結晶シリコンの導亀層２１の一部が少く
ともェミッタ・ベース接合の露出部２６の上に配置され
て浮動スクリーンを形成する。

この浮動スクリーンは酸化物層２２によって隣接するシ
リコン領域から完全に分離される。ェミツタ・ベース接
合に電子なだれが生じた時に発生されるホットキヤ１」
ャは酸化物層２２を横切る。浮動スクリーンに蓄積され
ている電荷がある距離をおいて作用し、トランジスタが
正常な動作モードで動作している時にベース・ェミッタ
特性に影響を及ぼすことができるように、酸化物層２２
は十分に薄くなければならない。制御グリッド４４は浮
動スクリーンも一部被覆する。

その浮動スクリーンからグリッド４４はたとえばＳｉ０
２（シリカ）製の絶縁層２８によって分離される。制御
グリッド４４はたとえばアルミニウムのような導電材料
で形成される。この制御グリッドは第１図を参照して説
明したェミッタ、ベース、コレクタへの接点接続工程と
同じ工程で作ることができる。第８図に示すこの改良さ
れた四極トランジスタの興味のある部分は、浮動スクリ
ーンが存在するために、このトランジスタをメモリユニ
ットとして用いた時に書込み速度が高いことである。

そのようなメモリユニットの書込み速度は、発生された
全軍子なだれ電流と、シリカ層に実効的に捕えられてい
る電荷との比に依存する。従来の四極トランジスタでは
、制御グリッドはそれに投げ込まれたホットキヤリヤを
受ける。それらのホットキャリャはその接続部を流れ去
って捕捉により失われる。しかし、浮動スクリーン四極
トランジスタの場合には、電子なだれからホットキャリ
ャの大部分をその位置によって回収するのは浮動スクリ
ーンであり、回収されたホットキャリャは酸化物レベル
で捕えられたホットキャリャと同様に、ェミッタ・ベー
ス接合に作用する。浮動スクリーンはどこにも接続され
ていないから有用な電荷を全て保持し、そのために書込
み速度が高くなる。浮動スクリーンの全表面を制御グリ
ッドで被覆する必要は‐ないことに注意すべきである。

この浮動スクリーンの電位に及ぼす制御グリッドの電位
の影響が、他の接続とくにェミツタの電位の寄生的な影
響と比較してできるだけ大きくなるように構成すべきで
ある。そのェミッタ電位は浮動スクリ−ンの電位に近い
。いいかえれば、ェミッタ接続部と浮動スクリーンとの
間の容量が制御グリッドと浮動スクリーンとの間の容量
よりも小さい。従って、浮動スクリーンとェミッタ接続
部との交差は特に避けなければならない。もし両者が交
差したとすると、浮動スクリーンのうち、ェミッタ接続
通路の上のェミッタ・ベース接合周辺部の一部の上にあ
る部分が遮断されることになる。これまでの説明はＮＰ
Ｎトランジスタに関するものであったが、縦型または横
型を問わずＰＮＰトランジス外こも本発明は適用できる
もので、本質的なことは、全ての場合にェミツタ・ベー
ス接合が制御グリツドに印加された電位によって樋性が
固定されている電荷を、酸化物層を通じて浮動スクリー
ンへ注入することが電子なだれによってできることと、
そのようにして蓄積された電荷の極性の関数としてその
時のトランジスタの利得Ｂが大きかったり、小さかった
りすることである。第９図はマトリックス状に互いに接
続されている本発明のメモリ素子を何個か含むメモリ回
路を構成するために、本発明のメモリ素子を使用するや
り方を示す回路図である。このメモリ回路はこの明細書
の第１の部分で説明した四極トランジスタで構成できる
が、以下に行う説明は、この明細書の第２の部分で説明
した浮動スクリーンを含む、本発明に従って改良された
四極トランジスタで構成されたメモリ回路を対象とする
。

Ｎ行Ｎ列の本発明のメモリマトリックスでは、全てのグ
リツドは同じ書込み制御端子９１に接続される。

同じ行にあるコレクタは互いに接続されて語列９２を構
成する。同じ列に含まれるェミツタは互いに接続されて
ビット行を構成する。行と列は文字Ａ、Ｂ、・…・・Ｋ
によって識別されて限りなくある行と列の性質を表して
いる。各トランジスタのベースは電流源９４に接続され
る。このようなマトリックスを含むメモリ回路は次のよ
うに動作する。

まず書込みモードでは、正電圧が書込み制御端子９１に
印加されて０を記録して（電流利得の低下）、または負
電圧を印加して１を記録する（電流利得の復旧）。

書込みが求められているトランジスタが属しているトラ
ンジスタ行に高い電圧を印加すると同時に、そのトラン
ジスタが属しているコレクタ行に低い電圧を印加するこ
とによって、そのトランジスタにェミツタ・ベース電子
なだれ発生条件が選択的に与えられる。選択されていな
い行は高い電圧に保たれる、すなわち高いインピーダン
スを介して接地される。また、選択されていないェミッ
タ列には低い電圧が印加される。すなわち約６Ｖである
ェミツタ・ベース・ダイオードの電子なだれ電圧よりも
低い電圧が印加される。書込みが行われているトランジ
スタでは、ェミツタ・ベース接合電子なだれ電流が、コ
レクタ・ベース接合を通ってトランジスタから流れ出る
。従ってこのコレクタ・ベースは直接に分極される。議
出しモードでは、選択された行に数ボルトの電圧が印加
され、他の行は低い電圧に保たれる。

そうすると選択されたトランジスタはその正常な導通領
域内で利得Ｂをもつて動作し、選択された列にＢ×ＩＢ
の電流を流す。この電流は選択されたトランジスタの利
得Ｂの低い値または高い値を反映し、同じ列に含まれる
他のトランジスタのコレクタには、それらのトランジス
タがベース電流ＩＢの増幅器として動作することを阻止
する電気的条件が加えられる。最後に、状態「０」また
は「１」のデ−夕の取り出し‘ま、選択されたェミッタ
列に流れる電流と基準電流とを比較することによって行
われる。

比較回路９５を用いることによって比較モードのうちの
１つを便利に採用できる。選択されたトランジスタから
の電流は比較回路９５の入力端子９６に供給され、電源
９８から与えられる一定の基準電流は他の入力端子９７
に供給される。「０」または「１」情報は比較回路９５
の出力端子９９から取り出される。第１０図は電流源９
４の別の実施例を示す。

この電流源は電流を供給されるトランジスタのベースと
、数ボルトの電圧を供給する電圧源との間に接続される
抵抗である。この電圧源はたとえばメモリ回路全体に用
いられる電圧源である。しかし、ＰＮＰトランジスタ２
００を用いて、そのコレクタ２０１を電流を供給される
四極トランジスタのベースに接続すると非常に有用であ
る。このメモリ回路は通常のモノリシック集積回路で作
られるが、抵抗を作る方がトランジスタを作るよりも困
難である。この用途ではＰＮＰトランジスタのエミツタ
１０１とベース３０１とに存在している電気的供給量を
、それらのェミツタとべ‐スとを固定電源に接続するこ
とによって固定することが必要である。ベースに用いら
れる簡単な共通方法は、主ＮＰＮトランジスタのコレク
タに接続されている。電源と同じ電源にベースを接続す
ることである。この接続方法によって、第１１図に示す
ようにモノシリツク集積回路の問題を簡単にする。第１
１図は定電流源を構成するＮＰＮトランジスタを製造す
る方法と、前記した電源の構成とを示す。

チップの表面積を狭くすることによって、電流源ＰＮＰ
トランジスタと四極トランジスタとを組合わせることが
可能であった。この場合、同じＮ形領域２５でＮＰＮト
ランジスタのコレクタとＰＮＰトランジスタのベースを
作り、同じＰ形領域でＰＮＰトランジスタのベースとＰ
ＮＰトランジスタのコレクタを作る。このような条件の
下では、領域２３は主トランジスタのェミツタを構成し
、領域２４はこのトランジスタのベースと電源トランジ
スタのコレク夕とを構成し、領域２５は主トランジスタ
のコレクタと電源トランジスタのベースとを構成し、領
域１０１‘ま電源トランジスタのェミッタを構成する。

従って、主トラシジスタのみに関していえば、２つのト
ランジスタアセンブリを作ることは１つの付加領域１０
１を作ることに帰着する。第１２図はそのようなＰＮＰ
トランジスタ電流源を含むメモリ回路の回路図である。
電源ＩＢを一定に保つたまま行９２Ａに印加されている
電圧を制御るためには、全体の行に共通に作られている
ＰＮＰトランジスタのエミツタ１ ０ １に、その仁打
に含まれるＮＰＮ四極トランジスタの全てのベースの間
に等しく分布する電流１しを供給する電流源１ １ １
から、電流を供給するだけで十分である。全部の行に共
通な全てのェミッタ１０１のこの接続は、モノリシック
集積化による実際の製造に有利に使用できる。第１１図
では同じＰ形領域は連続している。四極トランジスタ・
メモリ素子を使用することによって可能となった高速書
込みの可能性は、選択されていない位置から選択された
位置へスイッチングされた時、または選択された位置か
ら選択されていない位置へスイッチングされた時に、行
９２のような制御回路がメモリマトリックスの各トラン
ジスタのベース電圧とヱミッタ電圧との変化を最少限に
するように構成されるならば、メモリ回路でもだいたい
保存される。

このような条件の下では、例として与えられている実際
的な場合に対しては、本発明のメモリ回路の呼出し時間
は数１０ナノ秒台と非常に短い。

【図面の簡単な説明】

第１図は本発明のメモリ素子の一実施例の断面図、第２
〜５図は第１図に示すメモリ素子の異なる製造工程にお
ける構造を示す断面図、第６，７図は０または１を記録
するために加える電気的条件を示す回路図、第８図はス
クリーンを有する本発明の記憶素子の断面図、第９図は
第１図に示されているような記憶素子によって構成され
るメモリ回路の理論的な回路図、第１０図は第９図に示
すメモリ回路の別の実施例を示すブロック回路図、第１
１図は第１０図に示されているモノリシックメモリ回路
の断面図、第１２図はＰＮＰトランジスタ電流源を含む
メモリ回路の略回路図である。 １１，１２，１３，１４・…・・端子、２１・・・・・
・グリツド、２２・・・…酸化物層、２３・・…・ェミ
ッタ、２４……ベース、２５……コレクタ、４１……多
結晶シリコン層、４２……ェミッタ、４３……コレクタ
端子、４４・・・・・・制御グリッド。 Ｆ二面・１Ｆ厄２ Ｆ面−十 Ｆ面−三 Ｆ血５ Ｆ厄‐６ Ｆｍフ Ｆ〒面−１０ ｑ Ｆ両［世９ Ｆ面−１２ Ｆ雨こ風Ｉ

Claims (1)

1. 【特許請求の範囲】 １ エミツタ電極と、ベース電極と、コレクタ電極とを
   備え、これら電極が前記トランジスタの同一面上に現わ
   れた接合点によつて互いに分離され、更に、ゲート電極
   を備え、当該ゲート電極は、前記同一面上に前記接合点
   に対向して配設され、誘電体層により半導体から電気絶
   縁され、電気絶縁された遮蔽電極が前記ゲート電極と前
   記トランジスタの前記同一面との間に設けられ、前記遮
   蔽電極は前記誘電体層内に埋め込まれていることを特徴
   とする四極トランジスタ。 ２ 特許請求の範囲第１項に記載の四極トランジスタに
   おいて、前記遮蔽電極は、多結晶シリコンで形成されて
   いることを特徴とする四極トランジスタ。 ３ 特許請求の範囲第１項に記載の四極トランジスタを
   備えた記憶論理素子において、前記電極に一時的に電気
   量を加える要素を有し、この要素は、ある極性の分極電
   圧をグリツドに引火することと同時に、前記接合点の１
   において電子雪崩発生条件を設定することを確実にし、
   更に、トランジスタの増幅度を測定するための要素を有
   し、分極電圧の極性とこれに対応する利得値は、それぞ
   れ書込み論理情報と読出し論理情報を形成するような回
   路を更に備えたことを特徴とする記憶論理素子。 ４ 特許請求の範囲第３項に記載の記憶論理素子におい
   て、前記ベース電極を分極させるための定電流源を更に
   備え、この定電流源は相補形のバイポーラトランジスタ
   で構成されていることを特徴とする記憶論理素子。 ５ 特許請求の範囲第４項に記載の記憶論理素子におい
   て、前記相補形のバイポーラトランジスタは、そのベー
   ス電極と、コレクタ電極と、エミツタ電極とによつて前
   記四極トランジスタのコレクタ電極、ベース電極と、定
   電流源にそれぞれ接続されていることを特徴とする記憶
   論理素子。 ６ 特許請求の範囲第３項に記載の記憶論理素子を複数
   個備えたメモリ回路において、当該メモリ回路はモノリ
   シツク集積技術により単一の半導体基板内に作られ、前
   記複数の記憶論理素子は行と列より成る回路網内に配置
   され、その回路網では全ての四極トランジスタのエミツ
   タは列のうちの１つにそれぞれ接続され、全てのコレク
   タは行のうちの１つにそれぞれ接続され、全てのグリツ
   ド電極は互いに接続されていることを特徴とするメモリ
   回路。