JPS6026321B2 - Power amplifier overload detection circuit - Google Patents
Power amplifier overload detection circuitInfo
- Publication number
- JPS6026321B2 JPS6026321B2 JP52103342A JP10334277A JPS6026321B2 JP S6026321 B2 JPS6026321 B2 JP S6026321B2 JP 52103342 A JP52103342 A JP 52103342A JP 10334277 A JP10334277 A JP 10334277A JP S6026321 B2 JPS6026321 B2 JP S6026321B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- circuit
- power amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、電力増幅器の過負荷時における出力波形のク
リップの情報に基いて過負荷を検出する回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit that detects overload based on information on clipping of an output waveform when a power amplifier is overloaded.
従来、電力増幅器の過負荷検出回路としては、第1図に
示すように、出力トランジスタのェミツタに抵抗器を接
続し、出力電流による抵抗器両端の電圧降下を検出する
ようにしたものがある。第1図において、Q,Q′は母
力トランジスタ、R,R′は抵抗器、DETは検出回路
、1はリレー、2はリレー駆動回路、RLは負荷抵抗を
示す。ところが、このような過負荷検出回路においては
、出力回路に抵抗器を挿入するので、大きな検出電圧を
得ようとすれば出力の損失を逝かれず、過負荷時に出力
波形がクリップされ始めると検出鰭圧は余り上昇しない
ばかりでなく、図のようなコンブリメンタリOTL型電
力増幅回路の場合は、検出電圧を大地電位を基準にして
取り出すことができないので、制御系の接続が難しいと
いう欠点がある。したがって、本発明の目的は、上記の
ような欠点のない電力増幅器の過負荷検出回路を得るに
あり、本発明は、そのために、電力増幅器の過負荷時に
おける出力波形のクリップの度合いに応じて増大するク
リップ情報電圧を発生する手段を使用し、このクリップ
情報電圧と電力増幅器の出力電圧とを比較することによ
って過負荷を検出するようにするのである。Conventionally, as shown in FIG. 1, an overload detection circuit for a power amplifier includes a circuit in which a resistor is connected to the emitter of an output transistor, and a voltage drop across the resistor due to the output current is detected. In FIG. 1, Q and Q' are mother transistors, R and R' are resistors, DET is a detection circuit, 1 is a relay, 2 is a relay drive circuit, and RL is a load resistance. However, in such overload detection circuits, a resistor is inserted in the output circuit, so if you try to obtain a large detection voltage, you will not be able to avoid output loss, and if the output waveform starts to clip during an overload, the detection fin will fail. Not only does the voltage not rise very much, but in the case of the combinary OTL type power amplifier circuit shown in the figure, it is difficult to connect the control system because the detected voltage cannot be extracted with reference to the ground potential. . Therefore, an object of the present invention is to obtain an overload detection circuit for a power amplifier that does not have the above-mentioned drawbacks. Means for generating an increasing clip information voltage is used and overload is detected by comparing the clip information voltage with the output voltage of the power amplifier.
以下、図面を用いて本発明を細に説明する。Hereinafter, the present invention will be explained in detail using the drawings.
第2図は、本発明をコンブリメンタリOTL回路に実施
した場合の一例を示す。図においてQ,,Q2は出力ト
ランジスタQ,Q4をそれぞれ駆動する駆動トランジス
タで、各ェミツタは共通接続され、その共通接続点は、
ダイオードD,、抵抗器R,、ダイオードD2、抵抗器
R2を介して出力トランジスタQ,Q4の出力側、すな
わちコレクタ共通接続点に接続される。抵抗器R,とダ
イオードD2の接続点に、他端を接地したコンデンサC
,の一端が接続されると共に、放電用トランジスタQ5
のベースが接続される。また、駆動トランジスタQ,,
Q2のヱミッタ共通接続点は検出用抵抗器R3を介して
接地され、出力トランジスタQ,Qの出力側はリレー回
路1のリレー接点Sを介して負荷(抵抗)RLの一端に
接続され、負荷RLの他端は接地される。2はリレー駆
動回路で、例えばリレー駆動トランジスタQ6によって
構成される。FIG. 2 shows an example in which the present invention is implemented in a complementary OTL circuit. In the figure, Q, Q2 are drive transistors that drive output transistors Q and Q4, respectively, and the emitters are commonly connected, and the common connection point is
It is connected to the output side of the output transistors Q and Q4, that is, to the collector common connection point via a diode D, a resistor R, a diode D2, and a resistor R2. A capacitor C with the other end grounded is connected to the connection point between the resistor R and the diode D2.
, and one end of the discharging transistor Q5 is connected to the discharging transistor Q5.
base is connected. In addition, drive transistors Q,,
The emitter common connection point of Q2 is grounded via the detection resistor R3, and the output sides of the output transistors Q and Q are connected to one end of the load (resistance) RL via the relay contact S of the relay circuit 1. The other end of is grounded. Reference numeral 2 denotes a relay drive circuit, which is composed of, for example, a relay drive transistor Q6.
リレー駆動トランジスタQのベースは、放電用トランジ
スタQ5のコレクタとェミツタを介して接地される。リ
レー駆動トランジスタQ6のコレクタは、リレー捲線を
へて直流電源(十Vの)に接続される。直流電源(十V
cc)と大池間に抵抗器R4とR5が直列に接続され「
両抵抗器の接続点は抵抗器R8とコンデンサC2を介し
て接地され、R6とC2の接続点はリレー駆動トランジ
スタQのベースに接続される。Q7.Qは差動増幅器を
構成する1対のトランジスタで、トランジスタQ7のベ
ースに入力信号凧が加えられ、トランジスタQ8のベー
スには、出力トランジスタQ3,Q4の出力信号(第3
図A)の一部(第3図B)が負帰還NFされて加えられ
、両方の信号が比較される。The base of the relay drive transistor Q is grounded via the collector and emitter of the discharge transistor Q5. The collector of the relay drive transistor Q6 is connected to a DC power supply (of 10 V) through the relay winding. DC power supply (10V
Resistors R4 and R5 are connected in series between cc) and Oike.
The connection point between both resistors is grounded via resistor R8 and capacitor C2, and the connection point between R6 and C2 is connected to the base of relay drive transistor Q. Q7. Q is a pair of transistors constituting a differential amplifier; an input signal is applied to the base of transistor Q7, and an output signal (the third one) of output transistors Q3 and Q4 is applied to the base of transistor Q8.
A portion of Figure A) (Figure 3B) is added with negative feedback NF and both signals are compared.
Q9は増幅トランジスタで、差動増幅器の出力を増幅し
て駆動トランジスタQ,.Q2に加え、これを制御する
。したがって、正常動作時においては、駆動トランジス
タQ,,Q2のェミッタ側の検出用抵抗器R3の一端に
は、振幅が小さく出力信号と相似した波形を有する電圧
(第3図C)が現われる。一方、この駆動トランジスタ
の出力電流はダイオードD,、抵抗器R,を介してコン
デンサC,に充電されるが、ダイオードD2、抵抗器R
2を通して放電される電流の方が大きくなるように、負
荷端電圧、すなわち出力電圧と関連して抵抗器R,とR
2、更にはR3との関係を設定することにより、コンデ
ンサC,の端子電圧は負電圧に保たれ、放電用トランジ
スタQはオフ状態に保持される。したがって、電源投入
によって動作したりし−1の接点Sは閉じたままで、正
常な動作が続行される。ところが、負荷抵抗RLが減少
するなどして過負荷状態になると、出力電流はすぐには
増加しないが、出力電圧が減少するため、これが上記の
倉帰還によって差動増幅器に加えられて出力電流が増大
し、第3図Dに示すように出力波形の正負のピーク側が
クリップされ始め、これが更に差動増幅器に負帰還され
る結果、出力波形のクリップされた部分に対応して、か
つ、第3図Eに示すようなクリップされた度合いに応じ
て増大するクリップ情報電圧が、増幅トランジスタQを
へて駆動トランジスタQ,,Q2のェミツタ側の抵抗器
R3の両端に現われる。Q9 is an amplification transistor that amplifies the output of the differential amplifier and supplies the driving transistors Q, . In addition to Q2, this is controlled. Therefore, during normal operation, a voltage (FIG. 3C) having a small amplitude and a waveform similar to the output signal appears at one end of the detection resistor R3 on the emitter side of the drive transistors Q, , Q2. On the other hand, the output current of this drive transistor is charged to the capacitor C via the diode D, and the resistor R.
resistors R, and R in relation to the load end voltage, i.e. the output voltage, such that the current discharged through 2 is greater
By setting the relationship with R2 and R3, the terminal voltage of the capacitor C is maintained at a negative voltage, and the discharging transistor Q is maintained in an off state. Therefore, when the power is turned on, the contact S of -1 remains closed and normal operation continues. However, when an overload condition occurs due to a decrease in the load resistance RL, the output current does not increase immediately, but the output voltage decreases, and this is applied to the differential amplifier by the above-mentioned feedback, causing the output current to decrease. As a result, the positive and negative peak sides of the output waveform begin to be clipped as shown in FIG. A clipped information voltage that increases depending on the degree of clipping as shown in FIG. E passes through the amplifying transistor Q and appears across the resistor R3 on the emitter side of the driving transistors Q, Q2.
一方、出力トランジスタの出力電圧は第3図Dに示すよ
うに負荷抵抗RLの減少やクリップによって振幅が相対
的に減少し、そのためダイオードD2、抵抗器R2を通
しての放電量が減少するのに反し、コンデンサC,への
充電量は増大する。ゆえに、クリップ情報電圧の増大と
出力働圧の相対的減少が著しくなったある時点で、コン
デンサC,の端子電圧は正となり、放電用トランジスタ
Q5をオンさせる。すると、電源投入後充電されていた
コンデンサC2が放電用トランジスタQ5を通して放電
し、リレー駆動トランジスタQ6をオフとし、リレーを
消勢しその接点Sを開く。電源を切らなければ、クリツ
ク防止のためのミューティング用時定数回路3の時定数
により再びリレーが動作し、これを繰り返すことになる
が、適正に時定数を設定することにより出力トランジス
タQxQ4の発熱を抑えることができる。すなわち、本
発明においては、過負荷の状態を知らせるクリップ情報
電圧と過負荷に応じて変化する出力トランジスタの出力
電圧とをダイオードD2によって比較し、両者の相対的
関係の変化によって放電用トランジスタQ5のベース電
圧が正になるのを検知するようにしている。On the other hand, as shown in FIG. 3D, the amplitude of the output voltage of the output transistor is relatively reduced due to the decrease and clipping of the load resistance RL, and as a result, the amount of discharge through the diode D2 and resistor R2 is reduced. The amount of charge to capacitor C increases. Therefore, at a certain point when the increase in the clip information voltage and the relative decrease in the output working pressure become significant, the terminal voltage of the capacitor C becomes positive, turning on the discharging transistor Q5. Then, the capacitor C2, which was charged after the power was turned on, is discharged through the discharging transistor Q5, turning off the relay driving transistor Q6, deenergizing the relay, and opening its contact S. If the power is not turned off, the relay will operate again due to the time constant of the muting time constant circuit 3 to prevent clicks, and this will repeat, but by setting the time constant appropriately, the heat generation of the output transistors QxQ4 can be reduced. can be suppressed. That is, in the present invention, the clip information voltage that indicates the overload state is compared with the output voltage of the output transistor, which changes depending on the overload, using the diode D2, and the discharge transistor Q5 is changed depending on the change in the relative relationship between the two. It is designed to detect when the base voltage becomes positive.
クリップ情報電圧と出力電圧との関係を示すと、次のと
おりである。本発明では、クリップ情報電圧が大となり
出力電圧が小となる、負荷短絡もしくはこれに近い過負
荷を検出するようしたから、僅かの過負荷によりクリッ
プを生じてもいちいち出力回路が遮断されない利点があ
る。The relationship between the clip information voltage and the output voltage is as follows. In the present invention, a load short circuit or an overload similar to this, in which the clip information voltage becomes large and the output voltage becomes small, is detected, so there is an advantage that the output circuit is not cut off every time even if a clip occurs due to a slight overload. be.
というのは、負荷がリアクタンス性になると、少し位の
出力波形のクリップは大した影響がないのみならず、出
力トランジスタにも多少の過負荷には耐えるものが現わ
れているので、僅かのクリップでいちいち出力が断たれ
るのは、かえって都合が悪いからである。これに反し、
第1図のような従来の検出回路では、クリップが始まる
と余り出力電流がふえないから、丁度クリップが起こり
始めるあたりの出力電流のレベルを検出するようにせざ
るをえず、したがって、出力電流が大きくなってクリッ
プが始まる度毎に、安全であるにも拘らず出力回路が遮
断されることになる。This is because when the load becomes reactive, not only does a slight clip in the output waveform have no significant effect, but there are also output transistors that can withstand some overload, so even a slight clip It is rather inconvenient that the output is cut off one after another. On the contrary,
In the conventional detection circuit shown in Figure 1, the output current does not increase much once clipping begins, so it is necessary to detect the level of the output current just around the time when clipping begins, and therefore the output current increases. Each time it grows and begins to clip, the output circuit will be cut off, even though it is safe.
また、本発明によれば、従釆の検出回路と異なり、検出
電圧を大地電位を基準にして取り出しうるので制御系が
容易に接続できると共に、出力損失も少ないという効果
が得られる。Further, according to the present invention, unlike a subordinate detection circuit, the detection voltage can be extracted with reference to the ground potential, so that a control system can be easily connected, and output loss is also reduced.
なお、3は電源投入時のクリック音を防止するためのミ
ューテイング用定数回路であり、これにより、電源投入
後一定時間経過してリレー接点Sが出力回路を閉じる。Note that 3 is a muting constant circuit for preventing a click sound when the power is turned on, and as a result, the relay contact S closes the output circuit after a certain period of time has passed after the power is turned on.
第2図の実施例においては、このようなミューテイング
用のIJレーと過負荷防止用のIJレーとを兼用したも
のを示したが、この例に限ることなく、検出回路からの
信号によつて入力ミューティング方式によるミューティ
ング回路を動作させるようにしてもよく、また、リレー
接点を電源供給回路内に設けるようにしてもよい。In the embodiment shown in FIG. 2, an IJ relay for muting and an IJ relay for overload prevention are shown, but the invention is not limited to this example. A muting circuit based on an input muting method may also be operated, or a relay contact may be provided in the power supply circuit.
第1図は従釆の過負荷検出回路を、第2図は本発明の一
実施例をそれぞれ示す回路図、第3図は第2図回路の動
作を示す波形図である。
Q,,Q2……駆動段トランジスタ、R3,D・,R,
,C.・・・・・・駆動段の電流に比較した電圧を検出
する手段、D2,R2,Q5・・・・・・比較検出手段
。
第1図第2図
第3図FIG. 1 is a circuit diagram showing a subordinate overload detection circuit, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is a waveform diagram showing the operation of the circuit shown in FIG. Q,,Q2...drive stage transistor, R3,D.,R,
,C. . . . Means for detecting the voltage compared to the current of the drive stage, D2, R2, Q5 . . . Comparative detection means. Figure 1 Figure 2 Figure 3
Claims (1)
クリツプの度合いに応じて増大する駆動段の電流に比例
した電圧を検出する手段と、この電圧と電力増幅器の出
力電圧とを比較することによつて過負荷を検出する手段
とを有する電力増幅器の過負荷検出回路。1. A method for detecting a voltage proportional to the current of the drive stage, which increases according to the degree of clipping of the output waveform during overload of a negative feedback power amplifier, and comparing this voltage with the output voltage of the power amplifier. and means for detecting overload.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52103342A JPS6026321B2 (en) | 1977-08-29 | 1977-08-29 | Power amplifier overload detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52103342A JPS6026321B2 (en) | 1977-08-29 | 1977-08-29 | Power amplifier overload detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5437448A JPS5437448A (en) | 1979-03-19 |
| JPS6026321B2 true JPS6026321B2 (en) | 1985-06-22 |
Family
ID=14351459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52103342A Expired JPS6026321B2 (en) | 1977-08-29 | 1977-08-29 | Power amplifier overload detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6026321B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200115460A (en) | 2019-03-26 | 2020-10-07 | 후루카와 덴키 고교 가부시키가이샤 | Manufacturing method of anisotropically conductive sheet |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196704A (en) * | 1982-05-11 | 1983-11-16 | Nippon Gakki Seizo Kk | Output limiting circuit of power amplifier |
| DE3928651A1 (en) * | 1989-08-30 | 1991-03-07 | Wabco Westinghouse Fahrzeug | ELECTRONIC CIRCUIT FOR MONITORING A POWER AMPLIFIER AND ITS LOAD |
-
1977
- 1977-08-29 JP JP52103342A patent/JPS6026321B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200115460A (en) | 2019-03-26 | 2020-10-07 | 후루카와 덴키 고교 가부시키가이샤 | Manufacturing method of anisotropically conductive sheet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5437448A (en) | 1979-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6047771B2 (en) | Amplifier overload protection device | |
| JPS6026321B2 (en) | Power amplifier overload detection circuit | |
| JPS6013324B2 (en) | Direct-coupled power amplifier circuit | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| JPS6221052Y2 (en) | ||
| US4072907A (en) | Amplifier circuit | |
| JPS6019166B2 (en) | push pull power amplifier | |
| JPS6333367Y2 (en) | ||
| JPS6352482B2 (en) | ||
| JPS6017938Y2 (en) | Push-pull amplifier output transistor protection circuit | |
| JPS587688Y2 (en) | Transistor amplifier protection circuit | |
| KR100271590B1 (en) | Differential amplifier | |
| JPS5929373Y2 (en) | power detection circuit | |
| JP2965567B2 (en) | Low frequency amplifier circuit | |
| JP2725290B2 (en) | Power amplifier circuit | |
| JPS6126845B2 (en) | ||
| JPH0438566Y2 (en) | ||
| KR100191304B1 (en) | Automatic Gain Control Circuit by DC Offset Voltage | |
| JP2987458B2 (en) | PWM pulse demodulator | |
| JPH0513047Y2 (en) | ||
| SU1192112A1 (en) | Device for amplifying electric voltages | |
| JPH0128464Y2 (en) | ||
| JPH0239128B2 (en) | ||
| JPS6030132B2 (en) | Pulse width control circuit | |
| JPH0686377A (en) | Amplification device with protection function |