JPS60263867A - 周波数・電圧変換装置 - Google Patents
周波数・電圧変換装置Info
- Publication number
- JPS60263867A JPS60263867A JP12044584A JP12044584A JPS60263867A JP S60263867 A JPS60263867 A JP S60263867A JP 12044584 A JP12044584 A JP 12044584A JP 12044584 A JP12044584 A JP 12044584A JP S60263867 A JPS60263867 A JP S60263867A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- signal
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば、数値制御装置の速度フィードバック
系に使用される周波数・電圧変換装置（以下Ｆ／Ｖ変換
装置と言う）に関する。
系に使用される周波数・電圧変換装置（以下Ｆ／Ｖ変換
装置と言う）に関する。
第４図は一般的な数値制御装置の主要部の構成を示すブ
ロック図で、図中（１）は紙テープ、キーボードおよび
カセットテープレコーダ等の指令と位置フィードバック
信号ｐ、と金入力して論理演算、補間演算等を行なう演
算処理回路、（２）はこの演算処理回路の出力と速度フ
ィードバック信号Ｖ、とを入力してサーボモータ（８）
を駆動するサーボモータドライブ回路、（４）はサーボ
モータ（８）の速度を検出して速度フィードバック信号
Ｖ、を上記サーボモータドライブ回路（２）に加える回
転計発電機、（５）は制御対象の位置を検出して演算処
理回路（１）に与える位置検出器、（６）はサーボモー
タ（８）によって駆動される制御対象をそれぞれ示して
いる。
ロック図で、図中（１）は紙テープ、キーボードおよび
カセットテープレコーダ等の指令と位置フィードバック
信号ｐ、と金入力して論理演算、補間演算等を行なう演
算処理回路、（２）はこの演算処理回路の出力と速度フ
ィードバック信号Ｖ、とを入力してサーボモータ（８）
を駆動するサーボモータドライブ回路、（４）はサーボ
モータ（８）の速度を検出して速度フィードバック信号
Ｖ、を上記サーボモータドライブ回路（２）に加える回
転計発電機、（５）は制御対象の位置を検出して演算処
理回路（１）に与える位置検出器、（６）はサーボモー
タ（８）によって駆動される制御対象をそれぞれ示して
いる。
ここで、演算処理回路（１）社位置検出器（６）の出力
と紙テープ、キーボードおよびカセットテープレコーダ
等の指令との偏差が零になるようなアナログ信号をサー
ボモータドライブ回路（２）に加え、また、サーボモー
タドライブ回路（２）はこのアナログ信号と回転計発電
機（４）の出力との偏差が零になるようにサーボモータ
（８）を駆動する。
と紙テープ、キーボードおよびカセットテープレコーダ
等の指令との偏差が零になるようなアナログ信号をサー
ボモータドライブ回路（２）に加え、また、サーボモー
タドライブ回路（２）はこのアナログ信号と回転計発電
機（４）の出力との偏差が零になるようにサーボモータ
（８）を駆動する。
しかして、この数値制御装置は位置フイードバツク系と
速度フィードバック系を備えているが、最近では回転計
発電機（４）の代わりＫ、ロータリーエンコーダが多く
用いられる。このロースリーエンコーダは回転角に比例
した個数のパルス信号を出力するもので、これを採用す
ることによって構成が若干複雑化するけれども高精度の
フィードバック制御が可能になる。
速度フィードバック系を備えているが、最近では回転計
発電機（４）の代わりＫ、ロータリーエンコーダが多く
用いられる。このロースリーエンコーダは回転角に比例
した個数のパルス信号を出力するもので、これを採用す
ることによって構成が若干複雑化するけれども高精度の
フィードバック制御が可能になる。
第５図はロータリーエンコーダを採用した数値制御装置
の構成例で第４図と同一の符号を付したものはそれぞれ
同一の要素を示している。そしてここでは、ロータリー
エンコーダ（７）がサーボモータ（８）に直結される他
、このロータリーエンコーダ（７）の出力パルスを受信
して扱い易いレベルに変換して出力するインターフェー
ス回路（８）、このインターフェース回路（８）を介し
て得られるパルス信号を計数して計数データを演算処理
回路（１）に与えるカウンタ（９）、同じくこのインタ
ーフェース回路（８）を介して得られるパルス信号を入
力して、その周波数に比例したアナログ信号をサーボモ
ータドライブ回路（２）に加える周波数・電圧変換器（
以下Ｆ／Ｖ変換器と言う）αＯ）、および、演算処理回
路（１）の動作プログラムを記憶するためのメモリ０１
）が新たに付加されている。
の構成例で第４図と同一の符号を付したものはそれぞれ
同一の要素を示している。そしてここでは、ロータリー
エンコーダ（７）がサーボモータ（８）に直結される他
、このロータリーエンコーダ（７）の出力パルスを受信
して扱い易いレベルに変換して出力するインターフェー
ス回路（８）、このインターフェース回路（８）を介し
て得られるパルス信号を計数して計数データを演算処理
回路（１）に与えるカウンタ（９）、同じくこのインタ
ーフェース回路（８）を介して得られるパルス信号を入
力して、その周波数に比例したアナログ信号をサーボモ
ータドライブ回路（２）に加える周波数・電圧変換器（
以下Ｆ／Ｖ変換器と言う）αＯ）、および、演算処理回
路（１）の動作プログラムを記憶するためのメモリ０１
）が新たに付加されている。
この第５図において、図示しないカセットテープレコー
ダ等により動作用のプログ２ムがメモリ（１１１に格納
されると、演算処理回路（１）がその指令を受け取って
サーボモータドライブ回路（２）に送るため、サーボモ
ータドライブ回路（２）がサーボモータ（８）を回動さ
せる。
ダ等により動作用のプログ２ムがメモリ（１１１に格納
されると、演算処理回路（１）がその指令を受け取って
サーボモータドライブ回路（２）に送るため、サーボモ
ータドライブ回路（２）がサーボモータ（８）を回動さ
せる。
□ ロー゛タリ“−エンコーダ（γンはサーボモータ（
２）の回転角度に応じた個数のパルス信号を発生する。
２）の回転角度に応じた個数のパルス信号を発生する。
このパルス信号はインターフェース回路（８）で受信さ
れ、次いでカウンタ（９）で計数されるととにより位置
信号が演算処理回路（１）にフィードバックされる一方
、Ｆ／ｖ変換変換器上って周波数に比例したアナログ信
号に変換され、サーボモータドライブ回路（２）にフィ
ードバックされる。
れ、次いでカウンタ（９）で計数されるととにより位置
信号が演算処理回路（１）にフィードバックされる一方
、Ｆ／ｖ変換変換器上って周波数に比例したアナログ信
号に変換され、サーボモータドライブ回路（２）にフィ
ードバックされる。
かくして、第４図と同様に位置フィードバック系と速度
フィードバック系によるサーボモータの制御が行なわれ
る０ ところで、この速度フィードバック系に設けられるＦ
／ Ｖ変換器上としては例えば型名４３５として知られ
る市販品が用いられているが、サーボモータの高速回転
によりパルス周波数が増大したときおよびパルス幅が著
しく小さくなったときに十分な対応ができず、しかも、
性能の割には大型且つ高価である等の欠点がおった。
フィードバック系によるサーボモータの制御が行なわれ
る０ ところで、この速度フィードバック系に設けられるＦ
／ Ｖ変換器上としては例えば型名４３５として知られ
る市販品が用いられているが、サーボモータの高速回転
によりパルス周波数が増大したときおよびパルス幅が著
しく小さくなったときに十分な対応ができず、しかも、
性能の割には大型且つ高価である等の欠点がおった。
本発明は上記の欠点を除去するためになされたもので、
第１図に示すように、パルス信号に応動するアナログス
イッチを有し、入力パルス信号の増幅および波形整形を
行って出力するスイッチング回路（旧と、このスイッチ
ング回路゛の出力を積分する積分回路０３）と、この積
分回路の出力を増幅すると共に、利得を調整して出力し
得るゲイン調整回路（１４）とを具備し、これによって
パルス周波数の増大およびパルス幅の縮少にも十分に対
応可能なＦ ／ Ｖ変換装置を提案するものである。
第１図に示すように、パルス信号に応動するアナログス
イッチを有し、入力パルス信号の増幅および波形整形を
行って出力するスイッチング回路（旧と、このスイッチ
ング回路゛の出力を積分する積分回路０３）と、この積
分回路の出力を増幅すると共に、利得を調整して出力し
得るゲイン調整回路（１４）とを具備し、これによって
パルス周波数の増大およびパルス幅の縮少にも十分に対
応可能なＦ ／ Ｖ変換装置を提案するものである。
第２図は本発萌の一゛実施例の一構成を示す回路図で、
スイッチング回路（抑は５個の入力端子Ａ、Ｂ。
スイッチング回路（抑は５個の入力端子Ａ、Ｂ。
Ｃを有し、これらの入力端子にはそれぞれアナログスイ
ッチＡＥＩＷ１． ＡＢＷ２． ＡＳＷ３が接続されて
いる。
ッチＡＥＩＷ１． ＡＢＷ２． ＡＳＷ３が接続されて
いる。
このうちアナログスイッチＡＳＷ １の一端には一１２
Ｖの電源が、アナログスイッチＡ８Ｗ２の一端には＋１
２ｖの電源がそれぞれ接続される一方、これらのアナロ
グスイッチの他端はそれぞれ抵抗Ｒ４゜Ｒ５を介して出
力端子りに接続されている。またアナログスイッチＡＳ
Ｗ３の一端はこの出力端子りに接続され、その他端は接
地されている。
Ｖの電源が、アナログスイッチＡ８Ｗ２の一端には＋１
２ｖの電源がそれぞれ接続される一方、これらのアナロ
グスイッチの他端はそれぞれ抵抗Ｒ４゜Ｒ５を介して出
力端子りに接続されている。またアナログスイッチＡＳ
Ｗ３の一端はこの出力端子りに接続され、その他端は接
地されている。
次に、積分回路（抑は抵抗Ｒ７とコンデ／すＣ１とでな
り、いわゆるＣＲ積分回路を形成し、出力端子Ｅを有し
ている〇 また、ゲイン調整回路（１→は演算増幅器ＯＰ１、入力
抵抗Ｒ８、フィードバック抵抗Ｒ９を含んでなる第１の
増幅回路と、演算増幅器０ ’Ｐ ２、抵抗Ｒ１２〜Ｒ
１６を直列接続した入力抵抗としての抵抗直列回路、フ
ィードバック抵抗Ｒ２０および抵抗直列回路の抵抗相互
の接合点と一端部とを順次切換えて短絡させるロータリ
ニスイツ≠ｓｗ１を含んでなる第２の増幅回路とを備え
ている。
り、いわゆるＣＲ積分回路を形成し、出力端子Ｅを有し
ている〇 また、ゲイン調整回路（１→は演算増幅器ＯＰ１、入力
抵抗Ｒ８、フィードバック抵抗Ｒ９を含んでなる第１の
増幅回路と、演算増幅器０ ’Ｐ ２、抵抗Ｒ１２〜Ｒ
１６を直列接続した入力抵抗としての抵抗直列回路、フ
ィードバック抵抗Ｒ２０および抵抗直列回路の抵抗相互
の接合点と一端部とを順次切換えて短絡させるロータリ
ニスイツ≠ｓｗ１を含んでなる第２の増幅回路とを備え
ている。
上記の如く構成された本実施例の作用を、第６′図のタ
イムチャートをも参照して以下に説明する。
イムチャートをも参照して以下に説明する。
先ず、スイッチング回路（１２）の入力端子ＡＶｃｔｄ
ｉ’５’図（ａ）に示すＴ Ｔ Ｌ （Ｔｒａｎｓｉｅ
ｔ、ｏ’ｒ ＝ ＴｒａｎｓｉｓｔｏｒＬｏｇｉｃ ）
レベルのパルス信号が加えられると、出力端子りには第
３図（ｂ）に示すようにレベル変換されたパルス信号が
出力される。ここで、入力端子Ｃに妹入力端子Ａに加え
られたパルス信号を反転した信号が加えられ、これによ
ってアナログスイッチＡＳＷ３は本来Ｌレベルである期
間、出力端子りを接地して波形整形することになる。一
方、入力端子Ｂに第３図（、）に示す信号が加えられた
とすれば、正負が逆の信号が出力端子ＤＩＣ現われるこ
とになる。なお抵抗Ｒ４はアナログスイッチＡＳＷ １
。
ｉ’５’図（ａ）に示すＴ Ｔ Ｌ （Ｔｒａｎｓｉｅ
ｔ、ｏ’ｒ ＝ ＴｒａｎｓｉｓｔｏｒＬｏｇｉｃ ）
レベルのパルス信号が加えられると、出力端子りには第
３図（ｂ）に示すようにレベル変換されたパルス信号が
出力される。ここで、入力端子Ｃに妹入力端子Ａに加え
られたパルス信号を反転した信号が加えられ、これによ
ってアナログスイッチＡＳＷ３は本来Ｌレベルである期
間、出力端子りを接地して波形整形することになる。一
方、入力端子Ｂに第３図（、）に示す信号が加えられた
とすれば、正負が逆の信号が出力端子ＤＩＣ現われるこ
とになる。なお抵抗Ｒ４はアナログスイッチＡＳＷ １
。
ＡＳＷ３が同時にオン動作したときの短絡防′止用で、
同様に、抵抗Ｒ５はアナログスイッチＡＳＷ２． Ａ８
Ｗ、！１が同時にオン動作したときの短絡防止用である
。
同様に、抵抗Ｒ５はアナログスイッチＡＳＷ２． Ａ８
Ｗ、！１が同時にオン動作したときの短絡防止用である
。
かくしてスイッチング回路（冑は入力パルス信号の増幅
および波形整形を行って出力する。
および波形整形を行って出力する。
次に、出力端子りのパルス信号は積分回路（１９）で積
分されて１、第６図（Ｃ）に示すように、平均値がＶ。
分されて１、第６図（Ｃ）に示すように、平均値がＶ。
の直流電圧に変換されて出力端子Ｅよ）出力される。
一方、ゲインｉ整回路■）ではこの直流電圧信号を演算
増幅器ｏｐ１を含む回路で増幅した後、ロータリースイ
ッチｓｗｉの位置に応じて増幅率を変え得る演算増幅器
ＯＰ２を含む回路で利得調整することにより、上記パル
ス信号の周波数に比例した電圧信号を出力する。 、 この場合、スイッチング回路（歳は高速動作型のものを
選定し得、しかも、スイッチング回路（抑、積分回路０
３）およびゲイン調整回路（１４）の大部分はノ・、イ
ブリッド集積回路′で構成し得るので、著しく小型のＦ
／ Ｖ変換装置が得られる。
増幅器ｏｐ１を含む回路で増幅した後、ロータリースイ
ッチｓｗｉの位置に応じて増幅率を変え得る演算増幅器
ＯＰ２を含む回路で利得調整することにより、上記パル
ス信号の周波数に比例した電圧信号を出力する。 、 この場合、スイッチング回路（歳は高速動作型のものを
選定し得、しかも、スイッチング回路（抑、積分回路０
３）およびゲイン調整回路（１４）の大部分はノ・、イ
ブリッド集積回路′で構成し得るので、著しく小型のＦ
／ Ｖ変換装置が得られる。
なお、上記実施例では数値制御装置に適用するＦ ７’
Ｖ変換装置について聯明したが、本発明のＦ／“１ｌ
ｌｔｔ；ｊ、繻５８°ｙ、ｙ ） ＊ Ｏ＊！Ｉ”１４
使１ｊし得ることは勿論である。
Ｖ変換装置について聯明したが、本発明のＦ／“１ｌ
ｌｔｔ；ｊ、繻５８°ｙ、ｙ ） ＊ Ｏ＊！Ｉ”１４
使１ｊし得ることは勿論である。
以上の説明によって明らかな如く本発明のＦ／Ｖ変換装
置は、高速動作型のものを容易に選定し得るスイッチン
グ回路と、抵抗およびコンデンサでなる積分回路と、ゲ
イン調整回路とを備えたものであることから、パルス周
波数の増大、および、パルス幅の縮少にも十分に対応で
き、しかも、大部分の構成要素をノ＼イブリッド集積回
路で構成し得るので従来装置に比して大幅な小型化およ
び低廉化を図ることができる。
置は、高速動作型のものを容易に選定し得るスイッチン
グ回路と、抵抗およびコンデンサでなる積分回路と、ゲ
イン調整回路とを備えたものであることから、パルス周
波数の増大、および、パルス幅の縮少にも十分に対応で
き、しかも、大部分の構成要素をノ＼イブリッド集積回
路で構成し得るので従来装置に比して大幅な小型化およ
び低廉化を図ることができる。
第１図は本発明の概要を示すブロック図、第２図は本発
明の一実施例の構成を示す回路図、第５図（−）〜（Ｃ
）は同実施例の作用を説明するためのタイムチャート、
第４図および第５図は本発明の適用対象である数値制御
装置の構成を示すブロック図である。 （１１Ｊ１１ａスイッチング回路 （１２１・・積分回路 （ＩＳ）拳・ゲイン調整回路 ＡＳＷｌ、 Ａ１１ｌＷ２． ＡＳＷ３ ａ・アナログ
スイッチＯＰ１．０Ｐ２１１１１演算増幅器 ｓｗ１・・ロータリースイッチ なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人大岩増雄 第３図 第４図 手続補正書（自発） ２９発明の名称 同波数・電圧変換装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５、補正
の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の６
補正の内容 （１）明細書の特許請求の範囲を別紙のとおシ補正する
。 （２）同書第４頁第１０行の「サーボモータ（２）」と
いう記載を「サーボモータ（８）」と補正する。 （８）同書第５頁第１０行の「第１図に示すように、パ
ルス」という記載を「第１図に示すように、パルス信号
の波形整形をする波形整形回路部）と、パルス」と補正
する。 （４）同書第５頁第２０行の「第２図」という記載を「
第２図、第６図」と補正する。 （６）同書第６頁第１行ないし第２行の「スイッチング
回路命・・入力端子には」という記載を「波形整形回路
に）は３個の入力端子Ｇ、Ｈ，Ｘを有し、波形整形回路
の各出力ｇ＋ｈ＋’はそれぞれスイッチング回路（調の
Ａ、Ｂ、Ｃ人力に接続されている。そしてこれらの入力
端子には」と補正する。 （６）同省第７頁第４行ないし第１４行の「先ず、スイ
ッチング拳・・加えられたとすれば」という記載を下記
のように補正する。 ［先ず、波形整形回路ψ）の入力端子Ｈに第６図（ａ）
に示すＴ Ｔ Ｌ （Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎ
ｓｉｓｔｏｒ−ＬｏｇｉＣ）レベルのパルス信号が入力
されると出力端子りには第６図（ｂ）に示すようなパル
ス列が出力される。 ここで第６図（ｂ）に示すパルス巾Ｊは発振器（５）に
つながる１７Ｎの分局器（５）の設定により自由に調整
可能である０そしてアナログスイッチＡ８Ｗ２に第５図
（ｂ）に示すようなパルス列が入力されると第３図（ｃ
）に示すようにレベル変換されたパルス信号が出力端子
りより出力される。ここでアナログスイッチＡＳＷ３に
はアナログスイッチＡＳＷ２に加えたパルス信号のＨ−
Ｌレベルを反転した信号が加えられ、これによってアナ
ログスイッチＡＪｌｌＷ３は本来Ｌレベルである期間出
力端子りを接地して波形整形することになる。一方、ス
イッチング回路（１２１の入力端子Ａに同じく第６図（
−）に示す信号が加えられたとすれば」 （７）同書第８頁第２行の「第６図（Ｃ）」という記載
を「第５図（改）」と補正する。 （８）同書第８頁第５行の［ゲイン調整回路（２））」
という記載を「ゲイン調整回路（１４） Ｊと補正する
。 （９）同書第９頁第１１行ないし第１２行の「第２図は
」という記載を「第２図と第６図は」と補正する。 叫同書第９頁第１２行ないし第１５行の「第６図（ａ）
〜（Ｃ）」という記載を「第３図（ａ）〜（ｄ）」と補
正する。 但）同書第９頁第１９行と第２０行の間に次の記載を加
入する。 ｒｃ１５）・・波形整形回路」 （旧図面中第１図、第５図を別紙の通り補正する。 αＢ）図面中第６図を加入する。 乙 添付書類の目録 （１）補圧後の特許請求の範囲を記載した書面 １通（
２）図面 １通 以上 補正後の特許請求の範囲を記載した書面パルス信号を入
力し、その周波数に比例したアナログ信号を出力する周
波数台電圧変換装置におグスイッチを有し、入カバルス
信号の増幅および波形整形を行なって出力するスイッチ
ング回路と、このスイッチング回路の出力を積分する積
分回路と、この積分回路の出力を増幅すると共に利得を
調整して出力し得るゲイン調整回路とを具備したことを
特徴とする周波数・電圧変換装置。 第１図 第６図 ５
明の一実施例の構成を示す回路図、第５図（−）〜（Ｃ
）は同実施例の作用を説明するためのタイムチャート、
第４図および第５図は本発明の適用対象である数値制御
装置の構成を示すブロック図である。 （１１Ｊ１１ａスイッチング回路 （１２１・・積分回路 （ＩＳ）拳・ゲイン調整回路 ＡＳＷｌ、 Ａ１１ｌＷ２． ＡＳＷ３ ａ・アナログ
スイッチＯＰ１．０Ｐ２１１１１演算増幅器 ｓｗ１・・ロータリースイッチ なお、各図中同一符号は同一または相当部分を示すもの
とする。 代理人大岩増雄 第３図 第４図 手続補正書（自発） ２９発明の名称 同波数・電圧変換装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５、補正
の対象 明細書の特許請求の範囲の欄、発明の詳細な説明の６
補正の内容 （１）明細書の特許請求の範囲を別紙のとおシ補正する
。 （２）同書第４頁第１０行の「サーボモータ（２）」と
いう記載を「サーボモータ（８）」と補正する。 （８）同書第５頁第１０行の「第１図に示すように、パ
ルス」という記載を「第１図に示すように、パルス信号
の波形整形をする波形整形回路部）と、パルス」と補正
する。 （４）同書第５頁第２０行の「第２図」という記載を「
第２図、第６図」と補正する。 （６）同書第６頁第１行ないし第２行の「スイッチング
回路命・・入力端子には」という記載を「波形整形回路
に）は３個の入力端子Ｇ、Ｈ，Ｘを有し、波形整形回路
の各出力ｇ＋ｈ＋’はそれぞれスイッチング回路（調の
Ａ、Ｂ、Ｃ人力に接続されている。そしてこれらの入力
端子には」と補正する。 （６）同省第７頁第４行ないし第１４行の「先ず、スイ
ッチング拳・・加えられたとすれば」という記載を下記
のように補正する。 ［先ず、波形整形回路ψ）の入力端子Ｈに第６図（ａ）
に示すＴ Ｔ Ｌ （Ｔｒａｎｓｉｓｔｏｒ−Ｔｒａｎ
ｓｉｓｔｏｒ−ＬｏｇｉＣ）レベルのパルス信号が入力
されると出力端子りには第６図（ｂ）に示すようなパル
ス列が出力される。 ここで第６図（ｂ）に示すパルス巾Ｊは発振器（５）に
つながる１７Ｎの分局器（５）の設定により自由に調整
可能である０そしてアナログスイッチＡ８Ｗ２に第５図
（ｂ）に示すようなパルス列が入力されると第３図（ｃ
）に示すようにレベル変換されたパルス信号が出力端子
りより出力される。ここでアナログスイッチＡＳＷ３に
はアナログスイッチＡＳＷ２に加えたパルス信号のＨ−
Ｌレベルを反転した信号が加えられ、これによってアナ
ログスイッチＡＪｌｌＷ３は本来Ｌレベルである期間出
力端子りを接地して波形整形することになる。一方、ス
イッチング回路（１２１の入力端子Ａに同じく第６図（
−）に示す信号が加えられたとすれば」 （７）同書第８頁第２行の「第６図（Ｃ）」という記載
を「第５図（改）」と補正する。 （８）同書第８頁第５行の［ゲイン調整回路（２））」
という記載を「ゲイン調整回路（１４） Ｊと補正する
。 （９）同書第９頁第１１行ないし第１２行の「第２図は
」という記載を「第２図と第６図は」と補正する。 叫同書第９頁第１２行ないし第１５行の「第６図（ａ）
〜（Ｃ）」という記載を「第３図（ａ）〜（ｄ）」と補
正する。 但）同書第９頁第１９行と第２０行の間に次の記載を加
入する。 ｒｃ１５）・・波形整形回路」 （旧図面中第１図、第５図を別紙の通り補正する。 αＢ）図面中第６図を加入する。 乙 添付書類の目録 （１）補圧後の特許請求の範囲を記載した書面 １通（
２）図面 １通 以上 補正後の特許請求の範囲を記載した書面パルス信号を入
力し、その周波数に比例したアナログ信号を出力する周
波数台電圧変換装置におグスイッチを有し、入カバルス
信号の増幅および波形整形を行なって出力するスイッチ
ング回路と、このスイッチング回路の出力を積分する積
分回路と、この積分回路の出力を増幅すると共に利得を
調整して出力し得るゲイン調整回路とを具備したことを
特徴とする周波数・電圧変換装置。 第１図 第６図 ５
Claims (1)
- パルス信号を入力し、その周波数に比例したアナログ信
号★出力する周波数ｅ電圧変換装置において、前記パル
ス信号に応動するアナログスイッチを有し、入力パルス
信号の増幅および波形整形を行なって出力するスイッチ
ング回路と、このスイッチング回路の出力を積分する積
分回路と、この積分回路の出力を増幅すると共に利得を
調整して出力し得るゲイン調整回路とを具備したことを
特徴とする周波数・電圧変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12044584A JPS60263867A (ja) | 1984-06-12 | 1984-06-12 | 周波数・電圧変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12044584A JPS60263867A (ja) | 1984-06-12 | 1984-06-12 | 周波数・電圧変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60263867A true JPS60263867A (ja) | 1985-12-27 |
Family
ID=14786379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12044584A Pending JPS60263867A (ja) | 1984-06-12 | 1984-06-12 | 周波数・電圧変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60263867A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222870A (en) * | 1975-08-14 | 1977-02-21 | Matsushita Electric Ind Co Ltd | Frequency-voltage converter unit |
| JPS53127257A (en) * | 1977-04-13 | 1978-11-07 | Matsushita Electric Ind Co Ltd | Frequency-voltage convertor |
| JPS5512987A (en) * | 1978-02-23 | 1980-01-29 | Marmon Co | Electronic player |
| JPS5759248A (en) * | 1980-09-27 | 1982-04-09 | Sofuia Syst:Kk | Prevention device for surreptitious use of program |
| JPS5910680A (ja) * | 1982-04-22 | 1984-01-20 | エニグマ・ロジツク・インコ−ポレイテツド | 安全保障システム |
-
1984
- 1984-06-12 JP JP12044584A patent/JPS60263867A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5222870A (en) * | 1975-08-14 | 1977-02-21 | Matsushita Electric Ind Co Ltd | Frequency-voltage converter unit |
| JPS53127257A (en) * | 1977-04-13 | 1978-11-07 | Matsushita Electric Ind Co Ltd | Frequency-voltage convertor |
| JPS5512987A (en) * | 1978-02-23 | 1980-01-29 | Marmon Co | Electronic player |
| JPS5759248A (en) * | 1980-09-27 | 1982-04-09 | Sofuia Syst:Kk | Prevention device for surreptitious use of program |
| JPS5910680A (ja) * | 1982-04-22 | 1984-01-20 | エニグマ・ロジツク・インコ−ポレイテツド | 安全保障システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3110853A (en) | Electrical control apparatus | |
| JP3114158B2 (ja) | クロック信号発生回路 | |
| JP2720584B2 (ja) | サーボシステムの同調位相制御装置 | |
| US5235262A (en) | Motor control apparatus for controlling the position of a motor-driven object | |
| JP3369609B2 (ja) | ディジタル／アナログ変換器からの出力信号のオフセットを補正するための回路装置 | |
| US3737885A (en) | Digital responsive altimeter | |
| US5900711A (en) | Stepping motor driving apparatus | |
| JPS63215116A (ja) | アナログ信号検出回路 | |
| JPS6149685B2 (ja) | ||
| SU577539A1 (ru) | Электромеханический интегратор | |
| JPH04172719A (ja) | 積分機能を有するａ／ｄ変換装置 | |
| JPH03154104A (ja) | 位置決め制御装置 | |
| KR950007358Y1 (ko) | 서보모터의 아날로그/디지탈 겸용 속도제어기 | |
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| JPS615625A (ja) | Ｄａコンバ−タの直線性の補正装置 | |
| JP2895352B2 (ja) | 力制御機構 | |
| US4353017A (en) | Velocity compensation for limited displacement motors | |
| JPS5850647Y2 (ja) | 信号切替え回路 | |
| JPH0797913B2 (ja) | サーボ系のドリフト補正装置 | |
| KR0124337Y1 (ko) | 정속구동 위치명령을 위한 디지탈-싱크로 변환장치 | |
| GB1264679A (ja) | ||
| JP2551444B2 (ja) | 記録計 | |
| JPH04280170A (ja) | 受像管駆動回路 | |
| JPH07128085A (ja) | 制御回路 | |
| JPS633386B2 (ja) |