JPS602680Y2 - 常閉出力回路 - Google Patents

Description

【考案の詳細な説明】 この考案は例えば警報出力信号を得るために用いられ、
電源が切断された状態でＯＮ出力、つまり常閉接点出力
を出す常閉出力回路に関する。

例えば制御用機器においてその機器が異常となって警報
信号を送出するように構成されている場合に、その制御
用機器に対する電源の供給が遮断された場合にも警報信
号を送出することが望まれることがある。

このためにはその制御用機器からの異常を示す制御信号
により動作して警報信号を送出すると共に電源が遮断さ
れた場合も自動的に出力つまり警報信号を発生し、つま
り電源が遮断されている状態、即ち異常時にオン信号を
発生する必要がある。

このようなものとして機械的接点の継電器に電流が供給
された時にＯＦＦ （開）になり、電流が遮断された時
にＯＮ （閉）になる常閉形継電器を用いることができ
る。

しかし機械的接点は接点不良が発生するおそれがあり信
頼性の点で好ましくない。

また半導体回路によりこのように常閉出力回路を構成で
きれば長寿命且つ信頼性を高くできることから満足する
ことができるが現在の所有効な回路が知られていない。

半導体ゲート回路としていわゆるＴＴＬ（）ランジスタ
トランジスタロジック）素子が広く用いられている。

このＴＴＬ素子を用いて警報信号を送出するものとして
第１図に示すものが考えられる。

即ち入力端子１１よりの入力が高レベルの場合はＴＴＬ
素子１２の出力は低レベルになり、その低レベルは抵抗
器１３を通じてデプレション形Ｎチャネル電界効果トラ
ンジスタ１４のゲートに与えられる。

トランジスタ１４のソースは接地されドレインは警報器
などの負荷１５を通じて接地される。

トランジスタ１４はそのゲートが低レベルになると不導
通となるようにトランジスタ１４のゲートは抵抗器１６
を通じて負の電源端子１７に接続され負荷１５に電流は
流れない。

端子１１に異常を示す制御信号が入力されて低レベルに
なるとＴＴＬ素子１２の出力は高レベルになりトランジ
スタ１４は導通して負荷１５に電流が流れ、例えば警報
器が動作する。

ＴＴＬ素子１２の正の電源端子１８に対する電源供給及
び端子１７に対する電源供給が共に遮断されるとトラン
ジスタ１４はデプレション形であるためドレイン電流が
流れ負荷１５に電流が流れる。

即ち電源が供給されない状態ではトランジスタ１４はＯ
Ｎになり常閉出力が得られる。

しかし端子１８に対する正電源の供給のみが遮断され、
端子１７の負電源は正常であるとトランジスタ１４は不
導通のままであって負荷１５に電流は供給されない。

また電源供給が正常な状態において入力端子１１が高レ
ベルの場合はＴＴＬ素子１２の出力はほぼ接地電位とな
り、これがトランジスタ１４のゲートにそのまま印加さ
れるとトランジスタ１４が導通してしまうため端子１７
の負電圧によりトランジスタ１４を不導通にする必要が
ある。

従ってこの回路は正及び負の両極性の電源を必要とする
。

この考案の目的は一方の極性の電源のみを用い電源供給
が遮断されると出力が発生する半導体素子で構成できる
常閉出力回路を提供することにある。

この考案によればＴＴＬ素子やＣ−ＭＯ３素子のゲート
回路の出力を電界効果トランジスタのゲートに供給して
そのトランジスタをオンオフ制御するようにすると共に
、そのトランジスタのゲート及びドレイン間に抵抗器を
接続する。

電源の供給が遮断されるとトランジスタのソースドレイ
ン間に接続された負荷側の電源から前記抵抗器を通じて
トランジスタのゲートに電圧が印加されてこのトランジ
スタが導通し負荷に電流が供給され、つまり常閉出力が
得られる。

例えば第２図に第１図と対応する部分に同一符号を付け
て示すようにこの実施例においてはＴＴＬ素子１２の出
力側はエンハンスメント形ＮチャネルＭＯ３電界効果ト
ランジスタ１９のゲートに接続される。

トランジスタ１９のソースは接地されドレインは負荷１
５に接続される。

負荷１５には一般に電源２１が接続されている。

トランジスタ１９のゲート及びドレイン間に抵抗器２２
が接続される。

この構成において入力端子１１が高レベルの場合はＴＴ
Ｌ素子１２の出力は低レベル、即ちほぼ接地電位となり
トランジスタ１９のゲートもほぼ接地電位となってトラ
ンジスタ１９は不導通である。

入力端子１１が低レベルになるとＴＴＬ素子１２の出力
は高レベルになり、トランジスタ１９は導通し負荷１５
に電流が流れる。

つまり入力端子１１に制御信号を与えることによりトラ
ンジスタ１９をスイッチング制御することができる。

端子１８に対する電源の供給が遮断されると、ＴＴＬ素
子１２の出力側の電位は不定となる。

即ちＴＴＬ素子１２は第３図に示すように入力端子１１
が高レベルの場合はトランジスタ２３のコレクタ側より
トランジスタ２４にベース電流が供給され、トランジス
タ２４が導通しそのエミッタ出力によりトランジスタ２
５が導通して出力端子２６はそのトランジスタ２５を通
じて接地されて出力は低レベルになる。

入力端子１１が低レベルに１なるとトランジスタ２３の
エミッタ側に電流が流れトランジスタ２４は不導通とな
りトランジスタ２７にベース電流が流れトランジスタ２
７が導通し、このトランジスタ２７を通じて電源１８の
高電位が出力端子２６に印加される。

このように構°威されているため電源端子１８に対する
電源供給が遮断されるとトランジスタ２５及び２７は共
に不導通となり出力端子２６の電位は不定となる。

この状態においては負荷１５側の電源２１より抵抗器２
２を通じてトランジスタ１９のゲートに正の電圧が印加
され、これによりトランジスタ１９が導通して負荷１５
に電流が流れ、つまり常閉出力が得られる。

電源の供給が遮断された状態でトランジスタ１９のドレ
イン側から抵抗器２２を通じてゲートに電圧を与え、し
かもそのトランジスタ１９に比較的大きいドレイン電流
を流すためにはトランジスタ１９のゲートしきい値が小
さいものが望ましい。

このような点から現在ではチャネルがＶ形をしている、
いわゆるＶ形ＭＯ３ＦＥＴをトランジスタ１９として使
用できる。

トランジスタ１９を制御するゲート回路としては相補形
ＭＯ５電界効果トランジスタゲート素子いわゆるＣ−Ｍ
ＯＳゲート素子を用いることもできる。

その例を第４図に第２図と対応する部分に同一符号を付
けて示す。

入力端子１１はゲート回路としてＣ−ＭＯ３素子２９の
入力側に接続されその出力側はトランジスタ１９のゲー
トに接続される。

Ｃ−ＭＯ３素子２９の出力部はＰ形ＭＯ３ＦＥＴ３ ｌ
のソース及びＮ形ＭＯ３ＦＥＴ３２のドレインが互に接
続されて出力端子３３とされ、またゲートも互に接続さ
れＭＯ３ＦＥＴ３２のソースは接地され、ＭＯ３ＦＥＴ
３１のドレインは電源端子１８に接続されている。

電源端子１８に対する電源が遮断されると抵抗器２２を
通じ更にＦＥＴ３１を通じて端子１８側に電流が流れる
ためＣ−ＭＯ３素子２９と電源端子１８との間にこのよ
うな電流を阻止するダイオード３４が挿入される。

以上述べたようにこの考案の常閉出力回路によれば入力
端子１１に制御信号を与えることにより電界効果トラン
ジスタ１９を導通不導通制御できる。

しかも電源の供給が遮断されると電界効果トランジスタ
１９は導通状態になり、つまり常閉接点出力が得られる
。

しかも電源としては一方の極性のもののみを用いて構成
できる。

なお電界効果トランジスタ１９の代りにバイポーラトラ
ンジスタを用いることも考えられるが、この場合はバイ
ポーラトランジスタをオンさせるに必要なベース電流相
当値の電流が常時抵抗器２２を通じて駆動回路１２に流
れる。

バイポーラトランジスタをオンさせるベース電流は比較
的大きいためこの電流が常時負荷に流れることは負荷１
５が誤動作するおそれがあり好ましくない。

上述においては電源端子１８に正極性電圧を与える場合
にこの考案を適用し、トランジスタ１９としてＮチャネ
ル形のものを用いたが、負電源を供給しＰチャネル形の
ものを用いる場合にもこの考案を適用できる。

【図面の簡単な説明】

第１図は従来の常閉接点出力回路を示す接続図、第２図
はこの考案による常閉接点出力回路の一例を示す接続図
、第３図はＴＴＬ素子を示す接続図、第４図はこの考案
による常閉接点出力回路の他の例を示す接続図である。 １１・・・・・・入力端子、１２・・・・・・ゲート回
路としてのＴＴＬ素子、１５・・・・・・負荷、１９・
・・・・・電界効果トランジスタ、２２・・・・・・抵
抗器、２９・・・・・・ゲート回路としてのＣ−ＭＯ３
素子。

Claims (1)

【実用新案登録請求の範囲】
1. トランジスタトランジスタロジック又は相補ＭＯＳゲー
   ト回路から成る駆動回路の出力側にＭＯ３電界効果トラ
   ンジスタのゲートが接続され、その電界効果トランジス
   タのゲート及びドレイン間に抵抗器が接続され、上記Ｍ
   Ｏ３電界効果トランジスタのドレイン及びソース間に上
   記駆動回路の電源とは別の電源と負荷を直列に接続して
   なる常閉出力回路。