JPS602691B2 - 内部プログラムデータ処理装置 - Google Patents
内部プログラムデータ処理装置Info
- Publication number
- JPS602691B2 JPS602691B2 JP51071307A JP7130776A JPS602691B2 JP S602691 B2 JPS602691 B2 JP S602691B2 JP 51071307 A JP51071307 A JP 51071307A JP 7130776 A JP7130776 A JP 7130776A JP S602691 B2 JPS602691 B2 JP S602691B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- record
- register
- segment
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9024—Graphs; Linked lists
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S707/00—Data processing: database and file management or data structures
- Y10S707/99931—Database or file accessing
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
発明分野
この発明は一般的には計算機システム、特にデータ・ベ
ース・オペレーション領域の改良されたディジタル計算
器に関する。 従来技術の説明 電子計算機は主として真空管によって特徴づけられる第
１世代のハードウェアから、トランジスタによって特徴
づけられる第２世代のハ−ドウェアに、そして集積回路
によって主として特徴づけられる第３世代のハードウェ
アに成長してきた。 これらの異る世代のハードウェアと共に異る世代のソフ
トウェアがあり、その第１の世代のソフトウェアは機械
語、アツセンブラ、サブ・ルーチンによって主として特
徴づけられ、第２世代のソフトウェアは高レベル言語、
モニタ、マイクロアツセンブラによって特徴づけられる
。第３世代のソフトウエアはオベレーテイングシステム
、オンライン・リアル・タイム・システム、マルチプロ
グラミング・システム、及びデータ・ベース管理システ
ムによって特徴づけられる。第１世代のソフトウェアと
組み合わされた第１世代のハードウェア、及び第２世代
のソフトウェアと組み合わされた第２世代のハードウェ
アは、ジョブが主として直列に解釈実行されるバッチ処
理の方に向けられていた。 さらに、第３世代のハードウエア／ソフトウヱア・シス
テムはまたバッチ処理に向けられている。しかしながら
、マルチプログラミングの出現のため、いくつかのジョ
ブは直列よりも並列に解釈実行され、入力情報が発生す
るとき処理のためにそれを受け取らせる。第４世代のシ
ステムは、広いプロセッサ応用が可能な回線制御システ
ムとして典型的には分類され、かつまた主としてバッチ
・プログラムよりもむしろ伝送デー外こよって動作させ
られ（すなわち、システム制御は主としてオペレータ動
作によるよりも入力によって確立する）、そしてここで
情報の提出はリアル・タイムで一般的になされる。コン
ピュータシステムの上述の世代の進展において、主要な
要求は計算機システムのデータ・ベースの効果的アクセ
ス・メソッドを開発することだった。 システム・データ・ベースの開発において、最初は多く
の異るデータ・ベースが各用途のために発展した。デー
タ・ベースのこの多くの発展の結果、過度の記憶装置要
求及び余分なデータ記憶が生じるという問題が起こり、
そしてそれはある個所では正しく、かつ別の個所では不
正確に異る時間に更新される余分なデータを有すること
により、その問題をさらに悪化させる。システムの多く
のデータ・ベースを一つのデータ・ベースに集積するこ
とにより、これらの問題を解決する処置がなされた。ハ
ネウエル・ィンテグレーテッド・データ・ストア（ｍＳ
）はこれらの問題を緩和するために設計されたシステム
の一例であった。このｍＳは、例えばこの発明の制御シ
ステムによるデータベースの関連データの読みこみ書き
出しのため内部監査手順及び給与計算手順に使用するこ
とのできる一つの中央デー夕べ−スから成る。この中央
集積データ・ベースにおいて、いくつかの機能的要求に
共通な情報を記述する単一の記録がある。例えば、在庫
管理及び内部監査では倉庫内の任意の部品の数を読みこ
み書き出すであろう。集積データベースを用いる効果的
な技術は常に改善されるソフトウェア技術によって発展
した。 このセットの概念は記録間の関係を基礎にして築鏡デー
タ・ベースの記録を読みこみ書き出す技術である。典形
的関係は例えば製造部門のような特別の部門の全従業員
である。製造部門はオーナー記録と呼ばれるものによっ
て記述され、かつその部門の従業員はメンバー記録と呼
ばれるものによって記述される。その部門のメンバーの
ような関係を記述するセットはそのときオーナー記録を
通して読みこみ書き出され、そしてそれはソフトウェア
によって全てのメンバー記録を得、このように例えばこ
の部門の全ての従業員をプリントする。この段階の開発
において、ＩＤＳは上述した真のデータ問題のいくつか
、すなわち異るデータ・ベースの冗長データ及び最新の
多重記録複写問題を解決した。 この問題は単一の記録によって解決され、それ故それは
データ記録装置サイズを減少させ、かつ単一データ複写
を可能にした。データ・ベースを用いるときの別の問題
は依然として実行領域に残る。このセットの概念は計算
機を利用する新しい技術を表わし、これらの新しい技術
を助ける現在の中央プロセッサに存在する特殊ハードウ
ェア命令はなかった。結果として、このセットの第１の
メンバーを見つけるようなセットの動作が、加算、ロー
ド、ストア等の一連の標準機械命令を通してソフトウェ
アで実施される。この結果は、むしろ簡単なセット及び
他のセットの動作のために命令実行が長くなった。必要
なのは、命令実行時間及び他のシステム実行パラメー外
こ関して、セットの動作及び効率的なデータ・ベース・
システムを用いる集積データ技術ですでに解決されたよ
うな伝統的データ問題を解決したデータ・ベース・シス
テムであった。 この特殊ハードウェア／ファームウェア支持命令を達成
するために、このセットの動作が加わることが必要だっ
た。たとえば、データ・ベース・ページの次の有効記録
を見つけるための一つの命令は伝統的機械において同じ
動作を実行するのに要求される一連の１０〜２の票準機
械命令よりもずっと少し・時間で実行される。発明の目
的 この発明の主要な目的は改良された汎用のディジタル計
算機を提供することである。 この発明の別の目的は改良されたデータ・ベース管理動
作を有する改良された汎用のディジタル計算機を提供す
ることである。 この発明のさらに別の目的はセグメント化、ページ化バ
ーチュアルメモリ内に構成された、複数のセットから成
るデータ・ベース領域で特定のタイプの記録を要求する
記録記述子がそのようなタイプの記録と関連させられて
いるかどうかをテストするためのハードウェア／ファー
ムウェア命令を提供することである。 この発明のさらに別の目的はユーザの命令及びオペレー
ティング・システム・プログラムを減らすことである。 発明の要約先の目的は、記録記述子と記録の「記録タイ
プフィールド」を両方ともメモリから取り出し、記述子
の「記録タイプフィールド」と前記記録の「記録タイプ
フィールド」とを比較する装置と、その動作を指示する
ファームウェア命令によって達成される。 １概論 Ａ 開示の範囲及び編制 大規模計算機にロードされていないデータ・ベース命令
に使用される環境は必然的に複雑になり、かつ典形的に
はハネウエル・シリーズ６頂計算機に見られる。 さらに、この発明の教えの完全な理解は、このような装
置が存在する環境を読者が熟知しているときにのみ得ら
れる。このため、この発明の原理が有利に利用される型
式の典形的大規模データ処理システムの一般的構成を少
くとも簡単に調査することが望ましい。また、この発明
の基本的干概念をまず確立し、理解することが望ましい
。データ・ベース・セットのキ既念は、計算機歴史の大
部分で、主としてプログラミングにおいて共通に使用さ
れてきたいくつかの技術（テーブル、リスト、チエイン
、リング、フアイル、フイールドアレイ）を統合する。
（この概念はデータ機成セットがその名前とその特性の
多くを得る一般的数学的セット概念の限定である。この
開示において「“セット”という用語は常にデータ構成
内で使用され、数学的な意味ではない）。多くのシステ
ムはこのセットの概念を支持するがしかしソフトウエア
においてのみである。 データベース管理領域で、ハネウエル・インテグレーテ
ツド・データ・ストア（ＩＤＳ）システムはこのセット
の概念を始めて広く使用して、複雑な製造及び銀行業務
問題を処理した。ＩＤＳはチェィン（リング）型のセッ
トのインプレメンテーションを使用する。これらの基本
的概念はハードウェアノフアームウェアで実施され、か
つ現存する機械内に組み合わされて新しい、改良された
ディジタル計算機を提供する。セットは、自然界対象物
を近似するデータ構成を築き、かつ記憶する必要のある
３つの補足的概念（記録、フィールド、セット）の一つ
である。 もし自然界が、存在する実体、それらを説明する特質、
及びそれらに関連する関係に関して考えられるならば、
そのとき等価な情報システム概念はそれぞれ記録、フィ
ールド、及びセットである。学校環境から取られた簡単
な例において、実体は先生と子供である。先生の特質の
いくつかは“名前”、“学年”、及び“教室”である。
子供の特質のいくつかは“名前”、“年令”、“父兄の
名前”である。先生と子供の間に関係が存在する。この
自然界環境の情報システム・モデルにおいて、２つの類
の記録（一方は先生のため、もう一方は子供のため）が
生じるであろう。各先生の記録において、先生の名前を
記録するフィールド、学年のための別のフィールド、教
室番号のための別のフィールドがある。各子供の記録は
子供の名前のためのファイル、彼の年令のための別のフ
ァイル、及び彼の父兄の名前の別のファイルを有する。
情報システムはセット概念を実行するように選択された
いくつかの方法のうちのひとつで先生の記録に子供の記
録を結びつけることができる。これらは、彼らの先生の
記録がファイルに配列されたのち全ての子供の記録を物
理的に置くことによってなされる。これはテーブルもし
くは記録アレイと呼ばれる。この実施例はセット概念の
チェィン（リング）インプレメンテーション技術を組み
合わせる。この形式において、オーナー記録は第一のメ
ンバー記録へのポィン夕を含む。次に、各メンバー記録
は次のメンバー記録へのポィンタを含む、この組の最後
のメンバー記録はオーナー記録にもどるポィンタを含む
。以前の記録のアドレスを保持する追加のポィンタフィ
ールド及び多分メンバー記録のためのオーナー記録への
ポィンタを有するオーナーと全てのメンバー記録あるい
はオーナー記録を供給する変形が許される。このように
説明されたデータ構成のセットの概念は数学的セット概
念の精製である。 すなわちデータ構成セットにおいてセット定義は“オー
ナー”ロールの例に具体化される。セット１メンバーは
“メンバー”ロールの例に具体化される。記録は同時に
異なるセットのオーナー及びメンバーのような多くのロ
ールを有する。この特性により実世界の複雑さを・模す
る複雑な構成が形成され、処理される。数学的セット概
念のこの精製において、オーナーからメンバーにあるい
は任意のメンバーからオーナーに可逆的に進み、セット
定義を再確立することができる。データ構成セットにと
つて、セット定義はオーナー記録内のあるフィールドの
値に通常基いており、他方このセットのメンバーは潜在
メンバー記録内の等価なフィールドの匹敵値により計算
機内に再確立される。 この匹敵データを保持するメンバー記録からこのフィー
ルドを除くことにより、かつ再組み立てのためにオーナ
ー記録に依存して、この現象はいよいよ有利に利用され
る。上述の学校の例において、先生は、先生／子供セッ
トの“オーナー”の役割を有する。この例を拡張するた
めに、我々は、大部分の学校において先生と子供の関係
は、子供が異なる学科のために異なる先生につくとき単
純な関係ではなく（１；ｎ）、むしろ複雑な関係（ｍ：
ｚ）であるということを認める。先生、子供の複雑な関
係は新しい関係の実体、生徒、及び二つの単純な関係、
すなわち先生：生徒と子供：生徒に変換される。先生は
クラスの生徒として多くの子供を持ち、かつ生徒として
、子供は多くの先生を持つ。新しい“生徒”実体は、一
つの関係の実体を説明しかつ別のものと区別するのに役
立つ特質“学科”と“時間”を有する。子供はいくつか
の学科に対して同じ先生を持つ。データ構成セット概念
は四つの基本的特性を持つ。１ １セットはオーナーロ
ールに１つ「ただ１つ、そして常に１つの記録を持つ。 ２ １セットはメンバーロールにゼロ、１あるいはそれ
以上の記録を持ち、かつその数は時間と共に変化する。 ３ 任意の記録は同時にゼロ、１、あるいはそれ以上の
セットのオーナーである。４ 任意の記録は同時にゼロ
、１、あるいはそれ以上のセットのメンバーであり、こ
のように同時にいくつかのオーナー記録によって所持さ
れる。 各記録は特別のセットのメンバーとして１回だけ現われ
る。メンバーロールはオーナー。ールと抵触しない。“
次の”と“以前の’’の概念は記憶プログラム計算機で
解く問題に基づく手続上のアルゴリズムにとって重要な
概念である。 一時に１つの記録を処理する手続上の限界に加えて、も
しセット内のメンバー記録が前もって定義されたデータ
値の規則正しい順序もしくは時間挿入の規則正しい順序
でそれに伝えることができるならば、アルゴリズムは重
要な簡単にされた影響がある。ＦＩＦ○（先入れ先出し
）、あるいはＬＩＦ０（後入れ先出し）。‘‘最初”と
“最後”の概念はデータフルゴリズムの反複命令実行を
開始しかつ停止させるのに重要である。このようにセッ
ト内のメンバーの順序はセットの合理的処理に欠くこと
ができない。ファイル内のセットに記録を組み合わせる
ことの主要な目的は、自然界関係を模することと、ある
特別の関係を表わすファイル内の選択された記録を読み
こみ書き出すのを助けることである。セット・アクセス
・メソッドが表１に載せられている。表１ アクセス・メンツド ダイレクト・アクセス・メソッド −記録を回収 データキー・アクセス・メソッド −記録を回収 セット・オーナー・アクセス・メソッド −記録を回収 セット・メンバー・アクセス・メソッド くり返し使用、すなわちセットの各メンバーを回収ファ
イル逐次アクセス・メソッドくり返し使用、すなわちフ
ァイル内の各記録を回収最初の４つのアクセス・メソッ
ドはトランザクＺション及びインクワィアリ処理におい
て主として使用され、そして特別の実体、関連した君主
の実体の記録された状態を決定し、あるいはそれらの記
録された状態を更新する必要がある。 ファイル逐次アクセス・メソッドは主として周期的にバ
ッチＺファイルを更新するため、そして報告をもたらす
ために使用される。必要な場合、５つの全てのメンツ日
こよって同じ記録を呼び出すことは可能である。同様に
、特別の結果を達成するためにこれらのアクセス・メソ
ッドを組み合わせて使用する２ことが可能である。上述
の例によると、先生の記録はデータキー・アクセス・メ
ンツド‘こよって回収し、かつ生徒の全ての記録はセッ
ト・メンバー・アクセス・メソッドによって回収できる
。 各生徒の記録に対して、子供の記録はセット・オーナー
・アクセス・メンツド‘こよって回収される。次に、回
収は子供の記録に対してデータ・キー・アクセスによっ
て開始され、それから子供の全ての記録、そして先生の
記録を呼び出す。セットから得られる基本的回収機会は
下の表ロで与えられる。表Ｕ 回収機会 決定 与えられるもの アクセス・メソッド オーナー セット 第１のメンバーもしくは
からのセット通知 ・ オーナ− セット 裏な奪≦由じ千寿ｒ通知オー
ナー セット・メンバー 最後のメンバーもしくは
からのセット通、知 任意のメン／」セット心／し鰭後も槌亀 任意のメンバー セット・メシし 以前のメンバーも
しくは第１のセット通知 任意のメンバー セット・ォーナ− セットのオーナ
ーセットに適用する基本的オペレーションのひと組があ
る。 これらはよく知られている記録及びフィールドの基本的
オペレーションに補足的なものである。セットの基本的
オペレーションの収集及び記録とフィールドの補足基本
的オペレーションは、ユーザーが、彼の従事しているデ
ータを呼び出し、変化させ、移動させ、削除等を行うハ
ードウェアノフアームウェアのプリミティブを有する処
理装置として知られているものを構成する。このプリミ
ティブ（すなわちハードウエア／ファームウェア命令）
は、フィールド（すなわちデータ項目）、記録、セット
、及び手順論理制御に関するオペレーションに細分化す
ることができる。ハードウェア／フア−ムウェア命令の
次の群はフィールド内のデータを処理する。オペレーシ
ョンを実行するために必要なフィールド記述情報（例え
ばサイズ、位置、記録状態）はそのオペレーションと関
連したデータ記述装置の役割として記憶される。この群
に含まれるオペレーションは、例えば桁送り、比較、寄
せ集め、加算、減算、乗算、及び除算である。ハードウ
ェアノフアームウェア命令の次の群はデータのダイレク
トアクセスと直列アクセスの両方の処理をする。 これらはデータ記録、その次の回収、変形、テスト、破
壊をする。記録ファームウェア／ハードウェア命令は記
録をつくり、記録を破壊し、直後記録を見つけ、直列記
録を見つけ、記録タイプをテストすることである。セッ
ト・ハードウェア／ファームウェア命令の次の群は普通
のデータ処理の本質及び高等データタベース及び通信情
報管理システムのビルディングブロックをなす。 それらはセットの創造呼び出し、処理及びテストする。
ハードウェア／ファームウェア命令は記録を挿入し、記
録を取り除き、関連した記録を見つけ、（１番を見つけ
、最後を０見つけ、次を見つけ、以前を見つけ、１番目
を見つけ）、オーナー記録を見つけ、からのセットをテ
ストし、挿入されたメンバーをテストし、オーナー記録
を開始し、メンバー記録を開始することである。次の群
のベースレジスタハードウェアノフア−ムゥェア命令は
データベースアクセスに関する現在のプロセス状態を決
定しかつ変化させる。 ハードウェア命令はベースレジスタの記憶を取り除き、
ベースレジスタとべ‐スレジスタに記憶させる前述の“
見つけ”命令を取り消すことである。適用データベース
の記録を組織しかつ呼び出すのに使用されると共に、セ
ットはまた非常に多様なシステムソフトウェア領域で使
用される。システムソフトウェア領域のリストは下記に
図表化され、いくつかの使用法がセット概念領域にそれ
ぞれ列挙される。このリストは明白な使用法を例示する
が完全なものではない。１ データベースシステム ａ インデックス構成（逐次インデックスとランダムイ
ンデックス）ｂ データ記述構成 ｃ 共有アクセス制御リスト ｄ プロセス応答度構成 ２ フアイルシステム ａ カタログ構成 ｂ アクセス権制御 ３ メッセージ・システム ａ 郵便箱インデックス構成 ｂ 待ち行列・メッセージ Ｃ マルチェレメントメツセージ呼び出し４ プログラ
ムシステム ａ 制御プログラム・ライブラリー ｂ テキスト編集 ｃ プログラム制御構成 ｄ 記号参照と記号定義の結合構成 ｅ 編成翻訳のための中間プログラム形状５ オペレー
ティング・システム ａ ジョブの待ち行列 ｂ リソース・アロケーシヨン’テーフルｃ デッドリ
、ヱンブレィス検出 ｄ イベントを待つプロセスの待ち行列（１／○完成、
タイマー）ｅ 発信待ち合わせ １ 一般的吟味 この発明は典型的にはオペレーティングシステムによっ
て統合され、後述されるハードウェアシステム環境にお
いて動作する。 第１図を参照すると、サブシステムは、プロセス・サプ
システム１０１、記憶サブシステム１０２、及び１以上
３２までの周辺サブシステム１０３である。プロセッサ
・サブシステムは中央処理ユニット（ＣＰＵ）１０４、
と４つまでの入力／出力制御ユニット（ＩＯＣ）１０５
である。各周辺サブシステムは周辺制御ユニット（ＰＣ
Ｕ）１０６、多数の装置アダプタ（ＤＡ）１０７、及び
２５６までの周辺１／０装置１０８から成る。記憶サブ
システム１０２は、それぞれ３２〜５１２キロバイトの
１〜４つの半導体メモリモジュールから成る。プロセッ
サノサブシステム１０１において、ＣＰＵはこのシステ
ムの基本処理オペレーションを実行し、メモリ１０２と
のインターフェイスを示す。 ＩＯＣＩ０５は記憶サブシステム１０２と周辺装置１０
６との間の全ての情報交換を制御する。Ａ 中央処理ユ
ニット ＣＰＵは、主メモリ・シンクロナイザ１０９、バッファ
ストア１１０、計算ユニット１１１を機成する種々の素
子、及び選択ェミュレータ１１２を含む。 主メモリ・シンクロナイザ１０９は、計算ユニット１１
１、バッファ・ストア１１０、及びのＣＩＯ９の間で主
メモリを使用するための衝突を解決する。衝突は優先権
を基本にして解決される。すなわちＩＯＣは最高の優先
権を持ち、次に（計算ユニットからの）メモリ書き込み
、それから（バッファ・ユニットへの）メモリ読み出し
と続く。 主ＣＰＵはまた王〆モリアドレス指定を制御するアドレ
ス制御ユニットＡＣＵ１３１と、主メモリの最も最近使
用されたアドレスを記憶するために使用される連想メモ
リＡＳ１３２を含む。バッファ・ストア１１０は、主メ
モリの選択された領域を再生し、かつ計算ユニット１１
１とのインターフェイスを形成して平均〆モリ呼出時間
を減少させる４・ごな高速バッファ・メモリである。各
メモリ読み出しの間、バッファ・ストアと主メモリが呼
び出される。命令取り出しされる情報がすでにバッファ
・ストアにあるならば、王〆モリ読み出し‘ま終わり、
情報はバッファ・ストアから命令取り出しされる。さも
なければ、主メモリ１０２が読み出される。これがなさ
れる毎に、ＣＰＵは必要な情報を含む３２バイトを取り
出す。この情報は本来のメモリ・レフアレンスのために
バツフア・ストア内に残る。 バッファ・ストアはソフトウェアに対して透明であるの
で、任意の瞬間に計算機を制御するプログラムは、それ
が処理する情報が、バッファ・ストアあるいは主メモリ
のどちらから命令取り出しされたかを決定することがで
きない。計算ユニット１１１はＣＰＵ内の全てのデータ
処理及びアドレス発生をなす。 計算ユニット内の典形的制御ストア１３０（Ｐｒｅｎｔ
ｉｃｅＨａｌｌ、Ｉｎｃ．のＳａｍｉｒＳ．Ｈｕｓｓｏ
ｎによる名称がＭｉｃｒｏｐｒｏｇｒａｍｉｎｇである
本のＰｒｉｎｃｉｐｌｅｓａｎｄＰｒａｃｔｉｃｅｓを
参照のこと）はこのシステムを開始させ、ＣＰＵＩ０４
とＩＯＣＩ０５を制御し、命令セットを解読するファー
ムウェアを含む。制御ストアは選択的に科学命令、テス
トルーチン、エミユレータ・パッケージ、あるいはプロ
セッサ・サブシステムの能力を伸ばす特殊目的の特徴を
形成する。選択的に、ＣＰＵはこのシステム以外のシス
テムのエミュレーションを形成する。 ェミユレータ１１２はフアームウエア、ソフトウェア、
及びある場合にはハードウェアの構成要素である。Ｂ
入力−出力制御ユニット プロセッサ・サブシステムのＩＯＣＩ０５部分は任意の
周辺サブシステム１０３と記憶サブシステム１０２の間
にデータ通路を形成する。 この通路は周辺指令制御装置を開始させ、データ伝達を
生じさせる。 ＩＯＣは奥形的に３２までのチャンネル制御ユニット（
図示されず）を処理する。Ｃ 周辺サブシステム 第１図の周辺サブシステム１０３におい て、ＰＣＵＩ０６は、１／０オペレーションの間１／０
装置１０８を制御することによりＣＰＵＩ０４のロード
を救援する独立マイクロプログラミング・プロセッサで
ある。 ＰＣＵはこれをチャンネルプログラムに含まれる実行命
令によってなされる。 このプログラムはＰＣＵで実行される代数、論理、伝達
、桁送り、及び分岐オペレーションを生じる。 各制御装置の種類に従っていくつかの種類のＰＣＵがあ
る。すなわちユニット記録、集中（ディスク）記憶装置
、磁気テープ、通信等である。装置アダプタ１０７は各
ＰＣＵとそれを制御する装置の間で伝達の媒介をする。 各々は特別の型式の装置との通信を実施するのに必要な
ファームウェア及び論理装置を含む。この型式に従って
、ＤＡＩ０７は１〜数個の装置を制御する。周辺サブシ
ステム１０３によってなされる主要な機能は次の様であ
る。 Ｉ ＣＰＵ命令を一連の周辺装置に変換する。 ２ ＣＰＵもしくは適切な周辺装置によって必要とされ
る形にデータをパックし、かつアンパツクする。 ３ サブシステム及びその制御のもとにある装置の状態
をＣＰＵ‘こ通知したままに保持する。 ４ エラー及び回復手順を独立して開始し、かつ処理す
る。 ５ 関連周辺プロセッサの装置共有能力を乱すことなく
、装置のオンライン診断を可能にする。 ＰＣＵはそれに取り付けられた装置間の主メモリの衝突
を解決するが、ＩＯＣはＰＣＵ間の衝突を解決する。 ○ 記憶サブシステム 各メモリ・モジュール１−４は４あるいは８バイトの中
である。 モジュール数、それらのサイズ、及びデータ通路中は計
算機の大きさに従って変化する。メモリ・モジュールは
、４つのモジュールが順次呼び出されるように４重にイ
ンターリーブされる（モジュール１は第１の８バイトを
含み、モジュール２は第２の８バイトを含む等である）
。 このインターリーブは主メモリを呼び出すときの衝突数
を減らし、それによって平均〆モリ呼出時間を減らす。
メモリは故障の場合に再配列することができる。すなわ
ちモジュール内のメモリ・ブロックは隣接アドレッシン
グを壊すことなく除去される。主メモリ１０２は、酸化
金属半導体 （ＭＯＳ）チップの形をした容量記憶媒体から成る。 この媒体は情報を維持するため、リフレツシュすること
を原則にして動作する。各メモリ位置は奥形的には、少
くとも２ミリ秒毎に１回りフレッシュされ、すなわちリ
フレツシュタィミングとメモリ呼び出しの闇にほとんど
衝突は生じないように設計される（衝突の場合に、リフ
レッシュすることが優先する）。主メモリで始まる領域
はハードウェアとファームウェアのために指定されてい
る。 この領域の上限は、システムソフトウェアに明らかな境
界アドレスレジスタ（後述されるＢＡＲ）の内容によっ
て限定される。 ＢＡＲ内容はシステム開始時間に設定される。ＢＡＲ内
に指定されたアドレス以下のメモリ領域は、周辺サブシ
ステムの構成を限定するＩＯＣテーフル、ＣＰＵを制御
するファームウエア、あるいはエミュレーション用のマ
イクロプログラムとテーブルを含むことができる。 ＢＡＲ内に指定されたアドレス以下の領域のサイズはシ
ステム構成に左右される。マイクロプログラムが主メモ
川こあるか、あるいは制御ストアにあるかどうかはシス
テム構成及びシステムの応用動作に左右される。２ 基
本的機械構成 このハードウェアで利用される奥形的には３つの基本デ
ータ構成がある。 すなわちデータ・フオーマットソフトウェア可視レジス
タ、及び命令フオーマツトである。Ａ データ・フオー
マツト 情報は８並列ビットの倍数でＣＰＵとメモリ間で伝達さ
れる。 情報の各８ビットユニットはバイトと呼ばれる。パリテ
ィあるいはエラー訂正データがまたデータと共に伝達さ
れるが、ソフトウェアには影響されない。それ故、この
明細書において、データという用語はそれに関連したパ
リティあるいはエラー訂正データを除外する。Ｂバイト バイト内のビットは左から右に０〜７の番号がつけられ
る。 バイトは別々に、あるいはグループで処理される。２バ
イトは半語を、４バイトは１語を、８バイトは２藷を、
そして１＆ゞィトは４語を構成する。 命令を含む全てのデータに基本的フオーマットがある。
Ｃ データ表示 全てのデータは２進形であるが、２進、１０進、あるい
は文字数字式に解釈される。 データビットは、１坊隼符号化２進データとして、４つ
の群で解釈される。すなわち８は文字数字式に、１６〜
Ｍは２進数学として解釈される。後者は２進概念におい
て、符号化、固定もしくは浮動小数点数として解釈され
る。２語までの隣接ビットの任意の数はまたストリング
として処理される。 文字数字式字の縦は、ＥＢＣＤＩＣで表わされる。 ＡＳＣＩＩは別の交換コードとして支持される。Ｄ ／
ゞイト・アドレス 主メモリのバイト位置はゼロで始まる連続番号がつけら
れる。 各番号はバイトのアドレスである。一群の連続バイトは
、もし群内の左のバイトのアドレスがそれぞれ２、４、
８あるいは１６の倍数であるならば、半語、１語、２語
あるいは４藷整列しているといわれる。半語、１語、２
語、あるいは４語がこのように整列しているときはいつ
でも、そのユニットはそのアドレスから命令取り出しさ
れる。主メモリーのデータの位置は、アドレス展開の間
、間接的に呼び出されるデータ記述子によって指定され
る。（発明の名称が“分解アドレス展開”でこの出願と
同じ談受人に譲渡された米国特許第３９斑０９６号を参
照のこと）Ｂ 可視レジスタ 第１図のＣＰＵＩ０４には３３のユーザ可視レジスタが
あり、その内容はＣＰＵの状態を集合的に限定する。 ４つの型式がある（第２図参照）。 １ 汎用レジスタ ２ ベースレジスタ ３ 科学レジスタ（選択的） ４ 種々雑多なしジスタ Ｆ 汎用レジスタ 第２図の汎用レジス夕（ＧＲ）２０１は固定小勢Ｚ点２
進数及びビットストリングを処理するために使用される
。 ＣＰＵＩ０４には、１６の３２ビットの汎用レジスタＧ
ＲＯ〜ＧＲ１５がある。汎用レジスタＧＲ８〜ＧＲ１５
はまたインデックスレジスタとして使用することができ
る。インデックスレジスタとして使用されるとき、それ
らはここでＸＯ〜Ｘ７と呼ばれる。すなわちインデック
スレジス外こ含まれる３２ビットの２つの補足整数を使
用してなされる。Ｇ ベースレジスタ ベースレジスタは命令カウンタＩＣ及びスタツクレジス
タ２０２一２０３と同じフオーマットを有する。 ベースレジス外よ〆モリ部分を限定するアドレス計算の
間に使用される。 典型的には、８つの３２ビットベースレジスタＢＲＯ〜
ＢＲ７がある。Ｈ 科学レジスタ 科学レジスタ（ＳＲ）は浮動小数点２進数によって計算
する選択装置である。 典形的には４つの８バイト科学レジスタ４がありＳＲＯ
〜ＳＲ３として参照される。科学レジスタは第２図のフ
オーマツト２０４一２０５を有する。１ 種々雑多なし
ジスタ 、５つの他のレジスタがある。 すなわち、・フオーマツト２０２−２０３を有する命令
力ウンタ・フオーマット２０７を有する状態レジスタ・
（Ｔレジスタと呼ばれる）スタツクレジスタ・構成２０
２−２０３を有する境界アドレスレジスタ・構成２０８
を有するハードウェア制御マスクレジスタ命令カウンタ
（ＩＣ）は、実施される命令のアドレスを含む３２ビッ
トのレジスタである。 状態レジスタ（ＳＴＲ）２０７は、現在実施されている
手順についての事実を記録する８ビットのレジスタであ
り、例えば最も最近のオペレーションによってアンダー
フローが生じたかどうかを記録する。Ｔレジスタとして
また知られているスタツクレジスタは、現在有効な手順
と関連したプッシュ・ダウン・スタックのトップに指示
を有する３２ビットのレジスタである。 後述されるスタックは、局部変数を保持し、かつ手順開
始を指定する機構及びワークスペースを形成し、そして
情報を戻す。 境界アドレス・レジスタ（ＢＡＲ）２０６はソフトウエ
アによって呼び出すことのできる最低主メモリアドレス
を指定する２８ビットのレジスタである。 このレジスタはシステム開始の間にロードされ、そして
ソフトウェアによってのみ読み出される。ハードウェア
制御マスクレジスタ２０８は機械条件情報を記録する８
ビットのレジスタである。Ｊ 命令フオーマツト 多かれ少かれ利用されるけれども、略２００の命令があ
る。 各命令は４つの異る長さのうちの一つであるが、常に偶
数バイトの長さである。命令は連続記憶位置に記憶され
る。最も左のバイトのアドレスは２の倍数であり、かつ
その命令のアドレスである。 命令の８つの最上位ビット（及びある場合には８〜１１
あるいは１２〜１５のビット）はオペレーションコード
を表わし、他方残りのビットは１以上のオペランドを表
わす。 オペランドはしジスタ指示子、転贋指示子、アドレス，
語（論理アドレス）、リテラル値、イメデイェイト・リ
テラル値である。オペランドの数及びその型式は命令フ
オーマットによって決まる。３ システム組織 Ａ ジョブステップ及びタスク 計算機システムによって実行されるワークは、ジョブ制
御言語を通して一連のジョブステップによって外部から
限定される。 ジョブステップは一単位のワークであり、そしてハード
ウェア手段がそれに割り当てられる。※形的には、ジョ
ブステップはいくつかのタスクから成る。タスクはユー
ザー限定ワークの最も小さい単位であり、対応なく実行
される命令の流れから成る。Ｂ プロセスタスク及びジ
ョブステップのユーザー可視棺＊念はプロセス及びプロ
セス群によってそれぞれハードウェア内に表示される。 プロセスは、ＣＰＵによって同期して実行される規則正
しい順序の命令として定義される（すなわち、いくつか
のプロセスは有効な、共有手段であるが、実際上一つの
プロセスのみが任意の瞬間に動作する。プロセス群は一
つのジョブステップを実行するのに必要な関連した一組
のプロセスである。Ｃ プロセス制御ブロック及びシス
テムベースプロセスはその実行の間、種々の点でＣＰＵ
制御を停止するため、主メモリの記憶領域はＣＰＵ状態
を保持するプロセスに利用される。 この状態情報は、プロセスがＣＰＵの制御を再び始める
前にＣＰＵを前もって調整するために利用される。プロ
セスに割り当てられた記憶領域はプロセス制御ブロック
（ＰＣＢ）４００と呼ばれ、第４図に示されている。 ＰＣＢに含まれるデー夕は、プロセスに割り当てられた
メモリ領域のアドレス（アドレス・スペース）、全ての
関連レジスタの内容、及びプロセスの状態を含んでいる
。このように、ＰＣＢは、いかなる情報損もなくプロセ
スを開始、あるいは再開するのに必要な情報の一時的記
憶領域として役立つ。各ＰＣＢはハードウェアに対して
透明であり、そしてシステム開始中に開発され、システ
ムオペレーション中に変形される一組のハードウェアテ
ーブルを通して、オペレーティングシステムによってア
ドレス指定される。（第５図）。システム・ベースとし
て参照される絶対的主メモリ領域である（第５図及び第
６図）。 この領域はファームウェアによって開発され、かつ読み
出すことができるが書きこむことのできないベース・ア
ドレス・レジスタ（ＢＡＲ）５０１を通して呼び出され
る。 システム・ベース５０２は、現在動作しているプロセス
のジョブステップ数とプロセスステップ数（Ｊ．Ｐ）を
含む多数のシステム特質を含む。このシステム・ベース
の別の特質はＪテーブル５０３として知られたハードウ
ェア限定データ構成への指示である。このテーブルは現
在のこのシステムの各ジョブステップのエントリーを含
む。Ｊテーブル５０３の各ェントリは、またハードウェ
ア限定データ構成である関連Ｐテーブルを指示する。こ
のテーブルはプロセス群を限定し、かつプロセス群の各
プロセスのェントリを含む。各ＰテープルェントリはＰ
ＣＢ４００を指示する。第５図を参照する。 計算ユニット１１１（第２図）の算術部分５０６を通し
てＪ番号により指示されたＪテーブルポインタ５０５は
、Ｊテーフルェントリ５０３を呼び出す。 このェントリは、計算ユニット５０６を通してＰ番号に
より指示されるときＰテーフルェントリ５０４を呼び出
すＰテーブルポインタを含む。このＰテーブルエントリ
ーは現在動作しているプロセスのＰＣＢへのポインタ５
０７を含む。このように、オペレーティングシステムは
ＢＡＲ５０１の内容を使用して有効ＰＣＢを呼び出すこ
とができ、かつそれに関連した（Ｊ．Ｐ）論理名称を与
えられた別のＰＣＢを呼び出すことができる。Ｄ 記憶
セグメンテーション ここに記述されたようなマルチプロセス環境には任意の
時間にメモリ内に多くのプロセスがある。 このようなプロセスはメモリアロケーション問題を生じ
るメモリのサイズと要求を変化させる。ここに記述され
たハードウエアはオベレーテイングシステム（ここでは
図示されず）と共同してメモリスペースを動的に割り当
てることによりこの問題を解決する。ランダム性質のメ
モリ要求により、メモリは可変サイズセグメントに割り
当てられ、そのメモリアロケーションはプロセス動作時
間の間再構成される。このようにプロセスは多数の非隣
接メモリセグメントを割り当てられる。このメモリアロ
ケーション方法はセグメンテーションと呼ばれる。セグ
メンテーションは、プロセスの一部あるいは全部が再配
置するときはいつでも変化するメモリアドレスにおいて
付加的問題を生じる。 この問題を軽減するためにここに記述されたようなシス
テムはプロセスによって使用されたアドレスが絶対的主
メモリアドレスよりも論理的である技術を礎給する。こ
のような論理アドレスは絶対アドレスを開発するのに使
用される。セグメンテーションにより、セグメント記述
子を通してそれ自身のあるいは関連ししたメモリセグメ
ントを各プロセスは呼び出す。 セグメント記述子を呼び出すことによってプロセスはセ
グメントのアドレスを得ることができる。セグメント記
述子は王〆モリに含まれ、オペレーティングシステムに
よって維持される。各プロセスは２０６８までのメモリ
セグメントを呼び出す。 通常、これはプロセスにつき同数のセグメント記述子を
要求する。しかしながらセグメントが分割されてから後
では、オベレーテイングシステムはセグメント記述子を
セグメントテーブルに分類する。 この分類方法は１プロセス（タスク）、１プロセス群（
ジョブ・ステップ）、あるいは全体的（システム中）に
より呼びだし能力に基づいている。各プロセスはそれに
関連する１５セグメントテーブルまで所有する。この技
術はセグメントテーブルを通してプロセスにより呼び出
されることのできる各セグメントのためのただ１つのセ
グメント記述子を必要とする。このように、セグメント
記述子のため必要とされたメモリスペースは減少させら
れる。 再配置中に更新されるメモリは縮少され、いくつかのプ
ログラム保護がなされる。 （プログラム保護のための主機機はリング・システムで
ある。発明の名称が“マルチプログラム、マルチプロセ
ッサー、コンピューターシステムの情報保護”であって
この発明と同じ譲り受けた人に譲渡された米国特許出願
第５２８９５３号を参照のこと。）プロセスはどのセグ
メントが呼び出されるかを決定することができなければ
ならない。 従って、このシステムは２セグメントテーブル語アレイ
（ＳＴＷＡ）を有するプロセスを形成する。これらのア
レイは、プロセスに呼び出すことのできる全てのセグメ
ントテーブルのアドレスを含む。２つのセグメントサイ
ズ、大きいのと小さいのがあるので、プロセス毎に２つ
のセグメントテーブル語アレイがある。 大きなセグメントは最大サイズ汐２バイトを有する一方
、小さなセグメントは最大サイズ〆６バイトを有する。
全てのセグメントはその最大にまで１０ゞィトづつ増進
してサイズを変える。システムは奥形的には２８までの
大きなセグメント２０４０までの小さなセグメントを収
容する。セグメントテーブル語アレイはオペレーティン
グシステムによって再配置され、それ故プロセスは関連
したＳＴＷＡの絶対アドレスを知らなければならない。 任意のプロセスのＰＣＢは、第４図のアドレス、スペー
ス語ＡＳＷＯ−１として知られているこの情報を含む２
語を含む。 各語はセグメントテーブル語アレイＳＴＷＡを指示する
。オペレーティングシステムは、関連ＳＴＷＡが再配置
されるときはいつでもＡＳＷの内容を更新する。指示チ
ェィンを下方に動かせ、セグメント記述子を解読するこ
とがファームウエアの機能であり、このようにいったん
開始されると、オペレーティング・システムに対してさ
え明らかでない。セグメンテーションはプロセスのため
に利用できるような２億バイト以上のアドレス・スペー
スを限定する。 この数は主メモリの容量を越える。それ故、２次記憶装
置（磁気ディスクあるいはドラム）が主メモリと共に使
用される。オペレーティングシステムは、このシステム
が真に利用できる以上に大きな主メモリを有するという
錯覚を生じる。この概念はバーチュアル・メモリと呼ば
れる。任意のときに、限定されるセグメントは物理的に
主メモリ内にあってもよいし、なくてもよい。 セグメント記述子の内容は、関連したセグメントが主メ
モリ内にあるかどうかを指示する。ハードウェアは、主
メモリ内にないセグメントを呼び出す試みをプロセスに
よって検出し、かつオペレーティングシステムに通知す
る。オペレーティングシステムにより、必要なセグメン
トは２次記憶装置から主メモリ内にロードさせる。それ
から、オペレーティングシステムは、セグメントの絶対
アドレスが見つけられる場所であるセグメント記述子内
にセグメントのメモリアドレスを位置させる。このオペ
レーションはこのプロセスに明白でなく、そしてセグメ
ントが主メモリ内になかったか、あるいはそれが主メモ
リ内に再配置されなければならないということに気づい
ていない。（メモリ・セグメンテーションに対しては、
発明の名称が“区分アドレス開発”である米国特許第３
攻略０９６号を参照のこと）ここで説明した計算機シス
テムは、プロセスが互いに干渉し、あるいは互いのアド
レススペースが独断的な方法で共有するのを妨げること
により、データ及び手順保護を形成する。 この保護は、メモリセグメンテーションを通して呼び出
し能力を制限することにより、かつリングシステムによ
って達成される。 セグメント・テーブルはこのシステムの 種々のプロセスのアドレス・スペースを分離する。 プロセスは常に実行中にセグメント・アドレスを使用す
る。セグメント・アドレスは、このセグメント内のセグ
メント数及び関連アドレスから成るぐセグメント・アド
レス開発”の上述の出願を参照のこと）。 ハードウェアは、プロセスによって使用されるアドレス
が、このプロセスに割り当てられたアドレス・スペース
の一部であるということをチェックする。もしこのアド
レスが前述のアドレス・スペースの外側にあるならば、
例外が生じる。ハードウェアは参照プロセスのセグメン
トテーブルを使用するので、別のプロセスのアドレスス
ペース内のデータを照会することができない。このよう
に、昇りのプロセス群に属する実体を、プロセスもしく
はプロセス群が照会する可能性はない。一般的に、この
システムのアドレス・スペースの重複は、全てのプロセ
スに共有されるセグメントに生じる。 これらの公知のセグメントは、アドレス衝突しないよう
にチェックするシステム・プログラムによって生じる。
このように、セグメンテーションは、ユーザープログラ
ムを互いに対して保護し、かつオペレーティング・シス
テムをユーザープログラムに対して保護する。いくつか
のプロセスによって共有されるセグメントは、これらの
プロセスの一つによる謀使用からは保護されない。 この問題を解くために、リングシステムが利用され、そ
れによって手順及びデータセグメントは４段階休系にグ
ループ化される。４つのりング種類は０〜３の番号がつ
けられる。 各リングはシステム特権レベルを、最大の特権をレベル
０で（最も内側のりング）、そして最小の特権をレベル
３で（最も外側のリング）表わす。このシステムの各手
順はそれに割り当てられた最小及び最大実行リング番号
を有し、かつそれはこの手順を呼ぶものを指定する。手
順は、他の手順を呼ぶことができ、かつそれらにパラメ
ータを通すことができるサブルーチンである。リングシ
ステムの一般的役割は次の様である。 １ 内側リング内の手順は外側リング内のデータを自由
に呼び出す。 逆に、外側リングの手順は内側リング内のデータを呼び
出すことができない。 ２ 外側リングの手順は内側リングの手順に分岐するこ
とができるが、逆は不可能である。 ３ データを含む各セグメントは２リング値を、一方は
読み出し（ＲＤ）のために、かつもう一方は書き込み（
ＷＲ）のために割り当てられる。 これらのリング値は最大リング値を指定し、かつ読み出
しあるいは書き込みモードのどちらかでデータを呼び出
すとき、手順は解釈実行される。 手順命令が実行される毎に、この手順のりング番号（効
果的アドレスリング、ＥＡＲ）は照会データを含むセグ
メントに割り当てられたりング番号によってチェックさ
れる。 ＥＡＲは、命令カウンターのプロセス・リング番号と、
アドレツシング遍路のデータ記述子及び基本的レジスタ
の全てのりング番号の最大番号である。 データを呼び出すことはリング番号の比較に基いて認め
られＬ あるいは否認される。例えば、もしシステムテ
ーブルが最大読み出しリング値３と最大書き込みリング
１を有するセグメント内に存在するならば、そのときリ
ング３内で実行されるユーザー手順はこのテーブルを読
み出すが、しかしこのテーブルを更新しない。前もって
設計することにより、リング０と１はオペレーティング
システムのために指定され、かつリング２と３はユーザ
ーのために指定されている。 リング０‘ま全システムオペレーションに重大なこれら
のセグメントを含む。リング１は、故障が破滅的になら
ず、回復できる容量のシステムセグメントを含む。ユー
ザーはチェックアウト・プログラムのためにリング２を
、そしてデバッグプログラムのためにリング３を利用す
る。Ｆ 手順コール手順コールはここで説明されるシス
テムにおいては重要な機能である。 手順コールはある手順から別の手順に通すために使用さ
れる。 すなわち、ユーザー手順でオベレーテイＺングシステム
・サービスを用いるために、そしてオペレーティングシ
ステム内にモジュール構成を達成するために使用される
。手順コールは命令及びスタツクと呼ばれるハードウェ
ア認可実体によって達成される（第７Ａ図）。 スタツクは、最後に入り最初に出ろを基本にしてデータ
を受け取り、記憶し、そして訂正する機構である。 スタツクはスタツクセグメントと呼ばれる特別のセグメ
ント内にある。 スタツクセグメントはスタツクフレーム７０１（第７Ａ
，７８図）と呼ばれる多数の隣接部分から成り、かつそ
れは機能的に各手順に割り当てられる。第１のスタツク
フレームはセグメントのトップにロードされ、かつ次の
フレームはその後にロードされる。最後のロードされた
フレームがスタツクのトップと考えられる。Ｔレジスタ
７０２は、現在有効なプロセスのスタックのトップを定
める。事実上のＴレジスタがこのシステムの全ての他の
プロセスのＰＣ母方に存在する。第７８図のスタツクフ
レーム７０１は３つの領域から成る。 すなわち変数を記憶するワーク領域７０２、レジスタの
内容を保持する保持領域７０３、及び手順間でパラメー
タを通す通信領域７０４から成る。手順コールの前に、
ユーザーは、彼が保持することを望むレジスタを指定し
なければならず、かつ彼はコールされた手順に通される
パラメータを通信領域にロードしなければならない。コ
ールがなされるとき、ハードウェアは命令カウンタＩＣ
及びコールされた手順からの復帰を容易にするため指定
されたベース・レジス夕の内容を保持する。各手順コー
ルはスタックセグメント７０１内にスタツクフレームを
創り、かつ次にネステイングされたコールは別のフレー
ムを創る。 このようにコールされた手順の一つからの各出口がスタ
ックフレームをスタックから削除させる。このように、
規則正しい復帰を容易にするコールの履歴が維持される
。異るリング内で実行される手順の間の保護を保証する
ために、異るスタックセグメントが使用される。 プロセス毎の保護リングに相当する１スタツクセグメン
トがある。ＰＣＢは、プロセスと関連したりング０，１
，２のスタツクセグメントの開始を指示する３つのスタ
ツク基本語を含む。リング３・スタツクセグメ・ントは
内方コールによってはけつして入ることができず、それ
故、そのスタツク開始アドレスはＰＣＢには必要でない
。プロセス管理及び同期化 このシステムは、ソフトウエア、ハードウエア、及びフ
ァームウェアの組み合せを使用するオペレーティングシ
ステムにより制御されるマルチプロセス・オペレーショ
ンをなす。 ソフトウェアはシステム内にプロセスを創りかつ削除す
る一方、ハードウェアとファームウェアはＣＰＵのプロ
セスを多重化する。さらに、ソフトウェア、ハードウェ
ア、及びファームウェアの組合せによりプロセス間の同
期化をする。プロセスは常にではないが通常、関連した
ジョブ処理中に、そしてこのオペレーティングシステム
によって必要と考えられる目的のために他の時に、１／
０オペレーションの開始及び終了で開始され、そして停
止される。それ故、通信システムは、関連したプロセス
を効果的に開始させ、かつ停止させるために、そしてそ
れらの間に情報を通すために必要である。このハ−ドウ
ェアシステムは、プロセス間に通信結合を形成するため
、セマフオア（ｓｅｍａｐｈｏｒｅｓ：信号機）と呼ば
れる内部メッセージを発生する。Ａ プロセス状態プロ
セスは任意のときに４つの可能なステートのうちの一つ
である。 すなわち、動作中、準備中、待機もしくは中止中である
。 ハードウェアは４つの可能なプロセスステートを認識し
、かつプロセスデイスパツチ、ステート変化を達成する
ため、またプロセスステートに塞いたデータ構成を維持
するため種々のファームウェア手順を実行する。ＰＣＢ
はその関連したプロセスの現在ステートを限定するステ
ート・フィールドを含む。プロセスは、それがＣＰＵの
制御を有するとき動作ステートにある。 この状態はアドレススペース（セグメントテーブル）及
び開始アドレスをＣＰＵに供給することを含む。ＣＰＵ
はそのときプロセスの手順セグメントにある命令を実行
する。 現在動作中のプロセスのためのＰＣＢのプロセス名称Ｊ
テーブル語（論理アドレス）はシステムベース範囲内で
動作中のプロセス語（ＢＡＲ十６０）に保持される（表
６）。（洋：表５に表示・されたシステムベースは表６
に表示されたものと同じであるが、いくつかの詳細は省
略されている。 ）準備ステートはプロセスがＣＰＵによって認められな
いのでＣＰＵの制御を有さないことを除いて動作中ステ
ートと等しい。 準備ステートのプロセスはＣＰＵを他の準備プロセス及
び動作中プロセスと争う。信号を通してメッセージのよ
うな特別なイベントが生じるまでプロセスが続かないと
きそれは待機ステートにある。 待機プロセスはＣＰＵを争わないが要求されるイベント
を他の待機プロセスと争う。中止プロセスはソフトウェ
アによって１時止められ、後で再び始められるプロセス
である。 プロセスを止めて再び始める決定はプロセス外のもので
ある。このように中止プロセスは活動的でなくそれゆえ
イベントの発生の通知を受け取れず、またＣＰＵを利用
できない。プロセスは次のような状態（コンディション
）で中止される： ‘１｝ 終了命令を実行することによって（全ての機能
を完了した結果として）‘２１ オペレーティングシス
テムによって中止命令を実行することによって‘３｝
制御がオペレーティングシステムに伝達されることによ
って例外コンディションの発生によって Ｂ プロセス・デイス／ぐツチ ブロセスが動作中プロセスの動作によってあるステート
から他の随意的ステートに移し、もしくは他のプロセス
動作によって不随穣ステートに移す。 デイスパッチャとして知られているＣＰＵファームウェ
アはステート間のプロセスのトランザクションを制御す
る。 ディスパッチャは準備ステートあるいは待機ステートに
あるプロセスを処理するために一組の待ち合わせを使用
する。中止プロセスはソフトウェアによって制御される
。第６，８，９図を参照すれば、準備あるいは待機プロ
セスはＰＣＢとプ。 セスリンクと呼ばれる特別の待ち行列エントリーとによ
って表わされる。第９図はＧＯセグメント８０２の内容
の展開用を示し、有効プロセスの８０３ａ一８０３ｂと
８０３ｃ−８０４ｇのプロセスリンクを含み、中止プロ
セスの自由プロセスリンクの８０５ａ−８０５ｃを含む
。各プロセスリンクはプロセス名称（Ｊ．Ｐ）、プロセ
ス優先権及び待ち行列中の次のプロセスリンクへの指示
を指定する。これらは待機待ち行列８０３ａ−ｂ及び準
備待ち行列８０３ｃ‐ｇのようなさまざまなタイプの待
ち行列である。Ｇテーブルとして知られている、Ｊテー
ブルに類似しているハードウェア装置は、（第６，８図
）、一般的な（公知のシステム中）セグメント８０２−
８０２ｎへの指示を含む。 Ｇテーブル８０１の第１の素子ＧＯはデイスパッチヤ待
ち行列を含むセグメント８０２を指示する。Ｇテーブル
８０１へのＧテープル指示は第５図のシステムベース５
０２に現われる。またこのシステムにおいて、べ−スは
ＧＯセグメント８０２の準備待ち行列８０３ｃ一８０３
ｇのヘッド８０５を識別する内部プロセス待ち行列語（
ＩＰＱＷ）と呼ばれるエントリーである。このようにデ
ィスパツチャは、準備待ち行列８０３ｃ−８０３ｇを考
慮することによって全ての準備プロセスを調査すること
ができる。 現在動作中のプロセスがステートを変えるとき、ディス
パッチャは準備待ち行列のヘッドでプロセスリンクを取
り除きＰＣＢを呼び出すためにＪ、Ｐ名称を使用する。
ＰＣＢによって定められたプロセスはそのとき新しい動
作中プロセスとなる。１つ以上のプロセスが同じイベン
トで待ち受けられるので、待機中プロセス８０３ａ−８
０３ｂの待ち行列は各々のイベントに存在する。 待機中プロセスはまたＧＯセグメンにあるプロセスリン
ク８０５を通して一緒に配列される。待機待ち行列のヘ
ッドへの指示はセマフオア９０３（後で記述されるため
）にある。多数のイベントはプロセスが待機する間に存
在し、それゆえ各々が関連したセマフオア９０３と９０
４を有する多数の待機待ち行列がある。準備あるいは待
機中プロセス数は大きく変化する。 このように準備及び待機待ち行列を命ずるプロセスリン
ク数もまた変化する。この事実によりディスパッチャの
メモリ管理問題が生じる。その問題はフリー・プロセス
リンク待ち行列８０５ａ−ｃと呼ばれる他の待ち行列に
より解決される。この待ち行列は準備もしくは待機待ち
行列により使用されないセグメントＧＯ内の全てのプロ
セスリンクと結合し、そして準備もしくは待機中プロセ
スの特別な待ち行列を延ばすのに使用されることができ
る。フリー・プロセスリンク待ち行列８０５のヘッド９
０２への指示はＧＯセグメント８０２の開始近くに存在
する。Ｃ プロセス同期 プロセス同期は同じタス外こ２つのプロセスワーキング
のアクティビティを調整するよう命ぜられる。 同期は通信プロセスのアドレススペースにあるデータ構
成であるセマフオア９０３−９０４を使用して達成され
る。セマフオアはイベントの発生を知らせ、かつメッセ
ージの待ち行列を処理するために使用される。このよう
な関係のイベントは、ある他のプロセスに関○あるプロ
セスによって認められる。このイベントは非同期オペレ
ーションの完了、あるいは一手段の効力の完了である。
プロセスはイベントの発生を知らせるために２つのセマ
フオア・オペレーションを使用する。 一方のオペレーションはセマフオアに信号を送り、他方
はセマフオアから信号を検出ずるく送り動作はいまいま
Ｖオペレーションと呼ばれ、受け取り動作はＰオペレー
ションと呼ばれる）。送り動作は、データが準備中であ
るデータあるいは信号をプロセスに送らせる。セマフオ
アは、別のプロセスが信号を検出する準備中となるまで
信号を記憶する。 このように、送りプロセスは、それがデータを送ってか
らは、自由に進む。受け取りオペレーションは指定され
たセマフオアを調査し、信号を検出する。もし信号が存
在するならば、受け取りプロセスは命令を解釈実行し続
ける。しかしながら、もしセマフオアに信号がないなら
ば、受け取りプロセスは待機ステートに入る。そのとき
セマフオアは待機待ち行列の先頭の指示器として役立つ
。このプロセスは、別のプロセスがその特別のセマフオ
アに信号を送るまで、セマフオアで待ち合せる待機ステ
ートのままにされる。このように、セマフオアは、プロ
セスが信号を検出するまで信号を保持することができ、
あるいはセマフオアは、信号がそれに送られるまでプロ
セスを保持することができる。メッセージはまたプロセ
スからプロセスに通される。 メッセージは信号プラス追加情報と同じ現在もしくはそ
うでない特質を有する。 情報の一部はハードウェアによって供給され、かつ一部
はメッセージを送ったプロセスの手順によって供ｖ給さ
れる。メッセージは送りプロセスのプロセス名を伴う。
このように、多くのプロセスは送りプロセスの名前をつ
けた単一のセマフオアを通して情報を送ることができる
。メッセージ・セマフオアは、フ。 ロセスによって検出されるべく待機中のメッセージの待
ち行列を有する。信号セマフオアによって、メモリのス
ペース要求は、現存するメモリ管理問題を増加させかつ
減少させる。再び、この問題はフリー・メッセージ・リ
ンクの待ち行列によって解決される。これらのリンクは
、メッセージリンクを供給しあるいは吸収する必要があ
るとき、容易に見つけられるセグメント内の既知の場所
にある。 セマフオア及びそこで形成される待ち行列を異るプロセ
スによって共有されるので、全セマフオア構成が保護さ
れる。 これは、セマフオアを含む任意のセグメントの呼び出し
を制限するハードウェア及びソフトウェアによって達成
される。このように、セマフオアはセマフオア記述子セ
グメント内になければならず、（もしシステム通信が必
要ならば）そのいくつかはＧセグメントである。しかし
ながら、全てのＧセグメント（ＧＯ除く）はセマフオア
記述子セグメントである。各セマフオア記述子はセマフ
オアへの指示器を含む。 セマフオア・アドレスはセマフオア記述子を通して開発
され、このようにセマフオアの付加された保護を形成す
る。セマフオア・セグメントは、セグメント内のセグメ
ン番号及び相対位置を使用して論理的に、あるいはＧ、
Ｄ番号を使用して直接にアドレス指定される。Ｅ プロ
セス制御ブロック構成 第４図を参照すると、プロセス制御ブロック（ＰＣＢ）
のフオーマツトが示されている。 プロセス制御ブロック４００は主メモリの記憶領域であ
って、ＣＰＵ状態を保持するプロセスに利用される。Ｐ
ＣＢのアドレス指定は第５図に関して上述したようにな
される。ＰＣＢ指示器５０７（第５図）は第４図のメモ
リ位置０でプロセス制御ブロックＰＣＢを指示する。メ
モリ位置を下方向に進むとき、４バイトだけ増加するの
に対して、メモリ位置０から上方向に進むとき、それら
は８バイトだけ増加する。下方メモリ位置は０から正方
向であると考えられるのに対して、０から上方向の位置
は負方向と考えられる。上方位置はオプショナルであり
、かつプロセス制御ブロックに含まれてもよいし、含ま
れなくともよい。 また位置１４８〜１７６もオプショナルである。（メモ
リ位置の下の数字はプロセス制御ブロックＰＣＢの０基
準位置からの変位をバイトで指定し、かつ特許図面にお
いて普通部品を識別するために使用される参照番号と混
同すべきでないということに注意のこと）バイト１６を
含まず、バイト０から上方に開始されるとき、４つのプ
ロセス主要語ＰＭＷＯ〜ＰＭＷ３が記憶され、かつ各プ
ロセス主要語ＰＭＷは長さが４バイトである。プロセス
主要語０はバイト０〜３を占め、かつ４部分から成る。
すなわち、ケーパビリテイ・バイト、優先権バイト、ス
テート・バイト及びデコー拡張バイトＤＥＸＴである。
第１０ａ図〜第１０ｄ図を参照すると、プロセス主要語
ＰＭＷＯの詳細が示されており、さらにケーバビリテイ
・バイト１００１の詳細が第１０ｂ図に示されている。
第１０ｂ図を参照する。 第１のビット１００５は、時間アカゥント機能がこのプ
ロセスのために実行されるかどうかを示すアカウント・
モードビットである。アカウント・モードビット１００
５が２進０に設定されるとき、時間アカウント機能はこ
のプロセスのために実行されない。これに対してアカウ
ント・モード１００５が２進１に設定されるとき、時間
アカウントが実行される。科学モード・ビット１００６
は、ゼロに設定されるとき、この機械の科学レジスタの
保持が実行されず、かつ第４図のバイト１４８〜１７６
に位置した科学レジスタ保持領域はプロセス制御ブロッ
クＰＣＢには存在しない。科学モード・ビット１００６
が２進１に設定されるとき、科学オプショナル特徴が存
在し、かっこのプロセスにおいて使用され、そして科学
レジスタ保持領域は、必要なとき科学レジスタの内容を
保持するために使用される。 コード・モード・ビット１００７は、標準コード・セッ
トあるいはコンパチブル・コード・セットがこのプロセ
スによつて使用され、その位置の２進０は、標準コード
・セットが使用されているということを示すのに対して
、第３のビット位置１０７の２進１は、コンパチブル・
コード・セットが使用されているということを示す。 ケーパビリティバィトの残りのビットはゼロに設定され
る。優先権バイト１００２の詳細は第１０ｃ図に示され
ている。 第１０ｃ図を参照すると、優先権バイト１００２の最初
の４つのビット１００８が、その任意のプロセス制御ブ
ロックＰＣＢと関連したプロセスの優先権レベルを設定
するために利用される。各プロセスは、規則正しい競争
プロセスのために使用される優先権の１６レベルのうち
の一つを割り当てられる。すなわちｔａ’準備プロセス
の間の動作されるべきプロセス，を選択するため、‘ｂ
｝プロセスを待ち行列にするために使用される。優先権
は０から１５に減少し、かつ任意の優先権レベルのため
に、ＦＩＦＯ（技初に入り技初に出る）規則が適用され
る。優先権バイト１００２の次の４つのビットはゼロで
ある。第１０ｄ図を参照すると、ステート・バイト１０
０３の詳細が示されている。 ステート・バイトは、プロセス制御ブロック４００に関
連したプロセスに関して情報を供給するために利用され
る。 有効フィールドビットＡＩＯＩＯは、このプロセスが動
作するとき、２進１に設定される。中止フィールドＳＩ
ＯＩＩは、このプロセスが中止されるとき２進１に設定
される。副ステート・フィールドＳＳＩＯ１２は２ビッ
トフィールドであり、プロセスの次の劉ステートを限定
する。 すなわち‘ａ’、２進００に設定されるとき、プロセス
は不動作であり、‘け、２進０１に設定されるとき、こ
のプロセスは準備プロセスの待ち行列で待機しており（
Ｑ／ＰＲ／ＲＯＹ）、‘ｄ、２進１０に設定されるとき
、このプロセスはセマフオアの待ち行列で待機しており
（Ｑ／ＰＲ／Ｓ）、
ース・オペレーション領域の改良されたディジタル計算
器に関する。 従来技術の説明 電子計算機は主として真空管によって特徴づけられる第
１世代のハードウェアから、トランジスタによって特徴
づけられる第２世代のハ−ドウェアに、そして集積回路
によって主として特徴づけられる第３世代のハードウェ
アに成長してきた。 これらの異る世代のハードウェアと共に異る世代のソフ
トウェアがあり、その第１の世代のソフトウェアは機械
語、アツセンブラ、サブ・ルーチンによって主として特
徴づけられ、第２世代のソフトウェアは高レベル言語、
モニタ、マイクロアツセンブラによって特徴づけられる
。第３世代のソフトウエアはオベレーテイングシステム
、オンライン・リアル・タイム・システム、マルチプロ
グラミング・システム、及びデータ・ベース管理システ
ムによって特徴づけられる。第１世代のソフトウェアと
組み合わされた第１世代のハードウェア、及び第２世代
のソフトウェアと組み合わされた第２世代のハードウェ
アは、ジョブが主として直列に解釈実行されるバッチ処
理の方に向けられていた。 さらに、第３世代のハードウエア／ソフトウヱア・シス
テムはまたバッチ処理に向けられている。しかしながら
、マルチプログラミングの出現のため、いくつかのジョ
ブは直列よりも並列に解釈実行され、入力情報が発生す
るとき処理のためにそれを受け取らせる。第４世代のシ
ステムは、広いプロセッサ応用が可能な回線制御システ
ムとして典型的には分類され、かつまた主としてバッチ
・プログラムよりもむしろ伝送デー外こよって動作させ
られ（すなわち、システム制御は主としてオペレータ動
作によるよりも入力によって確立する）、そしてここで
情報の提出はリアル・タイムで一般的になされる。コン
ピュータシステムの上述の世代の進展において、主要な
要求は計算機システムのデータ・ベースの効果的アクセ
ス・メソッドを開発することだった。 システム・データ・ベースの開発において、最初は多く
の異るデータ・ベースが各用途のために発展した。デー
タ・ベースのこの多くの発展の結果、過度の記憶装置要
求及び余分なデータ記憶が生じるという問題が起こり、
そしてそれはある個所では正しく、かつ別の個所では不
正確に異る時間に更新される余分なデータを有すること
により、その問題をさらに悪化させる。システムの多く
のデータ・ベースを一つのデータ・ベースに集積するこ
とにより、これらの問題を解決する処置がなされた。ハ
ネウエル・ィンテグレーテッド・データ・ストア（ｍＳ
）はこれらの問題を緩和するために設計されたシステム
の一例であった。このｍＳは、例えばこの発明の制御シ
ステムによるデータベースの関連データの読みこみ書き
出しのため内部監査手順及び給与計算手順に使用するこ
とのできる一つの中央デー夕べ−スから成る。この中央
集積データ・ベースにおいて、いくつかの機能的要求に
共通な情報を記述する単一の記録がある。例えば、在庫
管理及び内部監査では倉庫内の任意の部品の数を読みこ
み書き出すであろう。集積データベースを用いる効果的
な技術は常に改善されるソフトウェア技術によって発展
した。 このセットの概念は記録間の関係を基礎にして築鏡デー
タ・ベースの記録を読みこみ書き出す技術である。典形
的関係は例えば製造部門のような特別の部門の全従業員
である。製造部門はオーナー記録と呼ばれるものによっ
て記述され、かつその部門の従業員はメンバー記録と呼
ばれるものによって記述される。その部門のメンバーの
ような関係を記述するセットはそのときオーナー記録を
通して読みこみ書き出され、そしてそれはソフトウェア
によって全てのメンバー記録を得、このように例えばこ
の部門の全ての従業員をプリントする。この段階の開発
において、ＩＤＳは上述した真のデータ問題のいくつか
、すなわち異るデータ・ベースの冗長データ及び最新の
多重記録複写問題を解決した。 この問題は単一の記録によって解決され、それ故それは
データ記録装置サイズを減少させ、かつ単一データ複写
を可能にした。データ・ベースを用いるときの別の問題
は依然として実行領域に残る。このセットの概念は計算
機を利用する新しい技術を表わし、これらの新しい技術
を助ける現在の中央プロセッサに存在する特殊ハードウ
ェア命令はなかった。結果として、このセットの第１の
メンバーを見つけるようなセットの動作が、加算、ロー
ド、ストア等の一連の標準機械命令を通してソフトウェ
アで実施される。この結果は、むしろ簡単なセット及び
他のセットの動作のために命令実行が長くなった。必要
なのは、命令実行時間及び他のシステム実行パラメー外
こ関して、セットの動作及び効率的なデータ・ベース・
システムを用いる集積データ技術ですでに解決されたよ
うな伝統的データ問題を解決したデータ・ベース・シス
テムであった。 この特殊ハードウェア／ファームウェア支持命令を達成
するために、このセットの動作が加わることが必要だっ
た。たとえば、データ・ベース・ページの次の有効記録
を見つけるための一つの命令は伝統的機械において同じ
動作を実行するのに要求される一連の１０〜２の票準機
械命令よりもずっと少し・時間で実行される。発明の目
的 この発明の主要な目的は改良された汎用のディジタル計
算機を提供することである。 この発明の別の目的は改良されたデータ・ベース管理動
作を有する改良された汎用のディジタル計算機を提供す
ることである。 この発明のさらに別の目的はセグメント化、ページ化バ
ーチュアルメモリ内に構成された、複数のセットから成
るデータ・ベース領域で特定のタイプの記録を要求する
記録記述子がそのようなタイプの記録と関連させられて
いるかどうかをテストするためのハードウェア／ファー
ムウェア命令を提供することである。 この発明のさらに別の目的はユーザの命令及びオペレー
ティング・システム・プログラムを減らすことである。 発明の要約先の目的は、記録記述子と記録の「記録タイ
プフィールド」を両方ともメモリから取り出し、記述子
の「記録タイプフィールド」と前記記録の「記録タイプ
フィールド」とを比較する装置と、その動作を指示する
ファームウェア命令によって達成される。 １概論 Ａ 開示の範囲及び編制 大規模計算機にロードされていないデータ・ベース命令
に使用される環境は必然的に複雑になり、かつ典形的に
はハネウエル・シリーズ６頂計算機に見られる。 さらに、この発明の教えの完全な理解は、このような装
置が存在する環境を読者が熟知しているときにのみ得ら
れる。このため、この発明の原理が有利に利用される型
式の典形的大規模データ処理システムの一般的構成を少
くとも簡単に調査することが望ましい。また、この発明
の基本的干概念をまず確立し、理解することが望ましい
。データ・ベース・セットのキ既念は、計算機歴史の大
部分で、主としてプログラミングにおいて共通に使用さ
れてきたいくつかの技術（テーブル、リスト、チエイン
、リング、フアイル、フイールドアレイ）を統合する。
（この概念はデータ機成セットがその名前とその特性の
多くを得る一般的数学的セット概念の限定である。この
開示において「“セット”という用語は常にデータ構成
内で使用され、数学的な意味ではない）。多くのシステ
ムはこのセットの概念を支持するがしかしソフトウエア
においてのみである。 データベース管理領域で、ハネウエル・インテグレーテ
ツド・データ・ストア（ＩＤＳ）システムはこのセット
の概念を始めて広く使用して、複雑な製造及び銀行業務
問題を処理した。ＩＤＳはチェィン（リング）型のセッ
トのインプレメンテーションを使用する。これらの基本
的概念はハードウェアノフアームウェアで実施され、か
つ現存する機械内に組み合わされて新しい、改良された
ディジタル計算機を提供する。セットは、自然界対象物
を近似するデータ構成を築き、かつ記憶する必要のある
３つの補足的概念（記録、フィールド、セット）の一つ
である。 もし自然界が、存在する実体、それらを説明する特質、
及びそれらに関連する関係に関して考えられるならば、
そのとき等価な情報システム概念はそれぞれ記録、フィ
ールド、及びセットである。学校環境から取られた簡単
な例において、実体は先生と子供である。先生の特質の
いくつかは“名前”、“学年”、及び“教室”である。
子供の特質のいくつかは“名前”、“年令”、“父兄の
名前”である。先生と子供の間に関係が存在する。この
自然界環境の情報システム・モデルにおいて、２つの類
の記録（一方は先生のため、もう一方は子供のため）が
生じるであろう。各先生の記録において、先生の名前を
記録するフィールド、学年のための別のフィールド、教
室番号のための別のフィールドがある。各子供の記録は
子供の名前のためのファイル、彼の年令のための別のフ
ァイル、及び彼の父兄の名前の別のファイルを有する。
情報システムはセット概念を実行するように選択された
いくつかの方法のうちのひとつで先生の記録に子供の記
録を結びつけることができる。これらは、彼らの先生の
記録がファイルに配列されたのち全ての子供の記録を物
理的に置くことによってなされる。これはテーブルもし
くは記録アレイと呼ばれる。この実施例はセット概念の
チェィン（リング）インプレメンテーション技術を組み
合わせる。この形式において、オーナー記録は第一のメ
ンバー記録へのポィン夕を含む。次に、各メンバー記録
は次のメンバー記録へのポィンタを含む、この組の最後
のメンバー記録はオーナー記録にもどるポィンタを含む
。以前の記録のアドレスを保持する追加のポィンタフィ
ールド及び多分メンバー記録のためのオーナー記録への
ポィンタを有するオーナーと全てのメンバー記録あるい
はオーナー記録を供給する変形が許される。このように
説明されたデータ構成のセットの概念は数学的セット概
念の精製である。 すなわちデータ構成セットにおいてセット定義は“オー
ナー”ロールの例に具体化される。セット１メンバーは
“メンバー”ロールの例に具体化される。記録は同時に
異なるセットのオーナー及びメンバーのような多くのロ
ールを有する。この特性により実世界の複雑さを・模す
る複雑な構成が形成され、処理される。数学的セット概
念のこの精製において、オーナーからメンバーにあるい
は任意のメンバーからオーナーに可逆的に進み、セット
定義を再確立することができる。データ構成セットにと
つて、セット定義はオーナー記録内のあるフィールドの
値に通常基いており、他方このセットのメンバーは潜在
メンバー記録内の等価なフィールドの匹敵値により計算
機内に再確立される。 この匹敵データを保持するメンバー記録からこのフィー
ルドを除くことにより、かつ再組み立てのためにオーナ
ー記録に依存して、この現象はいよいよ有利に利用され
る。上述の学校の例において、先生は、先生／子供セッ
トの“オーナー”の役割を有する。この例を拡張するた
めに、我々は、大部分の学校において先生と子供の関係
は、子供が異なる学科のために異なる先生につくとき単
純な関係ではなく（１；ｎ）、むしろ複雑な関係（ｍ：
ｚ）であるということを認める。先生、子供の複雑な関
係は新しい関係の実体、生徒、及び二つの単純な関係、
すなわち先生：生徒と子供：生徒に変換される。先生は
クラスの生徒として多くの子供を持ち、かつ生徒として
、子供は多くの先生を持つ。新しい“生徒”実体は、一
つの関係の実体を説明しかつ別のものと区別するのに役
立つ特質“学科”と“時間”を有する。子供はいくつか
の学科に対して同じ先生を持つ。データ構成セット概念
は四つの基本的特性を持つ。１ １セットはオーナーロ
ールに１つ「ただ１つ、そして常に１つの記録を持つ。 ２ １セットはメンバーロールにゼロ、１あるいはそれ
以上の記録を持ち、かつその数は時間と共に変化する。 ３ 任意の記録は同時にゼロ、１、あるいはそれ以上の
セットのオーナーである。４ 任意の記録は同時にゼロ
、１、あるいはそれ以上のセットのメンバーであり、こ
のように同時にいくつかのオーナー記録によって所持さ
れる。 各記録は特別のセットのメンバーとして１回だけ現われ
る。メンバーロールはオーナー。ールと抵触しない。“
次の”と“以前の’’の概念は記憶プログラム計算機で
解く問題に基づく手続上のアルゴリズムにとって重要な
概念である。 一時に１つの記録を処理する手続上の限界に加えて、も
しセット内のメンバー記録が前もって定義されたデータ
値の規則正しい順序もしくは時間挿入の規則正しい順序
でそれに伝えることができるならば、アルゴリズムは重
要な簡単にされた影響がある。ＦＩＦ○（先入れ先出し
）、あるいはＬＩＦ０（後入れ先出し）。‘‘最初”と
“最後”の概念はデータフルゴリズムの反複命令実行を
開始しかつ停止させるのに重要である。このようにセッ
ト内のメンバーの順序はセットの合理的処理に欠くこと
ができない。ファイル内のセットに記録を組み合わせる
ことの主要な目的は、自然界関係を模することと、ある
特別の関係を表わすファイル内の選択された記録を読み
こみ書き出すのを助けることである。セット・アクセス
・メソッドが表１に載せられている。表１ アクセス・メンツド ダイレクト・アクセス・メソッド −記録を回収 データキー・アクセス・メソッド −記録を回収 セット・オーナー・アクセス・メソッド −記録を回収 セット・メンバー・アクセス・メソッド くり返し使用、すなわちセットの各メンバーを回収ファ
イル逐次アクセス・メソッドくり返し使用、すなわちフ
ァイル内の各記録を回収最初の４つのアクセス・メソッ
ドはトランザクＺション及びインクワィアリ処理におい
て主として使用され、そして特別の実体、関連した君主
の実体の記録された状態を決定し、あるいはそれらの記
録された状態を更新する必要がある。 ファイル逐次アクセス・メソッドは主として周期的にバ
ッチＺファイルを更新するため、そして報告をもたらす
ために使用される。必要な場合、５つの全てのメンツ日
こよって同じ記録を呼び出すことは可能である。同様に
、特別の結果を達成するためにこれらのアクセス・メソ
ッドを組み合わせて使用する２ことが可能である。上述
の例によると、先生の記録はデータキー・アクセス・メ
ンツド‘こよって回収し、かつ生徒の全ての記録はセッ
ト・メンバー・アクセス・メソッドによって回収できる
。 各生徒の記録に対して、子供の記録はセット・オーナー
・アクセス・メンツド‘こよって回収される。次に、回
収は子供の記録に対してデータ・キー・アクセスによっ
て開始され、それから子供の全ての記録、そして先生の
記録を呼び出す。セットから得られる基本的回収機会は
下の表ロで与えられる。表Ｕ 回収機会 決定 与えられるもの アクセス・メソッド オーナー セット 第１のメンバーもしくは
からのセット通知 ・ オーナ− セット 裏な奪≦由じ千寿ｒ通知オー
ナー セット・メンバー 最後のメンバーもしくは
からのセット通、知 任意のメン／」セット心／し鰭後も槌亀 任意のメンバー セット・メシし 以前のメンバーも
しくは第１のセット通知 任意のメンバー セット・ォーナ− セットのオーナ
ーセットに適用する基本的オペレーションのひと組があ
る。 これらはよく知られている記録及びフィールドの基本的
オペレーションに補足的なものである。セットの基本的
オペレーションの収集及び記録とフィールドの補足基本
的オペレーションは、ユーザーが、彼の従事しているデ
ータを呼び出し、変化させ、移動させ、削除等を行うハ
ードウェアノフアームウェアのプリミティブを有する処
理装置として知られているものを構成する。このプリミ
ティブ（すなわちハードウエア／ファームウェア命令）
は、フィールド（すなわちデータ項目）、記録、セット
、及び手順論理制御に関するオペレーションに細分化す
ることができる。ハードウェア／フア−ムウェア命令の
次の群はフィールド内のデータを処理する。オペレーシ
ョンを実行するために必要なフィールド記述情報（例え
ばサイズ、位置、記録状態）はそのオペレーションと関
連したデータ記述装置の役割として記憶される。この群
に含まれるオペレーションは、例えば桁送り、比較、寄
せ集め、加算、減算、乗算、及び除算である。ハードウ
ェアノフアームウェア命令の次の群はデータのダイレク
トアクセスと直列アクセスの両方の処理をする。 これらはデータ記録、その次の回収、変形、テスト、破
壊をする。記録ファームウェア／ハードウェア命令は記
録をつくり、記録を破壊し、直後記録を見つけ、直列記
録を見つけ、記録タイプをテストすることである。セッ
ト・ハードウェア／ファームウェア命令の次の群は普通
のデータ処理の本質及び高等データタベース及び通信情
報管理システムのビルディングブロックをなす。 それらはセットの創造呼び出し、処理及びテストする。
ハードウェア／ファームウェア命令は記録を挿入し、記
録を取り除き、関連した記録を見つけ、（１番を見つけ
、最後を０見つけ、次を見つけ、以前を見つけ、１番目
を見つけ）、オーナー記録を見つけ、からのセットをテ
ストし、挿入されたメンバーをテストし、オーナー記録
を開始し、メンバー記録を開始することである。次の群
のベースレジスタハードウェアノフア−ムゥェア命令は
データベースアクセスに関する現在のプロセス状態を決
定しかつ変化させる。 ハードウェア命令はベースレジスタの記憶を取り除き、
ベースレジスタとべ‐スレジスタに記憶させる前述の“
見つけ”命令を取り消すことである。適用データベース
の記録を組織しかつ呼び出すのに使用されると共に、セ
ットはまた非常に多様なシステムソフトウェア領域で使
用される。システムソフトウェア領域のリストは下記に
図表化され、いくつかの使用法がセット概念領域にそれ
ぞれ列挙される。このリストは明白な使用法を例示する
が完全なものではない。１ データベースシステム ａ インデックス構成（逐次インデックスとランダムイ
ンデックス）ｂ データ記述構成 ｃ 共有アクセス制御リスト ｄ プロセス応答度構成 ２ フアイルシステム ａ カタログ構成 ｂ アクセス権制御 ３ メッセージ・システム ａ 郵便箱インデックス構成 ｂ 待ち行列・メッセージ Ｃ マルチェレメントメツセージ呼び出し４ プログラ
ムシステム ａ 制御プログラム・ライブラリー ｂ テキスト編集 ｃ プログラム制御構成 ｄ 記号参照と記号定義の結合構成 ｅ 編成翻訳のための中間プログラム形状５ オペレー
ティング・システム ａ ジョブの待ち行列 ｂ リソース・アロケーシヨン’テーフルｃ デッドリ
、ヱンブレィス検出 ｄ イベントを待つプロセスの待ち行列（１／○完成、
タイマー）ｅ 発信待ち合わせ １ 一般的吟味 この発明は典型的にはオペレーティングシステムによっ
て統合され、後述されるハードウェアシステム環境にお
いて動作する。 第１図を参照すると、サブシステムは、プロセス・サプ
システム１０１、記憶サブシステム１０２、及び１以上
３２までの周辺サブシステム１０３である。プロセッサ
・サブシステムは中央処理ユニット（ＣＰＵ）１０４、
と４つまでの入力／出力制御ユニット（ＩＯＣ）１０５
である。各周辺サブシステムは周辺制御ユニット（ＰＣ
Ｕ）１０６、多数の装置アダプタ（ＤＡ）１０７、及び
２５６までの周辺１／０装置１０８から成る。記憶サブ
システム１０２は、それぞれ３２〜５１２キロバイトの
１〜４つの半導体メモリモジュールから成る。プロセッ
サノサブシステム１０１において、ＣＰＵはこのシステ
ムの基本処理オペレーションを実行し、メモリ１０２と
のインターフェイスを示す。 ＩＯＣＩ０５は記憶サブシステム１０２と周辺装置１０
６との間の全ての情報交換を制御する。Ａ 中央処理ユ
ニット ＣＰＵは、主メモリ・シンクロナイザ１０９、バッファ
ストア１１０、計算ユニット１１１を機成する種々の素
子、及び選択ェミュレータ１１２を含む。 主メモリ・シンクロナイザ１０９は、計算ユニット１１
１、バッファ・ストア１１０、及びのＣＩＯ９の間で主
メモリを使用するための衝突を解決する。衝突は優先権
を基本にして解決される。すなわちＩＯＣは最高の優先
権を持ち、次に（計算ユニットからの）メモリ書き込み
、それから（バッファ・ユニットへの）メモリ読み出し
と続く。 主ＣＰＵはまた王〆モリアドレス指定を制御するアドレ
ス制御ユニットＡＣＵ１３１と、主メモリの最も最近使
用されたアドレスを記憶するために使用される連想メモ
リＡＳ１３２を含む。バッファ・ストア１１０は、主メ
モリの選択された領域を再生し、かつ計算ユニット１１
１とのインターフェイスを形成して平均〆モリ呼出時間
を減少させる４・ごな高速バッファ・メモリである。各
メモリ読み出しの間、バッファ・ストアと主メモリが呼
び出される。命令取り出しされる情報がすでにバッファ
・ストアにあるならば、王〆モリ読み出し‘ま終わり、
情報はバッファ・ストアから命令取り出しされる。さも
なければ、主メモリ１０２が読み出される。これがなさ
れる毎に、ＣＰＵは必要な情報を含む３２バイトを取り
出す。この情報は本来のメモリ・レフアレンスのために
バツフア・ストア内に残る。 バッファ・ストアはソフトウェアに対して透明であるの
で、任意の瞬間に計算機を制御するプログラムは、それ
が処理する情報が、バッファ・ストアあるいは主メモリ
のどちらから命令取り出しされたかを決定することがで
きない。計算ユニット１１１はＣＰＵ内の全てのデータ
処理及びアドレス発生をなす。 計算ユニット内の典形的制御ストア１３０（Ｐｒｅｎｔ
ｉｃｅＨａｌｌ、Ｉｎｃ．のＳａｍｉｒＳ．Ｈｕｓｓｏ
ｎによる名称がＭｉｃｒｏｐｒｏｇｒａｍｉｎｇである
本のＰｒｉｎｃｉｐｌｅｓａｎｄＰｒａｃｔｉｃｅｓを
参照のこと）はこのシステムを開始させ、ＣＰＵＩ０４
とＩＯＣＩ０５を制御し、命令セットを解読するファー
ムウェアを含む。制御ストアは選択的に科学命令、テス
トルーチン、エミユレータ・パッケージ、あるいはプロ
セッサ・サブシステムの能力を伸ばす特殊目的の特徴を
形成する。選択的に、ＣＰＵはこのシステム以外のシス
テムのエミュレーションを形成する。 ェミユレータ１１２はフアームウエア、ソフトウェア、
及びある場合にはハードウェアの構成要素である。Ｂ
入力−出力制御ユニット プロセッサ・サブシステムのＩＯＣＩ０５部分は任意の
周辺サブシステム１０３と記憶サブシステム１０２の間
にデータ通路を形成する。 この通路は周辺指令制御装置を開始させ、データ伝達を
生じさせる。 ＩＯＣは奥形的に３２までのチャンネル制御ユニット（
図示されず）を処理する。Ｃ 周辺サブシステム 第１図の周辺サブシステム１０３におい て、ＰＣＵＩ０６は、１／０オペレーションの間１／０
装置１０８を制御することによりＣＰＵＩ０４のロード
を救援する独立マイクロプログラミング・プロセッサで
ある。 ＰＣＵはこれをチャンネルプログラムに含まれる実行命
令によってなされる。 このプログラムはＰＣＵで実行される代数、論理、伝達
、桁送り、及び分岐オペレーションを生じる。 各制御装置の種類に従っていくつかの種類のＰＣＵがあ
る。すなわちユニット記録、集中（ディスク）記憶装置
、磁気テープ、通信等である。装置アダプタ１０７は各
ＰＣＵとそれを制御する装置の間で伝達の媒介をする。 各々は特別の型式の装置との通信を実施するのに必要な
ファームウェア及び論理装置を含む。この型式に従って
、ＤＡＩ０７は１〜数個の装置を制御する。周辺サブシ
ステム１０３によってなされる主要な機能は次の様であ
る。 Ｉ ＣＰＵ命令を一連の周辺装置に変換する。 ２ ＣＰＵもしくは適切な周辺装置によって必要とされ
る形にデータをパックし、かつアンパツクする。 ３ サブシステム及びその制御のもとにある装置の状態
をＣＰＵ‘こ通知したままに保持する。 ４ エラー及び回復手順を独立して開始し、かつ処理す
る。 ５ 関連周辺プロセッサの装置共有能力を乱すことなく
、装置のオンライン診断を可能にする。 ＰＣＵはそれに取り付けられた装置間の主メモリの衝突
を解決するが、ＩＯＣはＰＣＵ間の衝突を解決する。 ○ 記憶サブシステム 各メモリ・モジュール１−４は４あるいは８バイトの中
である。 モジュール数、それらのサイズ、及びデータ通路中は計
算機の大きさに従って変化する。メモリ・モジュールは
、４つのモジュールが順次呼び出されるように４重にイ
ンターリーブされる（モジュール１は第１の８バイトを
含み、モジュール２は第２の８バイトを含む等である）
。 このインターリーブは主メモリを呼び出すときの衝突数
を減らし、それによって平均〆モリ呼出時間を減らす。
メモリは故障の場合に再配列することができる。すなわ
ちモジュール内のメモリ・ブロックは隣接アドレッシン
グを壊すことなく除去される。主メモリ１０２は、酸化
金属半導体 （ＭＯＳ）チップの形をした容量記憶媒体から成る。 この媒体は情報を維持するため、リフレツシュすること
を原則にして動作する。各メモリ位置は奥形的には、少
くとも２ミリ秒毎に１回りフレッシュされ、すなわちリ
フレツシュタィミングとメモリ呼び出しの闇にほとんど
衝突は生じないように設計される（衝突の場合に、リフ
レッシュすることが優先する）。主メモリで始まる領域
はハードウェアとファームウェアのために指定されてい
る。 この領域の上限は、システムソフトウェアに明らかな境
界アドレスレジスタ（後述されるＢＡＲ）の内容によっ
て限定される。 ＢＡＲ内容はシステム開始時間に設定される。ＢＡＲ内
に指定されたアドレス以下のメモリ領域は、周辺サブシ
ステムの構成を限定するＩＯＣテーフル、ＣＰＵを制御
するファームウエア、あるいはエミュレーション用のマ
イクロプログラムとテーブルを含むことができる。 ＢＡＲ内に指定されたアドレス以下の領域のサイズはシ
ステム構成に左右される。マイクロプログラムが主メモ
川こあるか、あるいは制御ストアにあるかどうかはシス
テム構成及びシステムの応用動作に左右される。２ 基
本的機械構成 このハードウェアで利用される奥形的には３つの基本デ
ータ構成がある。 すなわちデータ・フオーマットソフトウェア可視レジス
タ、及び命令フオーマツトである。Ａ データ・フオー
マツト 情報は８並列ビットの倍数でＣＰＵとメモリ間で伝達さ
れる。 情報の各８ビットユニットはバイトと呼ばれる。パリテ
ィあるいはエラー訂正データがまたデータと共に伝達さ
れるが、ソフトウェアには影響されない。それ故、この
明細書において、データという用語はそれに関連したパ
リティあるいはエラー訂正データを除外する。Ｂバイト バイト内のビットは左から右に０〜７の番号がつけられ
る。 バイトは別々に、あるいはグループで処理される。２バ
イトは半語を、４バイトは１語を、８バイトは２藷を、
そして１＆ゞィトは４語を構成する。 命令を含む全てのデータに基本的フオーマットがある。
Ｃ データ表示 全てのデータは２進形であるが、２進、１０進、あるい
は文字数字式に解釈される。 データビットは、１坊隼符号化２進データとして、４つ
の群で解釈される。すなわち８は文字数字式に、１６〜
Ｍは２進数学として解釈される。後者は２進概念におい
て、符号化、固定もしくは浮動小数点数として解釈され
る。２語までの隣接ビットの任意の数はまたストリング
として処理される。 文字数字式字の縦は、ＥＢＣＤＩＣで表わされる。 ＡＳＣＩＩは別の交換コードとして支持される。Ｄ ／
ゞイト・アドレス 主メモリのバイト位置はゼロで始まる連続番号がつけら
れる。 各番号はバイトのアドレスである。一群の連続バイトは
、もし群内の左のバイトのアドレスがそれぞれ２、４、
８あるいは１６の倍数であるならば、半語、１語、２語
あるいは４藷整列しているといわれる。半語、１語、２
語、あるいは４語がこのように整列しているときはいつ
でも、そのユニットはそのアドレスから命令取り出しさ
れる。主メモリーのデータの位置は、アドレス展開の間
、間接的に呼び出されるデータ記述子によって指定され
る。（発明の名称が“分解アドレス展開”でこの出願と
同じ談受人に譲渡された米国特許第３９斑０９６号を参
照のこと）Ｂ 可視レジスタ 第１図のＣＰＵＩ０４には３３のユーザ可視レジスタが
あり、その内容はＣＰＵの状態を集合的に限定する。 ４つの型式がある（第２図参照）。 １ 汎用レジスタ ２ ベースレジスタ ３ 科学レジスタ（選択的） ４ 種々雑多なしジスタ Ｆ 汎用レジスタ 第２図の汎用レジス夕（ＧＲ）２０１は固定小勢Ｚ点２
進数及びビットストリングを処理するために使用される
。 ＣＰＵＩ０４には、１６の３２ビットの汎用レジスタＧ
ＲＯ〜ＧＲ１５がある。汎用レジスタＧＲ８〜ＧＲ１５
はまたインデックスレジスタとして使用することができ
る。インデックスレジスタとして使用されるとき、それ
らはここでＸＯ〜Ｘ７と呼ばれる。すなわちインデック
スレジス外こ含まれる３２ビットの２つの補足整数を使
用してなされる。Ｇ ベースレジスタ ベースレジスタは命令カウンタＩＣ及びスタツクレジス
タ２０２一２０３と同じフオーマットを有する。 ベースレジス外よ〆モリ部分を限定するアドレス計算の
間に使用される。 典型的には、８つの３２ビットベースレジスタＢＲＯ〜
ＢＲ７がある。Ｈ 科学レジスタ 科学レジスタ（ＳＲ）は浮動小数点２進数によって計算
する選択装置である。 典形的には４つの８バイト科学レジスタ４がありＳＲＯ
〜ＳＲ３として参照される。科学レジスタは第２図のフ
オーマツト２０４一２０５を有する。１ 種々雑多なし
ジスタ 、５つの他のレジスタがある。 すなわち、・フオーマツト２０２−２０３を有する命令
力ウンタ・フオーマット２０７を有する状態レジスタ・
（Ｔレジスタと呼ばれる）スタツクレジスタ・構成２０
２−２０３を有する境界アドレスレジスタ・構成２０８
を有するハードウェア制御マスクレジスタ命令カウンタ
（ＩＣ）は、実施される命令のアドレスを含む３２ビッ
トのレジスタである。 状態レジスタ（ＳＴＲ）２０７は、現在実施されている
手順についての事実を記録する８ビットのレジスタであ
り、例えば最も最近のオペレーションによってアンダー
フローが生じたかどうかを記録する。Ｔレジスタとして
また知られているスタツクレジスタは、現在有効な手順
と関連したプッシュ・ダウン・スタックのトップに指示
を有する３２ビットのレジスタである。 後述されるスタックは、局部変数を保持し、かつ手順開
始を指定する機構及びワークスペースを形成し、そして
情報を戻す。 境界アドレス・レジスタ（ＢＡＲ）２０６はソフトウエ
アによって呼び出すことのできる最低主メモリアドレス
を指定する２８ビットのレジスタである。 このレジスタはシステム開始の間にロードされ、そして
ソフトウェアによってのみ読み出される。ハードウェア
制御マスクレジスタ２０８は機械条件情報を記録する８
ビットのレジスタである。Ｊ 命令フオーマツト 多かれ少かれ利用されるけれども、略２００の命令があ
る。 各命令は４つの異る長さのうちの一つであるが、常に偶
数バイトの長さである。命令は連続記憶位置に記憶され
る。最も左のバイトのアドレスは２の倍数であり、かつ
その命令のアドレスである。 命令の８つの最上位ビット（及びある場合には８〜１１
あるいは１２〜１５のビット）はオペレーションコード
を表わし、他方残りのビットは１以上のオペランドを表
わす。 オペランドはしジスタ指示子、転贋指示子、アドレス，
語（論理アドレス）、リテラル値、イメデイェイト・リ
テラル値である。オペランドの数及びその型式は命令フ
オーマットによって決まる。３ システム組織 Ａ ジョブステップ及びタスク 計算機システムによって実行されるワークは、ジョブ制
御言語を通して一連のジョブステップによって外部から
限定される。 ジョブステップは一単位のワークであり、そしてハード
ウェア手段がそれに割り当てられる。※形的には、ジョ
ブステップはいくつかのタスクから成る。タスクはユー
ザー限定ワークの最も小さい単位であり、対応なく実行
される命令の流れから成る。Ｂ プロセスタスク及びジ
ョブステップのユーザー可視棺＊念はプロセス及びプロ
セス群によってそれぞれハードウェア内に表示される。 プロセスは、ＣＰＵによって同期して実行される規則正
しい順序の命令として定義される（すなわち、いくつか
のプロセスは有効な、共有手段であるが、実際上一つの
プロセスのみが任意の瞬間に動作する。プロセス群は一
つのジョブステップを実行するのに必要な関連した一組
のプロセスである。Ｃ プロセス制御ブロック及びシス
テムベースプロセスはその実行の間、種々の点でＣＰＵ
制御を停止するため、主メモリの記憶領域はＣＰＵ状態
を保持するプロセスに利用される。 この状態情報は、プロセスがＣＰＵの制御を再び始める
前にＣＰＵを前もって調整するために利用される。プロ
セスに割り当てられた記憶領域はプロセス制御ブロック
（ＰＣＢ）４００と呼ばれ、第４図に示されている。 ＰＣＢに含まれるデー夕は、プロセスに割り当てられた
メモリ領域のアドレス（アドレス・スペース）、全ての
関連レジスタの内容、及びプロセスの状態を含んでいる
。このように、ＰＣＢは、いかなる情報損もなくプロセ
スを開始、あるいは再開するのに必要な情報の一時的記
憶領域として役立つ。各ＰＣＢはハードウェアに対して
透明であり、そしてシステム開始中に開発され、システ
ムオペレーション中に変形される一組のハードウェアテ
ーブルを通して、オペレーティングシステムによってア
ドレス指定される。（第５図）。システム・ベースとし
て参照される絶対的主メモリ領域である（第５図及び第
６図）。 この領域はファームウェアによって開発され、かつ読み
出すことができるが書きこむことのできないベース・ア
ドレス・レジスタ（ＢＡＲ）５０１を通して呼び出され
る。 システム・ベース５０２は、現在動作しているプロセス
のジョブステップ数とプロセスステップ数（Ｊ．Ｐ）を
含む多数のシステム特質を含む。このシステム・ベース
の別の特質はＪテーブル５０３として知られたハードウ
ェア限定データ構成への指示である。このテーブルは現
在のこのシステムの各ジョブステップのエントリーを含
む。Ｊテーブル５０３の各ェントリは、またハードウェ
ア限定データ構成である関連Ｐテーブルを指示する。こ
のテーブルはプロセス群を限定し、かつプロセス群の各
プロセスのェントリを含む。各ＰテープルェントリはＰ
ＣＢ４００を指示する。第５図を参照する。 計算ユニット１１１（第２図）の算術部分５０６を通し
てＪ番号により指示されたＪテーブルポインタ５０５は
、Ｊテーフルェントリ５０３を呼び出す。 このェントリは、計算ユニット５０６を通してＰ番号に
より指示されるときＰテーフルェントリ５０４を呼び出
すＰテーブルポインタを含む。このＰテーブルエントリ
ーは現在動作しているプロセスのＰＣＢへのポインタ５
０７を含む。このように、オペレーティングシステムは
ＢＡＲ５０１の内容を使用して有効ＰＣＢを呼び出すこ
とができ、かつそれに関連した（Ｊ．Ｐ）論理名称を与
えられた別のＰＣＢを呼び出すことができる。Ｄ 記憶
セグメンテーション ここに記述されたようなマルチプロセス環境には任意の
時間にメモリ内に多くのプロセスがある。 このようなプロセスはメモリアロケーション問題を生じ
るメモリのサイズと要求を変化させる。ここに記述され
たハードウエアはオベレーテイングシステム（ここでは
図示されず）と共同してメモリスペースを動的に割り当
てることによりこの問題を解決する。ランダム性質のメ
モリ要求により、メモリは可変サイズセグメントに割り
当てられ、そのメモリアロケーションはプロセス動作時
間の間再構成される。このようにプロセスは多数の非隣
接メモリセグメントを割り当てられる。このメモリアロ
ケーション方法はセグメンテーションと呼ばれる。セグ
メンテーションは、プロセスの一部あるいは全部が再配
置するときはいつでも変化するメモリアドレスにおいて
付加的問題を生じる。 この問題を軽減するためにここに記述されたようなシス
テムはプロセスによって使用されたアドレスが絶対的主
メモリアドレスよりも論理的である技術を礎給する。こ
のような論理アドレスは絶対アドレスを開発するのに使
用される。セグメンテーションにより、セグメント記述
子を通してそれ自身のあるいは関連ししたメモリセグメ
ントを各プロセスは呼び出す。 セグメント記述子を呼び出すことによってプロセスはセ
グメントのアドレスを得ることができる。セグメント記
述子は王〆モリに含まれ、オペレーティングシステムに
よって維持される。各プロセスは２０６８までのメモリ
セグメントを呼び出す。 通常、これはプロセスにつき同数のセグメント記述子を
要求する。しかしながらセグメントが分割されてから後
では、オベレーテイングシステムはセグメント記述子を
セグメントテーブルに分類する。 この分類方法は１プロセス（タスク）、１プロセス群（
ジョブ・ステップ）、あるいは全体的（システム中）に
より呼びだし能力に基づいている。各プロセスはそれに
関連する１５セグメントテーブルまで所有する。この技
術はセグメントテーブルを通してプロセスにより呼び出
されることのできる各セグメントのためのただ１つのセ
グメント記述子を必要とする。このように、セグメント
記述子のため必要とされたメモリスペースは減少させら
れる。 再配置中に更新されるメモリは縮少され、いくつかのプ
ログラム保護がなされる。 （プログラム保護のための主機機はリング・システムで
ある。発明の名称が“マルチプログラム、マルチプロセ
ッサー、コンピューターシステムの情報保護”であって
この発明と同じ譲り受けた人に譲渡された米国特許出願
第５２８９５３号を参照のこと。）プロセスはどのセグ
メントが呼び出されるかを決定することができなければ
ならない。 従って、このシステムは２セグメントテーブル語アレイ
（ＳＴＷＡ）を有するプロセスを形成する。これらのア
レイは、プロセスに呼び出すことのできる全てのセグメ
ントテーブルのアドレスを含む。２つのセグメントサイ
ズ、大きいのと小さいのがあるので、プロセス毎に２つ
のセグメントテーブル語アレイがある。 大きなセグメントは最大サイズ汐２バイトを有する一方
、小さなセグメントは最大サイズ〆６バイトを有する。
全てのセグメントはその最大にまで１０ゞィトづつ増進
してサイズを変える。システムは奥形的には２８までの
大きなセグメント２０４０までの小さなセグメントを収
容する。セグメントテーブル語アレイはオペレーティン
グシステムによって再配置され、それ故プロセスは関連
したＳＴＷＡの絶対アドレスを知らなければならない。 任意のプロセスのＰＣＢは、第４図のアドレス、スペー
ス語ＡＳＷＯ−１として知られているこの情報を含む２
語を含む。 各語はセグメントテーブル語アレイＳＴＷＡを指示する
。オペレーティングシステムは、関連ＳＴＷＡが再配置
されるときはいつでもＡＳＷの内容を更新する。指示チ
ェィンを下方に動かせ、セグメント記述子を解読するこ
とがファームウエアの機能であり、このようにいったん
開始されると、オペレーティング・システムに対してさ
え明らかでない。セグメンテーションはプロセスのため
に利用できるような２億バイト以上のアドレス・スペー
スを限定する。 この数は主メモリの容量を越える。それ故、２次記憶装
置（磁気ディスクあるいはドラム）が主メモリと共に使
用される。オペレーティングシステムは、このシステム
が真に利用できる以上に大きな主メモリを有するという
錯覚を生じる。この概念はバーチュアル・メモリと呼ば
れる。任意のときに、限定されるセグメントは物理的に
主メモリ内にあってもよいし、なくてもよい。 セグメント記述子の内容は、関連したセグメントが主メ
モリ内にあるかどうかを指示する。ハードウェアは、主
メモリ内にないセグメントを呼び出す試みをプロセスに
よって検出し、かつオペレーティングシステムに通知す
る。オペレーティングシステムにより、必要なセグメン
トは２次記憶装置から主メモリ内にロードさせる。それ
から、オペレーティングシステムは、セグメントの絶対
アドレスが見つけられる場所であるセグメント記述子内
にセグメントのメモリアドレスを位置させる。このオペ
レーションはこのプロセスに明白でなく、そしてセグメ
ントが主メモリ内になかったか、あるいはそれが主メモ
リ内に再配置されなければならないということに気づい
ていない。（メモリ・セグメンテーションに対しては、
発明の名称が“区分アドレス開発”である米国特許第３
攻略０９６号を参照のこと）ここで説明した計算機シス
テムは、プロセスが互いに干渉し、あるいは互いのアド
レススペースが独断的な方法で共有するのを妨げること
により、データ及び手順保護を形成する。 この保護は、メモリセグメンテーションを通して呼び出
し能力を制限することにより、かつリングシステムによ
って達成される。 セグメント・テーブルはこのシステムの 種々のプロセスのアドレス・スペースを分離する。 プロセスは常に実行中にセグメント・アドレスを使用す
る。セグメント・アドレスは、このセグメント内のセグ
メント数及び関連アドレスから成るぐセグメント・アド
レス開発”の上述の出願を参照のこと）。 ハードウェアは、プロセスによって使用されるアドレス
が、このプロセスに割り当てられたアドレス・スペース
の一部であるということをチェックする。もしこのアド
レスが前述のアドレス・スペースの外側にあるならば、
例外が生じる。ハードウェアは参照プロセスのセグメン
トテーブルを使用するので、別のプロセスのアドレスス
ペース内のデータを照会することができない。このよう
に、昇りのプロセス群に属する実体を、プロセスもしく
はプロセス群が照会する可能性はない。一般的に、この
システムのアドレス・スペースの重複は、全てのプロセ
スに共有されるセグメントに生じる。 これらの公知のセグメントは、アドレス衝突しないよう
にチェックするシステム・プログラムによって生じる。
このように、セグメンテーションは、ユーザープログラ
ムを互いに対して保護し、かつオペレーティング・シス
テムをユーザープログラムに対して保護する。いくつか
のプロセスによって共有されるセグメントは、これらの
プロセスの一つによる謀使用からは保護されない。 この問題を解くために、リングシステムが利用され、そ
れによって手順及びデータセグメントは４段階休系にグ
ループ化される。４つのりング種類は０〜３の番号がつ
けられる。 各リングはシステム特権レベルを、最大の特権をレベル
０で（最も内側のりング）、そして最小の特権をレベル
３で（最も外側のリング）表わす。このシステムの各手
順はそれに割り当てられた最小及び最大実行リング番号
を有し、かつそれはこの手順を呼ぶものを指定する。手
順は、他の手順を呼ぶことができ、かつそれらにパラメ
ータを通すことができるサブルーチンである。リングシ
ステムの一般的役割は次の様である。 １ 内側リング内の手順は外側リング内のデータを自由
に呼び出す。 逆に、外側リングの手順は内側リング内のデータを呼び
出すことができない。 ２ 外側リングの手順は内側リングの手順に分岐するこ
とができるが、逆は不可能である。 ３ データを含む各セグメントは２リング値を、一方は
読み出し（ＲＤ）のために、かつもう一方は書き込み（
ＷＲ）のために割り当てられる。 これらのリング値は最大リング値を指定し、かつ読み出
しあるいは書き込みモードのどちらかでデータを呼び出
すとき、手順は解釈実行される。 手順命令が実行される毎に、この手順のりング番号（効
果的アドレスリング、ＥＡＲ）は照会データを含むセグ
メントに割り当てられたりング番号によってチェックさ
れる。 ＥＡＲは、命令カウンターのプロセス・リング番号と、
アドレツシング遍路のデータ記述子及び基本的レジスタ
の全てのりング番号の最大番号である。 データを呼び出すことはリング番号の比較に基いて認め
られＬ あるいは否認される。例えば、もしシステムテ
ーブルが最大読み出しリング値３と最大書き込みリング
１を有するセグメント内に存在するならば、そのときリ
ング３内で実行されるユーザー手順はこのテーブルを読
み出すが、しかしこのテーブルを更新しない。前もって
設計することにより、リング０と１はオペレーティング
システムのために指定され、かつリング２と３はユーザ
ーのために指定されている。 リング０‘ま全システムオペレーションに重大なこれら
のセグメントを含む。リング１は、故障が破滅的になら
ず、回復できる容量のシステムセグメントを含む。ユー
ザーはチェックアウト・プログラムのためにリング２を
、そしてデバッグプログラムのためにリング３を利用す
る。Ｆ 手順コール手順コールはここで説明されるシス
テムにおいては重要な機能である。 手順コールはある手順から別の手順に通すために使用さ
れる。 すなわち、ユーザー手順でオベレーテイＺングシステム
・サービスを用いるために、そしてオペレーティングシ
ステム内にモジュール構成を達成するために使用される
。手順コールは命令及びスタツクと呼ばれるハードウェ
ア認可実体によって達成される（第７Ａ図）。 スタツクは、最後に入り最初に出ろを基本にしてデータ
を受け取り、記憶し、そして訂正する機構である。 スタツクはスタツクセグメントと呼ばれる特別のセグメ
ント内にある。 スタツクセグメントはスタツクフレーム７０１（第７Ａ
，７８図）と呼ばれる多数の隣接部分から成り、かつそ
れは機能的に各手順に割り当てられる。第１のスタツク
フレームはセグメントのトップにロードされ、かつ次の
フレームはその後にロードされる。最後のロードされた
フレームがスタツクのトップと考えられる。Ｔレジスタ
７０２は、現在有効なプロセスのスタックのトップを定
める。事実上のＴレジスタがこのシステムの全ての他の
プロセスのＰＣ母方に存在する。第７８図のスタツクフ
レーム７０１は３つの領域から成る。 すなわち変数を記憶するワーク領域７０２、レジスタの
内容を保持する保持領域７０３、及び手順間でパラメー
タを通す通信領域７０４から成る。手順コールの前に、
ユーザーは、彼が保持することを望むレジスタを指定し
なければならず、かつ彼はコールされた手順に通される
パラメータを通信領域にロードしなければならない。コ
ールがなされるとき、ハードウェアは命令カウンタＩＣ
及びコールされた手順からの復帰を容易にするため指定
されたベース・レジス夕の内容を保持する。各手順コー
ルはスタックセグメント７０１内にスタツクフレームを
創り、かつ次にネステイングされたコールは別のフレー
ムを創る。 このようにコールされた手順の一つからの各出口がスタ
ックフレームをスタックから削除させる。このように、
規則正しい復帰を容易にするコールの履歴が維持される
。異るリング内で実行される手順の間の保護を保証する
ために、異るスタックセグメントが使用される。 プロセス毎の保護リングに相当する１スタツクセグメン
トがある。ＰＣＢは、プロセスと関連したりング０，１
，２のスタツクセグメントの開始を指示する３つのスタ
ツク基本語を含む。リング３・スタツクセグメ・ントは
内方コールによってはけつして入ることができず、それ
故、そのスタツク開始アドレスはＰＣＢには必要でない
。プロセス管理及び同期化 このシステムは、ソフトウエア、ハードウエア、及びフ
ァームウェアの組み合せを使用するオペレーティングシ
ステムにより制御されるマルチプロセス・オペレーショ
ンをなす。 ソフトウェアはシステム内にプロセスを創りかつ削除す
る一方、ハードウェアとファームウェアはＣＰＵのプロ
セスを多重化する。さらに、ソフトウェア、ハードウェ
ア、及びファームウェアの組合せによりプロセス間の同
期化をする。プロセスは常にではないが通常、関連した
ジョブ処理中に、そしてこのオペレーティングシステム
によって必要と考えられる目的のために他の時に、１／
０オペレーションの開始及び終了で開始され、そして停
止される。それ故、通信システムは、関連したプロセス
を効果的に開始させ、かつ停止させるために、そしてそ
れらの間に情報を通すために必要である。このハ−ドウ
ェアシステムは、プロセス間に通信結合を形成するため
、セマフオア（ｓｅｍａｐｈｏｒｅｓ：信号機）と呼ば
れる内部メッセージを発生する。Ａ プロセス状態プロ
セスは任意のときに４つの可能なステートのうちの一つ
である。 すなわち、動作中、準備中、待機もしくは中止中である
。 ハードウェアは４つの可能なプロセスステートを認識し
、かつプロセスデイスパツチ、ステート変化を達成する
ため、またプロセスステートに塞いたデータ構成を維持
するため種々のファームウェア手順を実行する。ＰＣＢ
はその関連したプロセスの現在ステートを限定するステ
ート・フィールドを含む。プロセスは、それがＣＰＵの
制御を有するとき動作ステートにある。 この状態はアドレススペース（セグメントテーブル）及
び開始アドレスをＣＰＵに供給することを含む。ＣＰＵ
はそのときプロセスの手順セグメントにある命令を実行
する。 現在動作中のプロセスのためのＰＣＢのプロセス名称Ｊ
テーブル語（論理アドレス）はシステムベース範囲内で
動作中のプロセス語（ＢＡＲ十６０）に保持される（表
６）。（洋：表５に表示・されたシステムベースは表６
に表示されたものと同じであるが、いくつかの詳細は省
略されている。 ）準備ステートはプロセスがＣＰＵによって認められな
いのでＣＰＵの制御を有さないことを除いて動作中ステ
ートと等しい。 準備ステートのプロセスはＣＰＵを他の準備プロセス及
び動作中プロセスと争う。信号を通してメッセージのよ
うな特別なイベントが生じるまでプロセスが続かないと
きそれは待機ステートにある。 待機プロセスはＣＰＵを争わないが要求されるイベント
を他の待機プロセスと争う。中止プロセスはソフトウェ
アによって１時止められ、後で再び始められるプロセス
である。 プロセスを止めて再び始める決定はプロセス外のもので
ある。このように中止プロセスは活動的でなくそれゆえ
イベントの発生の通知を受け取れず、またＣＰＵを利用
できない。プロセスは次のような状態（コンディション
）で中止される： ‘１｝ 終了命令を実行することによって（全ての機能
を完了した結果として）‘２１ オペレーティングシス
テムによって中止命令を実行することによって‘３｝
制御がオペレーティングシステムに伝達されることによ
って例外コンディションの発生によって Ｂ プロセス・デイス／ぐツチ ブロセスが動作中プロセスの動作によってあるステート
から他の随意的ステートに移し、もしくは他のプロセス
動作によって不随穣ステートに移す。 デイスパッチャとして知られているＣＰＵファームウェ
アはステート間のプロセスのトランザクションを制御す
る。 ディスパッチャは準備ステートあるいは待機ステートに
あるプロセスを処理するために一組の待ち合わせを使用
する。中止プロセスはソフトウェアによって制御される
。第６，８，９図を参照すれば、準備あるいは待機プロ
セスはＰＣＢとプ。 セスリンクと呼ばれる特別の待ち行列エントリーとによ
って表わされる。第９図はＧＯセグメント８０２の内容
の展開用を示し、有効プロセスの８０３ａ一８０３ｂと
８０３ｃ−８０４ｇのプロセスリンクを含み、中止プロ
セスの自由プロセスリンクの８０５ａ−８０５ｃを含む
。各プロセスリンクはプロセス名称（Ｊ．Ｐ）、プロセ
ス優先権及び待ち行列中の次のプロセスリンクへの指示
を指定する。これらは待機待ち行列８０３ａ−ｂ及び準
備待ち行列８０３ｃ‐ｇのようなさまざまなタイプの待
ち行列である。Ｇテーブルとして知られている、Ｊテー
ブルに類似しているハードウェア装置は、（第６，８図
）、一般的な（公知のシステム中）セグメント８０２−
８０２ｎへの指示を含む。 Ｇテーブル８０１の第１の素子ＧＯはデイスパッチヤ待
ち行列を含むセグメント８０２を指示する。Ｇテーブル
８０１へのＧテープル指示は第５図のシステムベース５
０２に現われる。またこのシステムにおいて、べ−スは
ＧＯセグメント８０２の準備待ち行列８０３ｃ一８０３
ｇのヘッド８０５を識別する内部プロセス待ち行列語（
ＩＰＱＷ）と呼ばれるエントリーである。このようにデ
ィスパツチャは、準備待ち行列８０３ｃ−８０３ｇを考
慮することによって全ての準備プロセスを調査すること
ができる。 現在動作中のプロセスがステートを変えるとき、ディス
パッチャは準備待ち行列のヘッドでプロセスリンクを取
り除きＰＣＢを呼び出すためにＪ、Ｐ名称を使用する。
ＰＣＢによって定められたプロセスはそのとき新しい動
作中プロセスとなる。１つ以上のプロセスが同じイベン
トで待ち受けられるので、待機中プロセス８０３ａ−８
０３ｂの待ち行列は各々のイベントに存在する。 待機中プロセスはまたＧＯセグメンにあるプロセスリン
ク８０５を通して一緒に配列される。待機待ち行列のヘ
ッドへの指示はセマフオア９０３（後で記述されるため
）にある。多数のイベントはプロセスが待機する間に存
在し、それゆえ各々が関連したセマフオア９０３と９０
４を有する多数の待機待ち行列がある。準備あるいは待
機中プロセス数は大きく変化する。 このように準備及び待機待ち行列を命ずるプロセスリン
ク数もまた変化する。この事実によりディスパッチャの
メモリ管理問題が生じる。その問題はフリー・プロセス
リンク待ち行列８０５ａ−ｃと呼ばれる他の待ち行列に
より解決される。この待ち行列は準備もしくは待機待ち
行列により使用されないセグメントＧＯ内の全てのプロ
セスリンクと結合し、そして準備もしくは待機中プロセ
スの特別な待ち行列を延ばすのに使用されることができ
る。フリー・プロセスリンク待ち行列８０５のヘッド９
０２への指示はＧＯセグメント８０２の開始近くに存在
する。Ｃ プロセス同期 プロセス同期は同じタス外こ２つのプロセスワーキング
のアクティビティを調整するよう命ぜられる。 同期は通信プロセスのアドレススペースにあるデータ構
成であるセマフオア９０３−９０４を使用して達成され
る。セマフオアはイベントの発生を知らせ、かつメッセ
ージの待ち行列を処理するために使用される。このよう
な関係のイベントは、ある他のプロセスに関○あるプロ
セスによって認められる。このイベントは非同期オペレ
ーションの完了、あるいは一手段の効力の完了である。
プロセスはイベントの発生を知らせるために２つのセマ
フオア・オペレーションを使用する。 一方のオペレーションはセマフオアに信号を送り、他方
はセマフオアから信号を検出ずるく送り動作はいまいま
Ｖオペレーションと呼ばれ、受け取り動作はＰオペレー
ションと呼ばれる）。送り動作は、データが準備中であ
るデータあるいは信号をプロセスに送らせる。セマフオ
アは、別のプロセスが信号を検出する準備中となるまで
信号を記憶する。 このように、送りプロセスは、それがデータを送ってか
らは、自由に進む。受け取りオペレーションは指定され
たセマフオアを調査し、信号を検出する。もし信号が存
在するならば、受け取りプロセスは命令を解釈実行し続
ける。しかしながら、もしセマフオアに信号がないなら
ば、受け取りプロセスは待機ステートに入る。そのとき
セマフオアは待機待ち行列の先頭の指示器として役立つ
。このプロセスは、別のプロセスがその特別のセマフオ
アに信号を送るまで、セマフオアで待ち合せる待機ステ
ートのままにされる。このように、セマフオアは、プロ
セスが信号を検出するまで信号を保持することができ、
あるいはセマフオアは、信号がそれに送られるまでプロ
セスを保持することができる。メッセージはまたプロセ
スからプロセスに通される。 メッセージは信号プラス追加情報と同じ現在もしくはそ
うでない特質を有する。 情報の一部はハードウェアによって供給され、かつ一部
はメッセージを送ったプロセスの手順によって供ｖ給さ
れる。メッセージは送りプロセスのプロセス名を伴う。
このように、多くのプロセスは送りプロセスの名前をつ
けた単一のセマフオアを通して情報を送ることができる
。メッセージ・セマフオアは、フ。 ロセスによって検出されるべく待機中のメッセージの待
ち行列を有する。信号セマフオアによって、メモリのス
ペース要求は、現存するメモリ管理問題を増加させかつ
減少させる。再び、この問題はフリー・メッセージ・リ
ンクの待ち行列によって解決される。これらのリンクは
、メッセージリンクを供給しあるいは吸収する必要があ
るとき、容易に見つけられるセグメント内の既知の場所
にある。 セマフオア及びそこで形成される待ち行列を異るプロセ
スによって共有されるので、全セマフオア構成が保護さ
れる。 これは、セマフオアを含む任意のセグメントの呼び出し
を制限するハードウェア及びソフトウェアによって達成
される。このように、セマフオアはセマフオア記述子セ
グメント内になければならず、（もしシステム通信が必
要ならば）そのいくつかはＧセグメントである。しかし
ながら、全てのＧセグメント（ＧＯ除く）はセマフオア
記述子セグメントである。各セマフオア記述子はセマフ
オアへの指示器を含む。 セマフオア・アドレスはセマフオア記述子を通して開発
され、このようにセマフオアの付加された保護を形成す
る。セマフオア・セグメントは、セグメント内のセグメ
ン番号及び相対位置を使用して論理的に、あるいはＧ、
Ｄ番号を使用して直接にアドレス指定される。Ｅ プロ
セス制御ブロック構成 第４図を参照すると、プロセス制御ブロック（ＰＣＢ）
のフオーマツトが示されている。 プロセス制御ブロック４００は主メモリの記憶領域であ
って、ＣＰＵ状態を保持するプロセスに利用される。Ｐ
ＣＢのアドレス指定は第５図に関して上述したようにな
される。ＰＣＢ指示器５０７（第５図）は第４図のメモ
リ位置０でプロセス制御ブロックＰＣＢを指示する。メ
モリ位置を下方向に進むとき、４バイトだけ増加するの
に対して、メモリ位置０から上方向に進むとき、それら
は８バイトだけ増加する。下方メモリ位置は０から正方
向であると考えられるのに対して、０から上方向の位置
は負方向と考えられる。上方位置はオプショナルであり
、かつプロセス制御ブロックに含まれてもよいし、含ま
れなくともよい。 また位置１４８〜１７６もオプショナルである。（メモ
リ位置の下の数字はプロセス制御ブロックＰＣＢの０基
準位置からの変位をバイトで指定し、かつ特許図面にお
いて普通部品を識別するために使用される参照番号と混
同すべきでないということに注意のこと）バイト１６を
含まず、バイト０から上方に開始されるとき、４つのプ
ロセス主要語ＰＭＷＯ〜ＰＭＷ３が記憶され、かつ各プ
ロセス主要語ＰＭＷは長さが４バイトである。プロセス
主要語０はバイト０〜３を占め、かつ４部分から成る。
すなわち、ケーパビリテイ・バイト、優先権バイト、ス
テート・バイト及びデコー拡張バイトＤＥＸＴである。
第１０ａ図〜第１０ｄ図を参照すると、プロセス主要語
ＰＭＷＯの詳細が示されており、さらにケーバビリテイ
・バイト１００１の詳細が第１０ｂ図に示されている。
第１０ｂ図を参照する。 第１のビット１００５は、時間アカゥント機能がこのプ
ロセスのために実行されるかどうかを示すアカウント・
モードビットである。アカウント・モードビット１００
５が２進０に設定されるとき、時間アカウント機能はこ
のプロセスのために実行されない。これに対してアカウ
ント・モード１００５が２進１に設定されるとき、時間
アカウントが実行される。科学モード・ビット１００６
は、ゼロに設定されるとき、この機械の科学レジスタの
保持が実行されず、かつ第４図のバイト１４８〜１７６
に位置した科学レジスタ保持領域はプロセス制御ブロッ
クＰＣＢには存在しない。科学モード・ビット１００６
が２進１に設定されるとき、科学オプショナル特徴が存
在し、かっこのプロセスにおいて使用され、そして科学
レジスタ保持領域は、必要なとき科学レジスタの内容を
保持するために使用される。 コード・モード・ビット１００７は、標準コード・セッ
トあるいはコンパチブル・コード・セットがこのプロセ
スによつて使用され、その位置の２進０は、標準コード
・セットが使用されているということを示すのに対して
、第３のビット位置１０７の２進１は、コンパチブル・
コード・セットが使用されているということを示す。 ケーパビリティバィトの残りのビットはゼロに設定され
る。優先権バイト１００２の詳細は第１０ｃ図に示され
ている。 第１０ｃ図を参照すると、優先権バイト１００２の最初
の４つのビット１００８が、その任意のプロセス制御ブ
ロックＰＣＢと関連したプロセスの優先権レベルを設定
するために利用される。各プロセスは、規則正しい競争
プロセスのために使用される優先権の１６レベルのうち
の一つを割り当てられる。すなわちｔａ’準備プロセス
の間の動作されるべきプロセス，を選択するため、‘ｂ
｝プロセスを待ち行列にするために使用される。優先権
は０から１５に減少し、かつ任意の優先権レベルのため
に、ＦＩＦＯ（技初に入り技初に出る）規則が適用され
る。優先権バイト１００２の次の４つのビットはゼロで
ある。第１０ｄ図を参照すると、ステート・バイト１０
０３の詳細が示されている。 ステート・バイトは、プロセス制御ブロック４００に関
連したプロセスに関して情報を供給するために利用され
る。 有効フィールドビットＡＩＯＩＯは、このプロセスが動
作するとき、２進１に設定される。中止フィールドＳＩ
ＯＩＩは、このプロセスが中止されるとき２進１に設定
される。副ステート・フィールドＳＳＩＯ１２は２ビッ
トフィールドであり、プロセスの次の劉ステートを限定
する。 すなわち‘ａ’、２進００に設定されるとき、プロセス
は不動作であり、‘け、２進０１に設定されるとき、こ
のプロセスは準備プロセスの待ち行列で待機しており（
Ｑ／ＰＲ／ＲＯＹ）、‘ｄ、２進１０に設定されるとき
、このプロセスはセマフオアの待ち行列で待機しており
（Ｑ／ＰＲ／Ｓ）、
【ｄ｝２進１１に設定されるとき、
このプロセスはプロセッサによって実行されている。中
間オペレーションフイード（ＭＯＩ）１０１３は、割込
みが生じるとき２進１に設定され、命令の実行中、すな
わちプロセスの完了前は、準備中である。拡張デコーモ
ードピットＥＸＴＤＩＯ１４は、このプロセスがこの機
械のエミュレーションモードにあるデコー拡張モードで
動作するとき１に設定される。プロセス主要語ＰＭＷＯ
の第４のバイトはデコ−拡張番号を含み、かっこのシス
テムがエミュレーションモードであるとき利用される。
プロセス主要語ＰＭＷＩはプロセス制御ブロックＰＣＢ
のバイト４−７に記憶される。 ＰＷＭＩの詳細は第１０ｃ図に示されている。 状態バイト１０１６はＰＭＷＩの第１のバイトであり、
かつ状態レジスタ内容を記憶する。マルチプロセッサバ
イトＭＰＩＯ１８はマルチプロセッサアーキテクチヤに
おいて重要であり、さもなければこのフィールドはゼロ
である。プロセス主要語１の第２と第４のバイトはそれ
ぞれＭＢＺフィールド１０１７と１０１９であり、かつ
それらは通常の動作の間ゼロでなければならない。プロ
セス主要語ＰＭＷ２はプロセス制御ブロックのバイト８
〜１１を占め、かつ第１０ｆ図に詳細に示されている。 第１０ｆ図を参照する。ビット４〜３１からのフィール
ドは、セマフオアのローカル・ネームＳＥＣ、ＳＲＡＩ
０２１を含み、そしてプロセスが待機もしくは中止ステ
ートのどちらかのとき、それにＰＣＢがリンクされる。 例外クラス及びタイプ・フイールド１０２３は、プロセ
スが例外後中止ステートにやる割込状例外のクラス及び
タイプを含む。ビット４〜１５からのフィールドは、プ
ロセスが前述したのとは異るステートにあるとき無意味
１０２２である。 プロセス主要語ＰＭＷ３はＰＣＢ内でバイト１２〜１５
を占め、かつデコー拡張テーブルを指示する。 ＰＭＷ３の詳細のために第１０ｇ図を参照する。ＤＥＴ
Ｓフィールド１０２４はテーブルへのェントリ数を限定
し、かつもしこのフイールドがゼロであるならば、デコ
ー拡張はこのプロセスには認められない。ＤＥＴＡフィ
ールド１０２５は１０ゞイトを単位にしたデコー拡張テ
ーブルの絶対アドレスであり、かつもしＤＥＴＳＺが０
でないときのみ重要である。 デコー拡張テーブルはＤＥＴＳＺヱントリから成る。各
ェントリは１バイトの大きさである。テーブルのＤＥＸ
Ｔ番目のェントリはプロセスのケーパビリテイを限定し
て、デコー拡張モードＤＥＸＴで動作させる。 ＤＥＸＴ番目のバイトが０のとき、デコー拡張番号ＤＥ
ＸＴは許されないのに対して、もしＤＥＸＴ番目のバイ
トが１ならば、デコー拡張番号ＤＥＸＴは許される。０
と１以外のＤＥＸＴの値は非合法である（第１０ａ図の
ＤＥＸｒ番号１００４参照）。 ＰＣＢ４００のバイト１６〜２３はそれぞれ２アドレス
スペース語ＡＳＷＯとＡＳＷＩを含み、各ＡＳＷはセグ
メントテーブル語のアレイへの指示器を含む。 ＡＳＷＯとＡＳＷＩの両方はそれぞれ、第１０ｈ図に示
されたのと同じフオーマツトを有する。セグメントテー
フル語のアレイのサイズはアレイ内のセグメントテーブ
ル語の数によって限定され、奥形的にはＡＳＷＯのため
に６つとＡＳＷＩのために８つから成る。ＳＴＷＳＺフ
ィールド１ ０３６はセグメントテーブル藷のアレイの
サイズを示す。セグメントテーブル語アレイフィールド
ＳＴＷＡＩ０２７は１６バイトを単位にしてアレイの絶
対アドレスＳＴＷＡを含む。すなわちアレイの絶対アド
レスはバイトでＳＷＡの１階である。 ＰＣＢのバイト２４〜２７は第１０ｉ図に詳細に示され
た例外語ＥＸＷを含む。 例外語は、プロセス主要語ＰＭＷ２内に記憶されたよう
なクラスに従うプロセス例外に続いてなされる動作を限
定する例外クラステーブルへの指示器（ＳＥＧ、ＳＲＡ
）１０２９を含む。 （第１０ｆ図参照）。例外語ＥＸＷのＭ故フィールド１
０２８は０でなければならない。ＰＣＢのバイト２８〜
３１内に位置したスタック語ＳＫＷは、プロセスが動作
していないときプロセスのスタツクのＴレジスタのトッ
プの値を含み、第１０ｉ図に詳細に示される。 第１０ｊ図を参照する。ビット０と１はＴＡＧフィール
ド１ ０３０を限定する。ＴＡＧはその内容によって記
述子のタイプを示し、かつＳＫＷのためにゼロでなけれ
ばならない。 ＳＫＷ語のビット２と３は保護目的のためにスタックの
セグメント・アドレスに関連したりング番号を含むリン
グフィールド１０３１を含み、そしてこの場合セグメン
ト’アドレスはゼロでなければならない。ビット４〜３
１はセグメント番号ＳＥＧと、セグメント関連アドレス
ＳＲＡＩ０３２を含み、かつそれはセグメントテーブル
で記述されるセグメントと、このセグメント内のセグメ
ント関連アドレスを識別するフィールドである。スタッ
ク語ＳＫＷは、プロセスが動作ステートを離れる毎に更
新される。それはこのプロセスが動作する毎にＴレジス
タの内容を再記憶するために使用される。この最後の場
合に、ＴＡＧＩ０３０とＲ川ＧＩ０３１はゼロであるか
テストされなければならず、さもなければ非合法なＰＣ
母例外が生じる。ＰＣＢ４００のバイト３２〜３５は、
時にはＩＣＣとして参照される命令カウンタ内容語ＩＣ
Ｗを含む。 第１０ｋ図を参照すると、命令カウンタ語にＷの詳細が
示され、ここでＴＡＧフィールド１０３３は２進００を
含まなければならない（すなわちゼロ以外の値は命令カ
ウンタにおいて非合法である）。 ビット２と３を占める現在のＲＩＮＧフィールド１０３
４は、主記憶装置状態の呼び出し権を決定するときに使
用されるプロセスの現在のリング番号を限定する。ビッ
ト４〜３１は、セグメント番号と実行されるべき次の命
令のアドレスを限定するセグメント関連アドレス（ＳＥ
Ｃ、ＳＲＡ）１０３５を限定する。 バイト３ ６〜３ ９のＭＢＺフイールドはゼロでなけ
ればならない。 （Ｍ故フイールドは常にゼロでなければならないフィー
ルドを示すということに注意）。 Ｍ欧語はＰＣＢが名前Ｊ、Ｐから呼び出される毎にテス
トされる。 もしそれがゼロでないならば、非合法ＰＣ財例外が生じ
る。 スタツクベース語ＳＢＷＯ−２はプロセス制御ブロック
４００内のバイト４０〜５１を占める。 これらの語は第１０１図に詳細に示されたのと同じフオ
ーマットを有する。それらはスタツクオベレーションの
間に利用され、かつ使用されるときはいつでもそれらの
ＴＡＧフイールド１０３６はＲｍＧフイールド１０３７
はゼロでなければならず、さもなければ非合法ＰＣＢ例
外が生じる。 ビット４〜３１は、それぞれリング０，１，２のために
スタックセグメントの第１のバイトのセグメント・アド
レス（ＳＥＤ、ＳＲＡ）１０３８を含む。プロセス制御
ブロック４００のバイト５２〜８３はベースレジスタ保
持領域（８語）のために指定されたスペースである。 バイト８４〜１４７は全ての汎用レジスタ（１虎積）の
値を保持するために利用される保持領域である。バイト
１４８〜１７９は科学レジス夕を保持するために利用さ
れる保持領域である（８語）。 ５つの２重語が、ＰＭＷＯ語のアカウン ト・モードビットが設定されるとき、時間アカウント目
的のためにＰＣＢゼロアドレス上方のＰＣＢ４００内に
備えられる。 これらの語はＰＣＢアドレスマイナス８からＰＣＢアド
レスマイナス４０川こ位置する。各語は、最初の５２ビ
ットにマイクロ秒単位で表わされた時間もしくは期間を
含み、ビット５２〜６３はゼロで満たされる。余剰時間
終了倍長語ＲＴ○（ＰＣＢ内の０上方の最初の８バイト
）は、終了例外が生じる前に、このプロセスに代ってプ
ロセッサによって実際上費やされるだけの時間を含む。 ＲＴＯ語は次のようにして更新される。すなわちプロセ
スが動作ステートを出る毎に、プロセスタイマー値はＲ
ＴＯ語内に記憶される。プロセスが動作ステートに入る
毎にプロセスタイマー値はＲＴＯからロードされる。バ
イト７〜１５の動作時間アカゥント ＲＵＡ倍長語はプロセスが動作ステートになった全プロ
セッサ時間を指定する時間カウンタである。 アカウント時間は、プロセスの代わりにプロセッサによ
って独占的に実際上費やされる時間である。ＲＵＡ語は
次の様にして更新される。すなわち、プロセスが動作ス
テートを出る毎に、プロセスタイマーＰＴの値は読み込
まれる。ＲＴＯとＲＴの内容の差はＲＵＡに加えられる
。（連続的に、ＰＴ値はＲＴＯ内に記憶される）。プロ
セスが中止されている時間は計算されないということに
注意されたい。ＲＴＯとＲＵＡ語は、もしアカウント・
モードビットが０に設定されていてさえ更新される。し
かしながら（後述される）ＣＥＴ、ＲＴＡ、ＷＴＡ語は
、プロセス主要語ＰＭＷＯのアカウント・モードビット
が１に設定されているときにのみ、プロセス制御ブロッ
クに備えられる。 それらはこの場合にのみ更新される。バイト１７〜２３
の待機時間アカウント ＷＴ鰭語は、プロセスが待機ステートにあった真の全時
間を記す実時間カウンタである。 ＷＴ婦語は次の様にして更新される。すなわちプロセス
が待機ステートを出る毎に、一日時計の時間値ＴＯＤが
読み込まれ、かつＴＯＤの値からＣＥＴ語の値を差し引
いた値はＷＴＡ語に加えられる。バイト２４〜３１に位
置した準備時間アカウントＲＴＡ語は、プロセスが準備
ステートにあった真の全時間を記す実時間カゥンタであ
る２重語である。 ＲＴＡは次の様にして更新される。すなわちプロセスが
準備ステートを出る毎に、一日時計の時間値ＴＯＤが読
みこまれ、かつＴＯＯの内容からＣＥＴの内容を差し引
いたものがＲＴＡに加えられる。バイト３２〜３９の現
在のェントリ時間 ＣＥＴ２重語は、プロセスが次のステート、すなわち準
備、待機、動作、そして中止ステートの一つに入る一日
の時間を含む。 システムベース構成 第６図を参照すると、システムベース６００のフォーマ
ットが示されている。 このシステムベースは絶対王〆モリ内にあり、かつファ
ームウェアによって開発され、そして読み出すことがで
きるが書きこむことのできない境界アドレスレジスタ（
ＢＡＲ）を通して呼び出すことができる。境界アドレス
レジスタＢＡＲはハードウェアのために指定された主メ
モリ内の領域の下方にあって、かつハードウェアのため
に指定されたメモリのこの領域とシステムベース６００
とを分離する。さて第６図を参照する。システムベース
６００は、現在動作中のプロセスのためにジョブステッ
プ番号とプロセス群番号（Ｊ、Ｐ）を含む多数のシステ
ム特質を含む。 プロセスＪ、Ｐのローカル・ネームから、相当するプロ
セス制御ブロックＰＣＢの絶対アドレスが得られる。Ｊ
テーブルのサイズ及びアドレスはＪテーブル語（ＪＴＷ
）の内容によって限定される。この藷はＢＡＲレジスタ
によって限定されたアドレスに置かれる。ＪＴＭのフオ
ーマツトは第１１ａ図に示されている。第１２図のサイ
ズ（ＪＴＳＺ）１１０１あるいはＪテーブル１２０４は
、２５５のエントリまであるＪテ−ブル１２０４のェン
トリ数を限定する。ＪＴＳＺＩ ＩＯＩは８ビットの正
の整数である。すねなわちもしＪがＪＴＳＺよりも大き
いならば、Ｊテーブルからの例外が生じる。Ｊテーブル
１２０４の絶対アドレスはＪテーブルポインタ１ １０
２を１針部こすることにより得られる。Ｊテーブル１２
０４はＪテーフルェントリを含み、そのフオ−マットは
第１１ｂ図に詳細に示されている。各Ｊテーフルェント
リは、Ｐテーブルポインタ１１０４を１６倍することに
よって得られるＰテーブル１２０５の絶対アドレスを限
定する。Ｐテーブルのサイズ（ＰＴＳＺ）１ １０３は
Ｐテーブルのェントリ数を限定する。ＰＴＳＺは８ビッ
トの正の整数であり、かつそれは典形的には０はら２５
５まで変化して、Ｐテーブルのェントリ数を指示する。
Ｐテーブルからの例外は、ＰがＰＴＳＺよりも大きいな
らば生じる。Ｐテーブル１２０５の各ェントリは、プロ
セス制御フロツクィンジケータ１ １０７を１針音する
ことにより、プロセス制御ブロック（ＰＣＢ）１２０６
の絶対アドレスを限定する。存在インジケータＰＩ Ｉ
０５は、２進０に設定されるときＰＣＢ１２０６の不存
在を指示し、かつ２進１に設定されるときＰＣＢの存在
を指示する。（存在ィンジケータＰＩＩ０６が０である
とき、空のＰテーフルェントリ例外が生じる）。Ｐテー
ブルインジケータのビット１〜７（第１１ｃ図）は０（
ＭＢＺ）１１０６でなければならず、さもなければ非合
法Ｐテーブルェントリ例外が生じる。システムベース６
０ ０のアドレスＢＡＲ十４において、Ｇテーブル語
（ＧＴＷ）のフオーマット・バイトがあり、第１１ｄ図
に詳細に示されている。 第１２図のＧセグメントテーブル１２１２のサイズ及び
アドレスはＧテーブル語（ＧＴＷ）の内容によって限定
される。Ｇテーブル１ ２ １ ２のサイズ（ＧＴＳＺ
）１１０８は、奥形的に２５５ェントリまであるＧテー
ブルのェントリ数を限定する。ＧＴＳＺは８ビットの正
の整数である。すなわちもしＧ番号がＧＴＳＺよりも大
きいならば、Ｇテーブルからの例外が生じる。Ｇテーブ
ル１２１２の絶対アドレスはＧテーブルボインタ１１０
９を１併音することにより得られる。Ｇセグメントテー
フルエントリのフオーマツトは２語サイズ（８バイト）
であり、かつＧセグメント記述子と呼ばれる。Ｇセグメ
ント記述子のフオーマットは第１ １ｅと１ １ｆ図に
詳細に示されている。全てのＧセグメント記述子は直接
的であり、それ故間接ビット１、１１１１は０でなけれ
ばならず。さもなければ非合法記述子例外が生じる。存
在ィンジケ−タＰＩＴＩＯは１ビットフィールドであり
、かつそれは２進１に設定されるとき、セグメントが、
その記述子が相当するセグメント番号の主記憶装置内に
限定されるということを示すのに対して、もしそれが０
にクリアされていたならばトセグメントは限定されず、
セグメント記述子への照会により、セグメント例外をし
そこなう。利用ビットＡＩｌ１２は１ビットフィールド
であり、かつそれはセグメントが利用できるかどうかを
指示する。それはこのセグメントが限定される場合にチ
ェックされるにすぎず、（すなわちＰは２進１に等しい
）さもなければそれは無視される。使用されたフラグフ
イ−ルドＵＩＩ１３は、セグメントが呼び出されたかど
うかを指示する。もしＵビットが２進０に設定されるな
らば、このセグメントは呼び出されないのに対して、も
しＵフィールドが２進１に設定されるならば、セグメン
トは呼び出される。書きこまれたフラグフイールドＷＩ
Ｉ１４は、セグメントが書き込まれたかどうかを指示す
る。 もしＷが２進０に設定されるならば、このセグメントは
書きこまれないのに対して、もしＷが２進１に設定され
ているならばセグメントは書きこまれる。Ｇセグメント
記述子のゲート・インジケータＯＳＩＩ１５は２進０１
に設定されなければならず、さもなければ非合法セグメ
ント記述子例外が生じる。この理由は、Ｇセグメントが
常にセマフオアを含み（逆は真ではない。すなわち全て
のセマフオアはＧセグメント内にあることが必要ではな
い）、そしてセマフオアの命令はＧＳコードを２進０１
にすることが必要であるということである。セグメント
１２１４のベースの絶対アドレスは、２４ビットのベー
スフイールド１１１６によって第１１ｅ図のＧセグメン
ト記述子内に限定される。すなわちこのフイードの内容
は絶対アドレスを得るために１所昔される。第１ １ｆ
図のＧセグメント記述子の第２の語はＧテーブル１２１
２内のビット位置３２〜６３を占める。ＲＳＵフイール
ド１１１７、ビット３２〜３９はソフトウェア使用のた
めに指定され、かっこの場合のようにＧセグメント記述
子として使用されるとき一般に無視される。Ｍ旧Ｚフィ
ールド１ １ １８は０でなければならず、さもなけれ
ば非合法セグメント例外が生じる。Ｍ欧フィールド１１
１８はビット４０〜５１を占めるので、、それは小さな
セグメントＳＩＺＥのためのフイールドであるＳＩＺＥ
フィールド１１１９を設定する。 従って全てのＧセグメントは小さなセグメントタイプの
ものでなければならない。セグメントＳＩＺＥＩＩ１９
はこのセグメント内のバイト数を限定する１２ビットの
正の整数であり、このセグメントサイズは１６の倍数と
して解釈される。それ故、Ｇセグメント１２１４のセグ
メントサイズは災バイト（小さなセグメント）を越える
ことができない。 Ｇセグメント内の変位○が、ＤがＳＩＺＥＩＩＩ９より
も大きいかそれに等しいところで照会されるならば、セ
グメントからの例外が生じる。Ｇセグメント及びそのセ
グメント内の変位Ｄを使用する主メモリを呼び出す方法
はＧＤアクセシングと呼ばれる。 Ｇ、Ｄメモリオペレーションの間に生じる種々の例外は
Ｇ、Ｄアクセス例外として参照される。 再び第６図のシステムベース６００を参照する。 ＢＡＲ＋８とＢＡＲ十４４の間に位直した９つのシステ
ム例外セル語がある。システム例外セル語ＥＸＣのフオ
ーマツトは第１ １ｇ図に示されている。システム例外
が生じるとき削除されたプロセスにメッセージを伝達す
るためにセマフオアカミ矛Ｕ用されるので、これらのセ
マフオアへのポィンタはメモリの９位贋内に見られ、そ
して各位直はシステム例外のクラス毎に一つの、システ
ム例外セルと呼ばれる。Ｍ旧Ｚフィールド１ １ ２０
は２進０に設定されなければならず、さもなければシス
テムチェックが生じる。各例外セル（ＥＸＣ）はそれぞ
れシステム・ネームＧ、ＤＩ１２１と１１２２を含む。 システムベース６００のＢＡＲ＋４４に位直したチャン
ネル例外セルは、前述したシステム例外セルと同様のフ
オーマツトを有し、かつチャンネル例外が生じるとき削
除されたプロセスにメッセージを伝達するために使用さ
れるセマフオアのシステム・ネームＧＤを含む。 内部プロセッサ待ち行列語ＩＰＯＷはＢＡＲ＋４８で始
まるように位置し、かつそのフオーマットの詳細は第１
１ｈ図に示されている。 ＩＰＯＷ語は、参照番号９０５と８０５によって第９図
に示されたような準備プ。 セスの待ち行列（Ｑ／ＰＲ／ＲＤＹ）のヘッドを指示す
る。準備プロセスの待ち行列（Ｑ／ＰＲ／ＲＯＹ）は準
備ステートにある全てのプロセッサをリンクする。 それは準備プロセス待ち行列のトップを指示することに
よりＩＰＯＷ語のＱ／ＰＲ／ＲＤＹフィールド１１２４
（第１１ｈ図）のＨＥＡＤにより照会される。Ｑ／ＰＲ
／ＲＤＹフイールド１ １２４のＨＥＡＤは１６ビット
の正の整数を含み、それは、ＧＯセグメントとして参照
されるＧセグメント番号０のベースからＱ／ＰＲ／ＲＤ
Ｙの第１のバイトへの変位である。もしこのＱノＰＲ／
ＲＤＹビットフィールドが０であるならば、準備待ち行
列は空であると考えられる。Ｍ弦フィ‐ルド１１２３は
０でなければならず、さもなければシステムチェックが
生じる。 システムベース６００のＢＡＲ＋５２において、初期と
現在の再試行カウントのための記憶が図示されており、
そのフオーマットは第１１ｉ図に詳細に示されている。 ＮＥＳフィールド１ １２５は非機能記憶フィールドで
あり、かっこのシステムベースによっては利用されない
。初期の再試行カウントフィールド１１２６と現在再試
行カウントフィールド１１２７は機械故障例外状態を発
生させるために機械エラーが創られる前に自動命令再試
行が実行される回数を制御するために使用される。それ
らにリセット再試行カウントにより同じ数でロードされ
る。第１１ｉ図に示された動作プロセス語 （ＲＰＷ）はシステムベース６００のＢＡＲ＋５６内に
記憶され、かつモノプロセッサ・アーキテクチヤの場合
に優先権と共に、動作プロセスのネームを記憶するため
に使用される。 ＮＦＳフィールド１１２８と１１３１はそれぞれ非機能
故障フィールドであり、かつ任意の手段による任意の目
的のために利用されるが、一般的にはシステムベースに
よって利用されない。 動作プロセスの優先権レベルはＰＲＩフィールド１１２
９内に記憶される。 非同期トラツプビツトがＡＢフィールド１１３２内に記
憶されるのに対して、非同期トラツプリングがＡＲＮフ
ィールド１１３２内に記憶される。モノプロセツサ・ア
ーキテクチヤの場合に動作プロセスの論理ネームＪ，Ｐ
はＪ、Ｐフィールド１１３３内に記憶される。第１１ｋ
図に示された絶対化テーブルポィンタ語はシステムベー
ス６００のＢＡＲ＋６０に位臆し、かつそれは、ＢＡＲ
の内容をＩＳＬプログラムの全ての絶対アドレスに加え
ることにより、初期システムロード（ＩＳＬ）プログラ
ムの絶対アドレスを開始するために初期システムロード
で利用される。 絶対化テーブルポインタ１１３５は絶対化テーブル（図
示されず）の位置を限定する。絶対化テーブルサイズは
ＡＴＳＺフィールド１ １ ３４によって示されている
。第１１１図に示されたＣＰＵ直列番号語はＢＡＲ＋６
４に位置した４バイト語であり、かつＣＰＵ直列番号フ
ィールド１ １ ３６内にＣＰＵの直列番号を含む。 第１１ｍ図に示された主記憶上限語は ＢＡＲ十６８に位置し、かつそれは主記憶に最後に利用
できる譜の絶対アドレスを与えることにより主記憶上限
１１３９を示す。 ＢＡＲ＋７２に、第１ １ｎ図に示された語が位置し、
初期システムロードＩＳり度贋チャンネル番号（ＣＮ）
１１４０とハードウェア装暦チャンネル番号（ＣＮ）１
１４１を形成する。 計算機システムで使用される装置の型式及び副型式は、
それぞれフィールド１１４３と１１４４にハードウェア
装置型式語（第１１ｏ図）によって示されるのに対して
、ＲＳＵフイールド１１４２はソフトウエアのために指
定される。 この語はシステムベースのＢＡＲ＋７６に見られる。 第１１ｐ図に示されたのと同機のタイプのフオーマツト
を有する同様の語は、初期システムロードで使用される
装置の型式及び副型式を含む。この語はＢＡＲ＋８０に
位置している。 計算機の再スタートボタンが押されると き、シュミレートされたＶオペレーションはセマフオア
で実行され、準備ステートに入る。 このセマフオアへのポイン夕はシステムベース６００の
ＢＡＲ＋滋で見られ、かつ再スタート・セル語と呼ばれ
、第１１ｑ図に示されたフオーマツトを有する。このフ
オーマットは前述したシステム例外セルと同様であり、
それぞれＧフィールド１１４９とＤフィールド１１５０
においてセマフオアのシステム・ネームＧ，Ｄを含む。
Ｍ故フィールド１１４８は０でなければならない。 計算機システムに１以上のプロセッサがある場合、マル
チプロセス拡張のためにシステムベース６００のＢＡＲ
＋聡に語が備えられる。 この藷の詳細は第１１ｒ図に示されている。システムベ
ース及びプロセス制御ブロックの使用例第１２図を参照
すると、ユーザーセグメント、システムセグメント、あ
るいは待ち行列プロセッサ準備（Ｑ／ＰＲ／ＲＤＹ）セ
グメント、のアドレス指定をし、かつそれを呼び出すた
めに、プロセス制御ブロックと絹合せてシステムベース
がどのように利用されるかの一例が示されている。 主メモリー２００はハードウェア使用のために指定され
た部分１２０３を有する。境界アドレスレジスタＢＡＲ
１２０２はシステムベース１２１５をハードウェアのた
めに指定されたメモリ１２０３の部分から分離する。境
界アドレスレジスタＢＡＲ１２０２は、境界アドレスレ
ジスタの内容を、システムベースに必要とされる項目の
４バイト単位の変位に加えることにより、システムベー
ス１２１５の項目のアドレス指定のために利用される。 次にこのアドレスは、必要とされるシステムベースの項
目の第１のバイトを指示する。 第１２図において、ＢＡＲ１２０２はＪテ−プル藷（Ｊ
ＴＷ）を指示している。前述したようにＪテーブル語は
Ｊテーブル１２０４を指示するポィンタを有する。第５
図に示されたＪ番号をインデックスすることにより、Ｊ
テーブルントリ１２１６が得られる。Ｊテーブルェント
リにおいて、Ｐテーブル１２０５の絶対アドレスを指示
するＰテーブルポインタがある。 Ｐテーブル１２０５内のＰ番号（第５図参照）をインデ
ックスすることにより、プロセス制御ブロック１２０６
の絶対アドレスが得られる。前に図示されたように、プ
ロセス制御ブロックＰＣＢ１２０６において、２つのア
ドレススペース語ＡＳＷＯとＡＳＷＩがある。ベースレ
ジスタ１２０１のセグメントテーブル番号フィールドＳ
ＴＮの高額位ビットは２つのアドレススペース語の一方
を呼び出すために使用される。この場合には、セグメン
トテーブル語アレイＳＴＷＡ１２０８を指示するセグメ
ントテーブル語アレイＳＴＷＡポインタを有するＡＳＷ
Ｉである。ベースレジスタ１２０１のセグメントテーブ
ル番号ＳＴＮと共に、８つのセグメントテーブル語の一
つがＳＴＷＡ１２０８に呼び出され、かつそれは８つの
セグメントテーブル１２１０の一つを指示する。 ベースレジスタ１２０１からのセグメントテーブルエン
トリＳＴＥはそのときセグメント記述子が置かれるセグ
メントテーブル１２１０の２５６のェントリの一つを創
るために利用される。セグメント記述子はそのときユー
ザーセグメント１２１１を呼び出すために利用される（
詳細については、発明の名称が“区分アドレス開発”で
この発明と同じ該受人に譲渡された米国特許第３９斑０
９６号を参照のこと）セマフオアを記憶するために利用
されるシステムセグメント１２１４を呼び出すために、
Ｇテーブル語ＧＴＷはシステムベース１２１５で利用さ
れる。 Ｇテーブル語のアドレスは、システムベースのＧテーブ
ル語の変位を、境界アドレスレジス夕ＢＡＲ１２０２に
加えることにより得られる（第６図参照）。Ｇテーブル
語ＧＴＷはＧテーブル１２１２を指示するＧテーブルポ
ィンタを含む。このシステムに利用できるＧ番号を利用
し、かつＧテーブルにインデックスすることにより、Ｇ
セグメント記述子は呼び出され、それはシステムセグメ
ント１２１４のアドレスを指定するために利用される。
同様に、システムベース１２１５は、Ｑ／ＰＲ／ＲＤＹ
セグメント１２１３を指示する内部プロセッサ待ち行列
語ＩＦＱＷを位置させることにより、準備プロセス待ち
行列（Ｑ／ＰＲ／ＲＤＹ）を呼び出すために利用される
。 Ｇ 制御ユニット第１３ａ−１３ｃ図を参照すると、制
御ユニットの詳細が示されている。 制御ユニットは中央処理ユニット（ＣＰＵ）から分離し
て示されているけれども、それは実際上ＣＰＵの一部で
あり、かつ制御ストアユニットＣＳＵ１３０１、制御ス
トアインターフェイスアダプタＣＩＡ１３０２と付属副
ユニット、制御ストアローダーＣＳＬ１３０３、帯庇御
及びロードユニットＣＬＵ１３０４から成る。 制御ストアユニットＣＳＵ１３０１は、制御及びロード
ユニットＣＬＵ１３０４と制御ストアインターフェイス
アダプタＣＭ１３０２を通して、制御ストアローダーＣ
ＳＬ１３０３からマイクロ命令を受け取る。 通常の動作条件のもとで、マイクロプログラムはシステ
ム開始の間外部源からロードされ、永久制御機能の機械
になる。しかしながら、制御ストアユニットＣＳＵ１３
０１は種々の中央処理ユニットＣＰＵ１３０６を演算モ
ードにする様に再ロードされ、かつ開始される能力を有
する。ＣＰＵのオペレーションの次のモードはＣＳＵ１
３０１の制御のもとで利用できる。 すなわち｛幻、固有モード、‘ｂ’ェミユレ−ションモ
ード、‘ｃ｝固有及びェミ′ュレーション同時モード、
‘ｄ｝診断モードである。この能力は、ＣＰ川こあるマ
イクロ命令がエミュレーションユニット１３１６、算術
論理ユニットＡＬＵ１３１７、命令フェツチュニツトＩ
ＦＵ１３１８、アドレス制御ユニットＡＣＵ１３１ ９
、及びデータ管理ユニットＤＭＵ１３２１のような全て
の他のＣＰＵ機能ユニットのオペレーションを制御する
ために使用されるマイクロオペレーション源であるため
、可能である。また中央処理ユニットＣＰＵ内に前述し
た汎用レジスタ１３０７、ベース・レジスタ１３０８、
科学レジスタ１３０９、Ｔレジスタ１３１０、状態レジ
スタ１３１ １、命令カウンタに１３１２、及びハード
ウェア制御マスク・レジスタ１３１３が示されている。 典形的には、制御ストアユニットＣＳＵ１３０１は、読
み出し／書きこみランダムアクセスストア（ＲＡＭ）と
混ぜられた舷のバィポーラ集積回路プログラム可能の謎
出専用メモリ（ＰＲＯＭ）である。 それは奥形的には１５０ナノ秒の読み出しサイクルと４
５０ナノ秒の書きこみサイクルを有する。制御ストアの
各位層は一つの８４ビットのマイクロ命令語（後に十分
に説明される）を記憶し、かつ各マイクロ命令語は１つ
のＣＰＵサイクルを制御する。制御ストアユニットＣＳ
Ｕ１３０１の制御ストアの各位層が読み出されると、そ
の内容は、マイクロオペレーション制御信号を発生する
マイクロオペレーション解読器によって解読され、かつ
各信号によりＣＰＵ内で指定されたオペレーションが行
なわれる。（詳細に後述される）。各マイクロ命令語内
の位置を分類することにより（詳細に後述される）、指
定のＣＰＵオペレーションあるいは命令を実行する制御
ストアシーケンスが得られる。 各命令がＣＰＵによって開始されると、オペレーション
コード内のあるビットは制御ストア起動シーケンスを決
めるために使用される。命令解読機能によって設定もし
くはリセットされるあるフロップ（図示されず）のテス
トにより、必要なとき制御ストアメモリを更に特定のシ
ーケンスに分岐させる。制御ストアインターフェイスア
ダプタＣＩＡ１３０２は、制御ストアユニット１３０１
、データ管理ユニットＤＭＣ１３２１、アドレス制御ユ
ニットＡＣＵ１３１９、及び第１３１図の制御ストアメ
モリ１３３３のオペレーションを命令する算術論理ユニ
ットＡＬＵ１３１７と通信をする。 ＣＭ１３０２は、制御ストアアドレス変更、テスト、エ
ラーチェック、及びハードウェアアドレス発生、のため
の論理装置を含む。ハードウェアアドレス発生はエラー
シーケンスの起動アドレスを開発するため、あるいは開
始シーケンスのために一般に利用される。データ管理ユ
ニットＤＭＵ１ ３２ １は、ＣＰＵ１３０６と、第１
図に示された主メモリ及び／又はバッファストアメモリ
との間にインターフェイスを形成する。 どのユニットが、他のユニットに必要とされる情報を含
み、かつその情報を適切な時間にＣＰＵレジス外こ入れ
るのかと認識するのはデータ管理ユニットの責務である
。 データ管理ユニットＤＭＵはまた部分的書きこみオペレ
ーションの間マスキングを実行する。命令フェツチュニ
ツトＩＦＵ１３１８は、ＤＭＵ１ ３２ １トＡＣＵ１
３ １ ９、ＡＬＵ１ ３ １７、ＣＳＵ１３０１を
インターフエイスし、かつ命令によって供給されるＣＰ
Ｕを保持する責務がある。 命令フヱッチュニットは「現在の命令が完了するまで、
そのレジスタで利用できる次の命令を有する。この能力
を形成するために、命令フェツチユニツト『Ｕ１３１８
は、通常１以上の命令を含む１２バイトの命令レジスタ
（図示されず）を含む。さらに、ＩＦＵは、ＣＳＵの制
御のもとで、命令が実際に必要とされる前に主メモリか
らの情報（命令）を要求し、このようにして、１２バイ
トの命令レジス夕を常に更新する。 命令はこのように通常使用されないメモリサイクルによ
って前もって取り出される。命令フェッチュニットはま
た各命令を解読し、命令長及びフオーマツトを他のユニ
ットに知らせる。アドレス制御ユニットＡＣＵ１３１９
は、ＣＭを透して、ＣＳＵ、ｍＵ、ＡＬＵ、ＤＭＵと通
信する。 ＡＣＵはＣＰＵの全てのアドレス開発に対して責務があ
る。ＡＣＵへの、ＡＣＵから、そしてＡＣＵ内の全ての
オペレーションは、このユニット内のＣＳＵマイクロオ
ペレーション及び論理によって命令される。ＡＣＵの通
常のサイクルは命令の型式よりも命令内のアドレスの型
式に左右される。 アドレス型式に従って、ＡＣＵは命令の各アドレスのた
めに異るオペレーションを実行する。ＡＣＵはまた典形
的にはセグメント数と共に、８つの最も最近に使用され
たメモリセグメントのベースアドレスを記憶する道旨想
〆モリ１３１９を含む。 メモリ要求がなされる毎に、セグメント番号は、セグメ
ントのベースアドレスがすでに開発され、かつ記憶され
たかどうかを決定するため彰想〆モリ内容に対してチェ
ックされる。もしベースアドレスが連想メモリ１３１９
ａ内に含まれるならば、このアドレスは絶対アドレス開
発で使用され、かっかなりの時間が節約される。 もしベースアドレスが連想メモリ１３１９ａ内に含まれ
ないならば、それは主メモリテーブルを呼び出すことに
よって開発される。しかしながら、セグメントのベース
アドレスが開発された後、それは後の参照のために、セ
グメント番号と共に連想メモリ内に記憶される。ＡＣＵ
、ｍＵ、ＤＭＵ、ＣＳＵとのインターフェイスは算術及
び論理ユニットＡＬＵ１３１７である。 その主要な機能は算術オペレーションとＣＰＵの必要な
データ処理を実行することである。算術論理ユニットの
オペレーションは完全に制御ストアユニットＣＳＵ１３
０１からのマイクロオペレーション制御信号に左右され
る。ＡＬＵ１ ３１ ７及びＣＳＵ１ ３０１と、スク
ラツチパツドメモＩＪユニツトＬＳＵ１３１５が関連し
ている（時にはまたローカル・ストアユニットとして参
照される）。 それは奥形的には２５成立母（位置毎に３２ビット）の
ソリツデステートメモＩＪと、そのメモリのための選択
及び読み出し／書きこみ論理装置から成る。スクラツチ
パツドメモリ１３１５はＣＰＵ制御情報及び維持能力情
報を記憶するために使用される。 されに、スクラツチパツドメモＩＪ１３１５は、データ
処理の間主としてオペランド及び部分的結果の一時的記
憶装置のために使用されるワーキング位置を含む。また
計算機システムの種々雑多なステートを記憶するため、
典形的に私のフリツプフロツプから成る補助メモリ１３
１７ａがＡＬＵ１３１７と関連している。 ＣＰＵはまた刻時ユニット１ ３２０を有し、かつ本質
的に２刻時システムがある。 すなわち第１の亥９時システムは制御インターフェイス
アダプタＣ山１３０２のために時間調節をし、かつ第２
の刻時システムは中央処理ユニット内の機能ユニットの
オペレーションのためのタイミングパルスを発生する。
第１３ｃ図を参照すると、制御ストア語Ｉ３２５のフオ
ーマツトが示されている。 制御ストア語は典形的には縄ビットの中であり、かつ６
つの主要フィールドに分割される。すなわち、ａ シー
ケンス型式フィールド１３２６（３ビツト）ｂ 分Ｎ皮
及び／又はマイクロオペレーション１３２７（２３ビツ
ト）ｃ 定数発生及び指示１３２８（１４ビット）ｄ
バスへのデータ１３２９（８ビット）ｅ マイクロオペ
レーション１３３０（３２ビツト）ｆ チエツク１３３
１（４ビット） 制御ストア語１３２５の３ビットＥフィールドはシーケ
ンス制御フィールドとして使用される。 典形的には７つの異るシーケンス型式があり、かつ・一
つはこの発明の計算機システムのために予約された型式
である。第１３ｂ図のブロック１３３５を参照すると、
マイクロ命令１３２５の分岐フィールドＡ，Ｂ，Ｃ，Ｄ
，Ｅは、Ｅフイ−ルドが２進０、１、あるいは２に等し
いとき、次のアドレスを発生するために利用される。Ｋ
Ｓレジスタ１３３７の最初の６ビットは、８フィールド
、Ｃテスト結果、Ｄテスト結果、及びＬフィールドと共
に利用されて、次のマイクロ命令の次のアドレスを発生
し、それからマイクロ命令はアドレスレジスタＫＳ１３
３７内に置かれる。Ｅフィールドが２進４に設定される
とき（ブロック１３３５を参照）、次の選択されたアド
レスは割込み復帰レジスタＫＡ１ ３３９から取られる
。ＫＡレジスタ内に記憶されたアドレスは、ハードウェ
ア割込みが生じるとき次のアドレス発生論理装置によっ
て発生したものである。Ｅフィールドが２進５に設定さ
れるとき、分岐はマイクロプログラムサブルーチンから
の副復帰を開始するために使用される。使用されるとき
、復帰レジス夕ＫＲ１３４６の内容は次の制御ストアア
ドレスとして使用される。復帰レジスタ１３４６は制御
ストア命令を発することによってロードされ、そしてそ
れはインクリメンタ１３３８からＫＲレジスタ１３４６
に、ＫＳレジスタ１３３７の現在の制御ストアアドレス
十１をロードする。１レベルネステイング・サブルーチ
ン能力はＫＴ復帰分岐レジスタ１３４７を通して発生す
る。 ＫＲレジスタ１３４６がロードされる毎に、ＫＲレジス
タの古い内容は、マイクロプログラム復帰が呼ばれる泰
にＫＴレジスタ１３４７に伝達される。すなわち、ＫＴ
レジスタの内容はＫＲレジスタに伝達される。第３のレ
ベルのネステイング・サブルーチン能力はＫＵレジスタ
１３４川こよって供給され、かつ第４のレベルのネステ
ィング・サブルーチン能力はＫＶ復帰分岐レジスタ１３
４９によって供給される。 制御ストア語のＥフィールドが２進６に設定されるとき
、アドレス指定された次の制御ストア語は、インクリメ
ンタ１ ３３８において、ＫＳレジスタ１３３７の現在
のアドレス＋１に等しくなる。 Ｅフィールドが２進７に設定されるとき、ＣＳＵ１ ３
０１は診断モードに入り、次のアドレスは現在のアドレ
ス＋１になる。前述され、かつブロック１３３５で示さ
れた次の制御ストアアドレスへの分岐のシーケンス制御
に加えて、第１３ｂ図のブロック１３３６にはハードウ
ェア発生シーケンス制御が示されている。 （言王：ブロック１３３５と１３３６はマイクロ命令が
取られる異るフオームを描くように図示されたハードウ
ェアレジスタである）。ハ−ドウェア発生分岐は、Ｅフ
ィールドを削除し、固定アドレスを制御ストアアドレス
レジスタＫＳ１３３７に入れる重合状態である（エラー
のように、制御ストアスキャン等を開始する）。この分
岐は、割込みラインを１刻時期間の間高くし、かつＥフ
ィールドの制御のもとでＫＡ割込み復帰レジスター３３
９内に発生したアドレスを記憶することにより創られる
。ハードウェア発生アドレスは制御ストアアドレスレジ
スタ内に置かれる。あるハ−ドウェア／ファームウェア
発生割込みは、割込みブロックフリップフロッブが、割
込み条件が満足されるまでそれらのクラスの別の遮断が
実行されるのを妨げるとき優先権を持つ。ファームウェ
アマイクロオペレーションは、ファームウェア制御のも
とにあるシーケンスの割込みプロツクフリップフロップ
のリセツトを制御するために存在する。ハードウェア制
御のもとでこれらのシーケンスはこのシーケンスの終り
にフリツプフロツプをリセットする。優先権によって表
にした次の条件はこのカテゴリに存在する。すなわち‘
ａ瓶。御ストアロード、‘ｂ■９御ストアスキヤン、【
ｃ｝ハードウエアエラー、【ｄ｝ソフトウェアエラーで
ある。残りのハードウェア条件は割込みブロックフリツ
プを設定しないが、しかし発生するときただちに動作を
生じさせる。磯先権によって表にされた次の条件はこの
カテゴリに存在する。‘ａ’開始 ｛ｂ｝ ソフトークリア 【ｃ｝ 維持パネルに入る ‘ｄ’維持パネルに入る 【ｅ１ハードウエアを出る 開始信号はＣＳＵ１３０１をアドレス２進０に分岐させ
、リードウェアリセット可能のエラーをクリアさせ、ハ
ードウェア制御のもとで制御ストアスキャンシーケンス
を伴う制御ストアロードオペレーションを実行させる。 それはまたシステムを開始させる。ソフトウエアクリア
信号はＣＳＵ１３０１をアドレス２進０に分岐させ、ハ
ードウェアリセット可能のエラーをクリアさせ、割込み
ブロックフリップをリセツトさせる。維持パネル入信号
はＣＳＵを維持パネル（図示されず）上のＣＳＵアドレ
ススイッチで前もって設定されたアドレスに分岐させる
。維持チャンネル入信号はＣＳＵを維持チャンネル（図
示されず）を経て発生したアドレスに分岐させる。 ロードされたアドレスは、維持チャンネルの一部である
維持パスＱＭＢ１３４４からなされ、かつ正当化される
。ハードウェア出信号はＣＳＵを２進アドレス２に分岐
させる。このシーケンスは維持手段として使用される。
このシーケンスの終りに、Ｅフィールド分岐を発するこ
とにより復帰が開始され、かっこのＥフィールドは２進
４に設定される。制御ストアロード信号はＣＳＵをアド
レス２進０に分岐させる。 それはまたＣＳＵ謙みこみサイクルフロツプ（図示され
ず）、システムクロツク１ ３２０をオフにし、ＣＳＵ
をロード・ステートに置く。ロード・ステートにおいて
、ＣＳＵは、制御ストアローダーＣＳＬ１３０３、ＩＯ
Ｃ１３０５、主メモリ１０２、あるいは維持パネル１３
５５からロードされることができる。ＣＳＬからロード
されるとき、自動スキャンがロードの終りに発生する。
他の媒体からロードされるとき、スキャンはマイクロオ
ペレーション信号を発生するか、あるいは維持パネル上
のスキャンスイッチを設定することによって発する。制
御ストアスキャン信号はＣＳＵをアドレス２進０に分岐
させる。制御ストアスキャンはこのシーケンスの持続期
間中ハードウェア制御のもとにある。このスキヤンの間
、システムクロツク１３２０はオフであり、それ故、命
令もしくはテストは実行されない。スキャン順序の終り
に、ハードウェアは割込み復帰レジスタＫＡの内容をア
ドレスレジスタＫＳに伝達し、このシステムクロツクは
オンにされ、制御はファームウェアに復帰する。ハード
ウェアエラー信号はＣＳＵをアドレス２進４に分岐させ
る。 通常の処理モードにおいて、任意のＣＰＵ機能ユニット
で検出されるハードウエアエラーはハードウエアエラー
ラインを動作させる（図示されず）。発生した制御スト
アシーケンスは、システム条件をテストして、とられる
べき動作を決定する。 診断モードにおいて、検出可能なハードウェアであるエ
ラー条件はマイクロ診断には明白である。マイクロ診断
はとられるべき動作を制御する。他方、ソフトウェアエ
ラー信号は制御ストアをアドレス２進１に分岐させる。
このアドレスは、マイクロプログラム制御のもとにある
ソフトウェアエラー報告シーケンスの開始である。再び
第１３ｃ図を参照する。Ｅフィールド１３２６は前述し
たように、分岐コードのための３ビットフィールドであ
る。 分岐及び／又はマイクロオペレーションフィールド１３
２７はＡ、Ｂ、Ｃ、Ｄ及びＬフィールド（また第１３ｂ
図のブロック１３３５で示されている）から成り、ここ
でＡフィールドは次のアドレスの上６ビットであり、Ｂ
フィールドは鼠分岐のマスクフィールドの次のアドレス
の中間４ビットであり、Ｃフィールドは６４テストの１
つのための６ビットテストフイールドであり、Ｄフィー
ルドは６４テストのうちの一つのための別の６ビットテ
ストフイールドであり、そしてＬフィールドは最も重要
でないビットである。Ｋフイールド１３２８は１４ビッ
トフイールドであり、その６ビットは一定フィールドの
ためのものであり、４ビットは一定もしくはステアリン
グフィールドのためのものであり、そして４ビットはス
テアリングフィールドである。バスへのデータフィール
ド１３２９はＱＭＢバス１３４４のＱＡ部分への情報を
制御するための４ビットを有するＱＡフィールドから成
り、かつＱＢフィールドはＱＭＢバス１３４４のＱＢ部
分への情報を制御するための４ビットを有する。Ｆフィ
ールド１３３０はマイクロオペレーション副命令を発生
するために符号化される３２ビットのフイールドである
。Ｐフイールド１３３１はチェックのために予約された
４ビットから成る。オペレーションにおいて、マイクロ
命令語は制御ストアアレイ１３３３内に記憶される。 ーサイクルのオペレーションの間、制御ストアアレイは
ＫＳアドレスレジスタ１３３７の内容によってアドレス
指定される。これによって、その位置の内容は読みこみ
ラツチの群内に読みこまれるアドレスによって指定され
る。読みこみラッチの藷内容の一部はＣＰＵの機能ユニ
ットの各Ｒ内の記憶レジスタに分布され、あるいはそれ
に伝達される。 各機能ユニットはシステムクロック糠の制御のもとで制
御ストア語によって指定される必要な副命令を発生する
解読論理回路を含む。一般に、解読は、解読時間を減少
させるために、かつもし解読が中央で実行されたならば
命令信号を伝達するために通常必要とされるケーブル数
を減らすために、中央で実行されるよりもむしろＣＰＵ
の各機能ユニット内で実行される。さらに、この解読は
ケーブル遅延の差から生じる時間問題を避けるために各
ユニット内でなされる。さらに、各ユニットで副命令を
解読することにより、この機館ュニット内に存在するあ
る条件を表わす信号が、ＣＩＡユニット１３０２に復帰
させる必要のないある副命令信号を発生させるために必
要とされる。 典形的解語ユニット１３５９は、マイクロ命令語から種
々のフィールドを受け取り、かつマイクロオペレーショ
ン信号ａ，ｂ，ｃ，ｄ，・・・・…・・・…・・ｑ，ｒ
を発生させるように第１３ｂ図に示されている。 典形的マイクロオペレーション解読器１３５９はマイク
ロ命令語からの命令を受け取る。マイクロ命令語からの
フイールド‘ま解読され、かつ複数のラインｓ，ｔ’ｕ
’．・…．・・．・…．・ｙ’ｚの一つを高く設定する
。マトリックスは、点Ｑ，８，ｙ……………Ｊ，仇でｓ
−ｚラインに予定の制御ラインインピーダンスを結合さ
せることにより形成される。典形的にはマイクロ命令か
らのフィールドが解読されるとき、ラインｓ−ｚの一つ
は高くなる。ギリシャ文字ば，岬こよって、マトリック
ス内に示された黒点は２組の線の間に結合するインピー
ダンスを表わし、任意の水平線にそって伝ばんする電気
信号は、インピーダンス結合（黒点）が示される垂直線
ａ−ｙに沿って伝搬するように結合される。 そのとき各垂直線ａ−ｙはＡＮＤゲート１３６０−１３
６５の各Ｒへの入力として結合される。他の入力信号は
またタイミング信号ｔｓを含み、ＡＮＤゲート１３６０
−１３６５に結合される。従って、各タイミング信号ｔ
ｓが高くなるとき、他の入力信号が全て高くなるこれら
のゲートは可能にされ、ＣＰＵの予定の機能ユニットに
マイクロ命令信号を発生する。たとえば、もし読みこみ
ラッチ１３５７からの命令１３４１が解銃され、かつ水
平ラインが高くなるならば、ａ、ｂ、ｃ、ｑ垂直制御線
は高くなり、ＡＮＤゲート１ ３６０，１ ３６ １，
１ ３６２，１３６４は、ｔＳタイミング信号がこれら
のゲートに順次印加されるとき可能にされる。 従って、垂直制御ラインがギリシャ文字Ｑ−のによって
表わされる異る点の水平制御ラインに結合される組合せ
は、制御ストアアレイ１３３３から供給されるマイクロ
命令によって中央処，理ユニット内の機能ユニットを制
御するため中央制御ユニットＣＰＵにマィクロオベレー
ション信号を供Ｖ給する永久スイッチマトリックスを表
わす。変更特徴を有する永久ファームウェアは、計算機
システムの館力として必要なマイクロオペレーションの
シーケンスを単に指定することによってこの発明の機械
内に創ることができる。通常のコンディションのもとで
、データ は、またローカルレジス夕ＹＯ１３４３として公知のＣ
ＰＵ書き出しデータレジスタを通して制御ストアアレイ
１３３３内に書きこまれる。 制御フロップ（図示されず）は、記憶装置アレイの上半
分あるいは下半分が書きこまれているかどうかを限定す
る。制御及びロードユニットＣＬＵ１３０４からのデー
タは維持バスＱＭＢを通してＣＩＡ／ＣＳＵに到達し、
そして制御ストアアレイ１３３３に書きこまれる前に記
憶ローカルレジスタＹＯ１３４３によってバッファされ
る。記憶ローカルレジスタ１３４３は、議し込み及び書
き出しローカルレジスタの両方と時分割である。マルチ
プレクサＫＱＭ１３４５は維持パネル１３５５あるいは
マイクロ診断のどちらかによって制御されかつそれに結
合されたレジスタからの読み出し通路を形成する。比較
レジスタＫＰ１３５０‘ま非機能的使用のために備えら
れ、かつ主として保守目的のために使用され、そして比
較論理装置１３５２及び解読論理装置１３５１と共に利
用される。プロセス制御のためディスパッチャフアーム
ウエア デイスパツチヤはフアームウエア／ハードウェアユニッ
トであり、かつその主要目的は種々の待ち行列プロセス
を管理し、かつプロセス間の切り替えをすることである
。 そしてこのディスパッチャは待ち行列プロセスを更新す
ること、プロセス制御ブロックＰＣＢ システムベース
の動作プロセス語、及び新たなプロセスのレジスタを含
む。それはまた、セマフオアで実際上待機中のプロセス
にメッセージを送る。（Ｖオペレーションの後、ＩＯＣ
または例外処理袋直のためのシミュレ−トＶオペレーシ
ョン）。それはまた、プロセスがそのメッセージを送る
ためにフリー・リンクセマフオアで待機しているときメ
ッセージリンクを自由にするＰオペレーションの後、セ
マフオアでメッセージを待ち行列化する。ざらに、ディ
スパッチャュニットは固有モードでプロセス実行の“ロ
ールィン”後、あるいはもし現在のプロセスが動作中で
あり、固有モードで実行されるならば“競争”後、固有
モード命令ファームウェアを呼ぶ。 それはまたデコー拡張ファームウェアを次のために呼ぶ
。すなわち【ａ’そのデコー拡張内で実行されるプロセ
スのロールアウト中の一時的コール‘ｂ｝ そのデコー
拡張内で実行されるプロセスのロールィソ中の一時的コ
ール‘ｃー そのデコー拡張内で実行されるプロセスの
ロールィン中の終りの最終的コール｛ｄ）もし現在のプ
ロセスが動作中で、そのデコー拡張内で実行されている
ならば、競争の後の最終的コール さらに、このデイスバツチヤはこのシステムを、動作プ
ロセスがないときアイドルループ内に置く。 次の様にディスバツチャに入り、あるいはそこから出る
いくつかの方法がある。 ｛１’開始手順が最後のステップとしてのェントリを形
成する（発明の名称が“システム開始手ｈ膚で、この出
願と同じ談受人に譲渡された米国出願番号第５２８８１
４号を参照のこと）。 ■ 開始及び中止命令がそのェントリのためにディスパ
ッチャに供給される。 開始命令はプロセスを起動させ、かつ中止命令はプロセ
スを終了させる（発明の名称が“起動及び中止命令”で
ある出願番号第５２９０１７号を参照のこと）｛３’
Ｐ及びＶオペレーションはデイスパツチヤへのェントリ
を形成する。 Ｐオペレーションはセマフオアからのメッセージを検出
し、かつもしメツセ−ジがなかったなら ば、そのときプロセスは待機ステートになる。 （発明の名称が“セマフオア上の”Ｐ及 びＶオペレーション”である。 出願番号第５２蛾５６号を参照のこと） 要するに、ディスパツチャは、どのプロセスが動作して
いるかを決定し、それから現在動作しているプロセスを
ロールアウトごせ（すなわちハードウエアレジスタ、ス
クラツチパッドメモＩＪ等に含まれる現在動作プロセス
に関する全ての情報をＰＣＢ内に書きこむ）、そして新
しいプロセスをロールィンさせる（すなわち新しいプロ
セスを動作させるのに必要な全ての情報を、種々のハー
ドウェアレジスタ、スクラツチパツドメモＩＪ等にＰＣ
Ｂから書きこむ）ような適切な動作をとることによって
、プロセスを、従ってプロセス制御ブロックＰＣＢを管
理する主要機構である。 デイスパツチャによって実行されるファームウェア内（
すなわち制御ユニット内）のオペレーションの表示は第
１４ａ一１４ｉ図のフローチャートで示されている。 例えば、第１４ａ図のブロック１４０２はデイスパツチ
ャによって実行されるオペレーションの表示であり、こ
こでマイクロプログラム語は制御ストアユニットによっ
て供給され、かつ解読器１３５９によって解読されると
き、適当な一連のマイクロオペレーション信号１３６０
，１３６１等を通してＣＰＵの応用可能な部分を制御し
て、記憶サブシステム１０２のシステムベースからＩＰ
ＯＷを回収し、そしてそれをスクラツチパツドメモＩＪ
１３１５に伝達する。 同時に、ディスパッチャは、システムベースのＧテーブ
ル語ＧＴＷによって指示されたセグメント記述子のＧテ
ーブルからＧＯセグメント記述子（第１２図参照）に命
令取り出しをする。 ＩＰＯＷ語のビット１６−３１は１６ビットの正の整数
を含み、そしてそれは準備プロセスの待ち行列Ｑ／ＰＲ
／ＲＤＹのヘッド（最初のバイト）に対しての、ＧＯセ
グメントとして参照されたようなＧセグメント番号０の
ベースからの変位である。もしＩＰＱＷ語のビット１
６一３ １が０ならば、１４０３準備待ち行列は空であ
ると考えられる。もし準備待ち行列が空であるならば、
それはＱ／ＰＲ／ＲＤＹに現在待中のプロセスがなく、
準備待ち行列は空であるということを示す。決定ブロッ
ク１４０５内で決定されるべき次の疑問は空ィンジケー
タが設定されているかどうかを決めることによって機械
内に現在動作中のプロセスがあるかどうかである。もし
空ィンジケータが設定されているならば（すなわち現在
動作中のプロセスがない）、そしてプロセッサを使用す
るため待機している準備待ち行列のプロセスがないとい
うことは前もって決定されるので、この機械はアイドル
ステート１４０６になる。しかしながら、もしこの機械
内に現在動作しているプロセスがあるが、機械を使用す
るために待機しているものはないならぱ、現在のプロセ
スはその次の命令１４０７を呼び出す。さて、第１４ａ
図のフローチャートの決定フロツク１４０３に戻る。 もしＩＰＱＷのポインタ領域に正の整数があるならば（
すなわちビット１６一３１）、ＧＯセグメントのＩＰＱ
Ｗ語によって指示された準備待ち行列のヘッドはスクラ
ッチパッドメモＩＪに取り出される。（洋：綴り返しを
避け、明りようにするため、制御ユニット及びＣＰＵと
共にデイスパツチャの中間機能は省略される。 しかしながら一例によって前述したようなこのような中
間機能は存在するということが理解できよう）。 この点までに、準備待ち行列の待機プロセスがあるとい
うことが決定された。別の動作が示される前に、もし中
央プロセッサに現在動作中のプロセスがあるかどうかを
決定することが必要である。これはフローチャート表示
の決定ブロック１４１０で決定され、かつもし中央プロ
セッサに現在動作中のプロセスがないならば（すなわち
ＣＪＰなし）、準備待ち行列のヘッドは動作する１４１
２。しかしながら、もし中央プロセッサに動作中のプロ
セスがあるならば、デイスパツチヤはどれが優先権を持
つか、現在動作中のプロセスかあるいは準備待ち行列の
ヘッドかを決定しなければならない。従って、それ故シ
ステムベースＰＣＢ４００の動作プロセス語内に位臆す
る現在のプロセス（ＣＪＰ）の優先権バイトは取り出さ
れる１４１３。そのとき現在動作中のプロセスＣＪＰが
、準備待ち行列のヘッドで特期している新しいプロセス
ＮＪＰよりも低い優先権のものであるかどうかについて
の決定がなされる１４１４（決定ブロック１４１４参照
）。もしＣＪＰがＮＪＰよりも低い優先権のものでない
ならば、ＣＪＰは中央プロセッサの制御のもとに残り、
かつ競争インジケータはリセットされる１４１５（イン
ジケータは、最後の命令の始めがＣＪＰに代って実行さ
れ、それによって衝突の可能性が生じて以来、一以上の
新しいプロセスが準備待ち行列に置かれるのを除いて、
競争ィンジケータは常にゼロに設定される。 これらの状態のもとでは、競争ィンジケータ２進１に設
定される。 ）現在のプロセスＣＪＰが続けられ、かつ別の命令を実
行する前に、ＣＪＰがデコー拡張モード１４１５である
かどうかの決定がなされる。もしＣＪＰがデコー拡張モ
ードで動作しているならば、そのとき次の命令がエミュ
レーションモードで（すなわちデコー拡張）で実行され
、かつもしそれがデコ−拡張モードで動作していないな
らば、次の命令が固有モードで実行される。再び決定ブ
ロック１４１４に戻ると、もし準備待ち行列の先頭のＮ
ＪＰがＣＪＰよりも高い優先権を持つならば（すなわち
その優先権番号はＣＪＰの優先権番号よりも低い）、現
在動作中のプロセスＣＪＰはその機械から“ロールアウ
ト”され、かつ新しいプロセスＮＪＰはその機械に“ロ
ールィン”される。従ってファームウェア優先権サブル
−チンＰＲＩＱ１４１８は、フアームウエアサブルーチ
ンＲＩＬＯ１４１９の命令のもとで、ＬＩＦＯ優先権に
よってかつＣＪＰの最初の“ロールアウト”による優先
番号によって、現在のプロセスＣＪＰを準備待ち行列に
向ける。ＲＬＬＯサブルーチンは、汎用レジスタ、ベー
スレジスタ「科学レジスタ、Ｔレジスタ、状態レジスタ
、及び命令カウンタに記憶されるＣＪＰの情報の書き出
しを、主メモリのプロセス制御ブロックＰＣＢの適切な
記憶領域に戻す。そしてそれをＲＵＡの更新にする。さ
らに、ＰＣＢ内のプロセス主要語０（ＰＭＷＯ）のＤＥ
ＸＴ番号は更新される１４２０。新しいプロセスＮＪＰ
はまさに今“ロール・ィン”されようとしている。 境界アドレスレジスタＢＡＲは取り出され１ ４２２、
そして動作プロセス語ＲＰＷはシステムベースのアドレ
スＢＡＲ＋５６から取り出される。ブロツク１４２３を
参照のこと。新しいプロセスＮＪＰのネームは次に動作
プロセス語ＲＰＷに書き込まれる。 そして新しいプロセスＮＪＰのネームがＱ／ＰＲ／ＲＤ
ＹのプロセスリンクＰＬに貫き込まれたので、プロセス
リンクＰＬ内のネームはそれゆえ今ＲＰＷ、ブロック１
４２４に置かれる。それゆえＮＪＰは準備待ち行列から
すぐにＣＪＰになり、それゆえＱ／ＰＲ／ＲＤＹでもは
や待たない。 そしてそのネームをＱ／ＰＲ／ＲＤＹのプロセスリンク
ＰＬから取り出すことによって待ち行列解除されなけれ
ばならない。これが実行されるとき、プロセス準備Ｑ／
ＰＲ／ＲＤＹの待ち行列はファームウエアサブルーチン
ＵＱＬＫ、１ ４２５ａによって新しくされる。それゆ
え、機械を取り出されたばかりのプロセスＪＰ番号はも
はや機械の制御を有さないで、それを待たなければなら
ないので、Ｑ／ＰＲ／ＲＤＹ内のプロセスリンク内に置
かれる、１４２６。この点で、中央プロセスのこの制御
を新しいプロセスに与え、古いプロセスを準備待ち行列
内に薄く変換は完了される。中央プロセッサの制御中に
プロセス（新しいＣＪＰ）があるので、空ィンジケータ
はゼロ、に設定される；１４２７一方中央プロセッサの
制御中にＣＪＰがないならば、空ィンジケータは１に設
定されることになる。この点で、プロセッサの割り当て
は完了され、古いプロセスが準備待ち行列中に置かれた
のに反して、新しいプロセスは中央プロセッサを得る。
しかしながら、新しいプロセスは、汎用レジスタ１３０
７、ベースレジスタ１３０８、科学レジスタ１３０９、
Ｔ−レジスタ１３１０、状態レジスタ１３１１と命令カ
ウンタ１３１２のような第１３ａ図の中央処理ユニット
１３０６のハードウェアのためにまだ動作する準備がな
されてなく、制御命令が新しいプロセスのプロセス制御
ブロックから供給されなければならない。 従ってファームウェアサブルーチン１４３０はＣＰＵを
制御し、最初ＰＣＢ（第４図）からスクラツチパツドメ
モＩＪ１３１５にＰＭＷを取り出し、そのときＰＭＷＯ
を取り出す。 ＰＭＷＯのＭＢ２フィールドはチェックされＩ４３３、
もしそれが２進０でないならば非合法的ＰＣ財例外が結
果として生じる。しかしながら、もしＰＭＷＯのＭＢ２
フィールドがゼロであるならばＰＭＷＩは取り出される
１４３４。またＰＭＷＩのＭＢ２フィールドはそれが２
進０かどうかを決めるためにテストされる。 もしそれが２進０でないならば、非合法的ＰＣ財例外が
存在する。それに反してもしそれが０と等しいならばデ
イスパッチャはＣまで進む。従ってアドレススペース語
ＯＡＳＷＯは ＰＣＢ内の適当なスペースから取り出され、セグメント
テーブル語サイズＳＴＷＳ２はそれが７以下であるかど
うか決定するようにテストされる１４３７。 もしそれが７以上ならば、非合法的ＰＣＢが結果として
生じ、もしそれが７以下かあるいは７と等しいならば、
そのときＡＳＷＩはＰＣＢ ブロック１４３８から取り
出され、そしてそのＳＴＷＳ２フィールドはそれが８以
下かあるいは８と等しいかどうか決定するようにテスト
される。もしそのフィールドが８以上であるならば、そ
のとき非合法的ＰＣＢが結果として生じる。しかしなが
ら、もしそのＳＴＷＳ２フィールドが８と等しいかある
いは８以下であれば例外語ＥＸＷは取り出され１４４０
、そのＭＢ２フィールドはそれが０と等しいかどうかを
決定するようにテストされる。もしＭＢ２フィールドが
０と等しくないならば非合法ＰＣＢが結果として生じる
。ところがもしそれが０と等しいならばスタツク語ＳＫ
Ｗは取り出され１４２２、そのＭ旧２フィールドが０と
等しいかどうかを決定するようにテストされる１４４３
。もしＭ旧２フィールドが０と等しくないならば、その
とき非合法的ＰＣＢが結果として生じる。 これに反して、もしそれが０と等しいならば命令カウン
タ語ＩＣＷはＰＣＢから取り出され、命令カウンタＩＣ
‘こ置かれる。そしてそのＴＡＧフィールドはそれが０
と等しいかどうかを決定するようにテストされる。もし
ＴＡＧフィールドが０と等しくないならば、そのとき非
合法的ＰＣＢが結果として生じる。しかしながら、ＴＡ
Ｇフィールドが０と等しいならば、ＭＢ２語は取り出さ
れ１４４６、そのＭ旧２フイールド（ビット０−３ １
）はそれが０と等しいどうか決定するようにテストされ
る１４４７。もしそれが０と等しくないならば、そのと
き非合法的ＰＣＢが結果として生じる。ところが、もし
それが０と等しいならばスタックベース語０、そしてる
ＢＷ０，１と２は取り出される１４４８。ＰＣＢのベー
スレジスタ保持領域内の８つのベースレジスタの内容は
そのとき取り出され１４４９、機械のベースレジスタに
記憶される１３０８。 そのときＰＣＢの汎用レジスタ保持領域からの１６の汎
用レジスタの内容は取り出され１４５０、機械の汎用レ
ジス外こ記憶される１３０７。しかしながら、科学レジ
スタの内容を取り出す前に、科学モードが使用されるか
どうかを決定するためにプロセス主要語０（ＰＭＷＯ）
のケーパビリテイ・バイトがチェックされる１４５１。
もし科学モードが使用されるならば、そのときＰＣＢの
科学レジスタ保持領域からの科学レジスタの内容は取り
出されそして記憶される１４５２。ファームウェアはそ
のときアカウントモードが使用されるかどうかを決定す
るためにＰＭＷＯのケーパビリテイ・バイトをチェック
させるように進む１４５３。もしアカウント・モードが
使用されているならば（たとえば２進１に設定されたケ
ーパビリテイ・バイトのアカウント・ビット）、アカウ
ント語はＰＣＢ内に存在し、準備時間アカウント語ＲＴ
Ａは更新される。 そのときファームウェアは、ＤＥＸＴ番号が０に設定さ
れるかどうか決定するために進む１４５４。もしそれが
０に設定されないならば、機械はエミュレーションモー
ド内にあり（すなわちデコー拡張能力が使用される）、
それがプロセス主要語３のＤＥＴＳ２フィールド以上か
あるいはそれ以下かどうかを決定するためにＰＭＷＱの
ＤＥＸＴ番号がチェックされる１４５５ことを、それは
示している。 またＤＥＸＴ番号がＤＥＴＳ２フィールドより小さいが
０ではないので非合法的ＰＣ母例外が結果として生じる
ＤＥＴＳ２フィールドよりそれが大きい場合、機械は合
法的ェミュレ−ションモード内で実行し、Ｆに進む。決
定ブロック１４５４に戻って、もしＤＥＸＴフイ−ルド
が２進０であるならば、そのとき固有モード‘ま実行さ
れそして機械はＳＴＷを取り出す１４５７。ＰＣＢの余
剰時間終了語ＲＴＯは取り出され１４５８、ＣＪＰが動
作状態に費やす時間限界でプロセスタイマがロードされ
る。 この点までに、‘ａ’機械内に古いプロセスＣＪＰが存
在し、新しいプロセスＮＪＰが古いプロセスＣＪＰより
優先されたとき、新しいプロセスＮＪＰはＣＰＵを制御
するために“ロール・イン”されたかまたは、｛ｂ’Ｃ
ＰＵの制御中にＣＪＰが存在しないで準備待ち行列のヘ
ッドが動作されたかである。 条件【ａーの下で簡単に、ＣＪＰはＲＰＷに取り出され
、Ｑ／ＰＲ／ＲＤＹのプロセスリンクＰＬ内に置かれる
。そしてＱ／ＰＲ／ＲＤＹのプロセスリンクＰＬ内のＮ
ＪＰは、ＣＪＰにすぐなるＮＪＰを制御し、かつ古いＣ
ＪＰの制御を停止させる２つのプロセスの位置を効果的
に切に換えるＲＰＷ内に置かれる。 そのときＮＪＰのＰＣＢは呼び出され、ＮＪＰを動作す
るよう要求される情報はスクラッチパツドメモリにある
いはＡＣＵのレジスタのアレイに置かれる。もしＣＰＵ
の制御中にＣＪＰが存在しないならば（条件ｂ）、その
とき準備待ち行列のヘッドは動作される。 たとえばディスパツチャは準備待ち行列からのプロセス
リンクＰＬからＮＪＰを取り出し２それをＲＰＷ語に贋
くために、ＮＪＰはＣＪＰになる。これを実行すること
によつてプロセスリンクＰＬはＱ／ＰＲ／ＲＤＹに何も
残されず、それを取り出すように要求される。従って決
定ブロック１４６１で始まり、−ファームウェアはＣＰ
Ｕの制御中にＣＪＰがあったかどうかを決定する。 そしてもし自由プロセスリンク（ＦＰは）が存在するな
らばそれは呼び出され、待ち行列化され、ＣＪＰはここ
に書かれる。しかしながらもしＣＰＵの制御中にＣＪＰ
が存在しないならば、ＮＪＰのＰＭＷＯのステートバィ
トが更新され１４６０、機械内にＣＪＰが存在するかど
うか決定される１４６３。もしプロセッサの制御中にＣ
ＪＰがないならば、ＮＪＰのプロセスリンク‐（ＱノＰ
Ｒ／ＲＤＹの中にあって、現在機械の制御中にあるもの
）は、Ｑ／ＰＲ／ＲＤＹに取り出された１４６６（すな
わちＱ／ＰＲ／ＲＯＹから待ち行列を解除させる）、フ
リー・リンク・セマフオアＦＩＳＰになり、フリー・プ
ロセスリンク待ち行列（第９図の８０５）内に待ち行列
化され、フリー・プロセスリンク待ち行列の一部になる
１４６６ａ。境界アドレスレジスタＢＡＲの内容は取り
出され１４６４、システムベースのＢＡＲ＋５６に位置
したＮＪＰ（現在ＣＪＰ）の動作中プロセス語ＲＰＷは
ＲＰＷ、ブロック１４６５にＮＪＰ識別を置くことによ
って更新される。空インジケータはＣＪＰが存在しない
場合０に設定される。次に競争インジケータは０に設定
される１４６７、奥形的内容のアドレス指定可能なメモ
リであるセグメントアソシェィタ（第１図の１３２）は
クリアされ１４７１、そのときプロセスモードが入れら
れる１４７０。（例外がオペレーティングシステムより
むしろプロセッサ内に動作しているプロセスによって処
理されることを、プロセスモードは示す。 ）そのときファームウェアはＣＡＢに続き１４８０、非
同期トラップビットＡＢはそれが２進１に設定されるか
どうかを決定するためにチェックされる１４８１。もし
ＡＢビットが２進１に設定されるならばそのときプロセ
スリング番号ＰＲＮが非同期トラップビツトＡＲＮより
大きいかあるいは等しいかどうかを決定しチェックされ
る１４８２。 （ＡＢ及びＡＲＮは各プロセスのＰＣＢの優先権バイト
に位置され、プロセスが動作ステートにあるとき意味が
ある。ＡＢ及びＡＢＮはシステムベースのＢＡＲ＋５６
に位置したＲＰＷから取られる。）次のステップ１４８
４は非同期トラップルーチンに進み、そしてそれは、非
同期トラップビツトもしくは非同期リング番号を最初の
場所に設定させる状態に気をすけるので、ＲＰＷのＢＡ
Ｒ＋５６のＡＢ及びＡＲＮがリセットされ、そしてもし
これらがファームウェアによってその次にリセットされ
なかったならば、それは実際ｂ悪いものが何もなかった
ところで何かが患ったという指示を出し、従って常に非
同期トラツプルーチン１４８４に進み、決して実行され
ないだろう。全決定ブロック１４８１及びＩ４８２に帰
って、ＡＢビットが設定されず、あるいはＡＢビットが
設定され且つＰＲＮがＡＲＮより大きいならば、そのと
きファームウエアは、プロセッサがいかなるモードで、
即ち通常モードあるいはエミュレーションモード内で動
作することを決定するため進む。従ってＤＥＸＴ番号は
、それが０に設定されるかどうかを決定するようにチェ
ックされ、それが０に設定されるならば、機械の通常モ
ードで動作する１４８７。しかしながら、ＤＥＸＴ番号
が０に設定されないならば、エミュレーションモードで
動作する１４８６。 発明の内容の詳細な説明 ハードウェアノフアームウェア・システムは設定された
オペレーションに処理される記録の２つの基本的タイプ
を認識する。 記録のこれらの２つのタイプは第１５Ａ図に例証された
バーチュアルメモリ記録及び第１５Ｂ図に例証されたデ
ータベース記録である。バーチュアルメモリ記録は一般
的に、記録がセグメント・アドレスによってアドレス指
定されうるオペレーティングシステム手順内部に使用さ
れる。データベース記録は、領域ページーラィン番号と
ともにそれらのデータ記録をアドレス指定するユーザプ
ログラムによってさらに一般的に使用される。領域はユ
ーザファイルを参照し、ページは彼のデータファイル範
囲内の分割を参照し、ライン番号はそのファイルのペー
ジ範囲内の特別な記録を参照する。第１５Ａ図に示され
るように、バーチュアルメモリ記録は次のフィールドか
ら構成される。 タイプフィールド１５０１は記録タイプの説明であり、
この記録の記録記述子（下で説明される）から得られる
。バーチュアルメモリ記録のＤスイッチフィールド１５
０２は記録ステートを説明する。記録は次のようなステ
ートにあることができる。有効、そしてそれは記録を意
味し、現在有効なデータを含む。論理的に削除される、
それはもはや記録を意味せず、有効なデータを含むが、
なおメモリスペースを保持する。長さフィールド１５０
３は記録のバイトの実際の数を説明する。記録本体１５
０４は記録の実際のデータを含む。ポインタ・シーケン
ス・フイールド１５０５は、その記録がオーナーかメン
バーのいずれかであるセットの、次の、先の、最初の、
最後のオーナー記緑のポィンタを含む記録本体の一部分
である。ハードウエア／フアームウエアシステムによつ
て認識される記録の第２の主要タイプは第１５Ｂ図に説
明する。タイプフィールド１５１０はまた記録のタイプ
を説明し、下で説明される記録の記録記述子から得られ
る。長さフィールド１５１１はバイト内の記録の長さを
説明する。記録本体１５１２は記録の実際のデータを含
む。ポィンタ・シーケンス１５１３はセットの次の、先
の、等の記録へのポィンタを含む。別々に記録され、後
で説明される各記録のために○スイッチフィールド１６
０４がある。第１５Ｃ図と１５Ｄ図は記録のポィンタ・
シーケンスのフオーマットを説明する（第１５Ａ図のフ
ィールド１５０５と第１５８図のフィールド１５１３）
。 ハードウエア／フア−ムウエアシステムは２つの異なる
ポィンタ・シーケンス・フオーマットを認識する。１つ
はメンバー記録に対するシーケンスを認識する第１５Ｃ
図であり、もう１つはその記録がオーナー記録に対する
第１５Ｄ図である。 メンバー記録（第１５Ｃ図）にとって、次のポィンタ・
フィールドはセット内の次のメンバーのアドレス指定を
含む。先のポィンタ１５２１は現在のセットの以前のメ
ンバーのアドレス指定を含む。オーナー・ポインタ・フ
ィールド１５２４はセットのオーナーのアドレスを含む
。オーナー記録に対し、ハードウェアノフアームウェア
によって認識されたポインタ・シーケンス・フオーマッ
トは第１５Ｄ図に示されている。最初のポィンタ・フィ
ールド１５３２はセットの最初のメンバー記録のアドレ
ス指定を含む。最後のポィンタ・フィールド１５３３は
セットの最後のメンバーのアドレス指定を含む。説明さ
れたポィンタの各々は（次の、先の、オーナー、最初と
最後）選択的である。 しかしながら、任意のセットにとって次のような組合わ
せだけが合法的である。ケース１、オーナーあるいはメ
ンバー記録にとって最初でなく、最後、次のもしくは先
のポィンタ（メンバー記録はオーナー・ポィンタを有す
る）。 ケース２、オーナー記録は最初のポィン夕を有し、メン
バー記録は次のポィンタを有する（メンバー記録はオー
ナー・ポィンタを有してもよいし、有さなくてもよい）
。 ケース３、オーナー記録は最初と最後のポインタを有し
、メンバー記録は次のポィンタを有する（メンバー記録
はオーナー・ボインタを有しても良いし、有さなくても
良い）。 ケース４、オーナー記録は最初と最後のポィンタを有し
、メンバー記録は次と先のポインタを有する（メンバー
記録はオーナー・ポィン夕を有してもよいし、有さなく
てもよい）。 ハードウエアノフアームウエアシステムの別の特徴は、
４つの異るクラスあるいはフオーマツトのポインタを認
識することである。 記録内のこれらのクラスはバーチュアルメモリ記録のた
めにのみ使用されるクラスゼロ、バーチュアルメモリ記
録のためにのみ使用されるクラス１、データ記録のため
にのみ使用されるクラス２、及びデータ・ベース記録の
ためにのみ使用されるクラス３として参照される。４つ
の全てのポインタクラスはそれらの最初の２つのビット
に共通な意味を有する。 第１ビット、即ちＥＯＳビットは“セット終了”ポイン
タである。このビットが１に設定されるとき、限定によ
るポィンタはオーナー記録を指示する。第２のビット、
即ちＮＩＮＳビットは“挿入されない記録”ポインタで
ある。このビットが１に設定されるとき、記録は照会さ
れるセット数として現在は挿入されない。クラスゼロポ
ィンタ・フオーマツトは第１５Ｅ図に示されている。 ＥＯＳビット１５４０と挿入されないビット１５４１は
最初の２つのビット位鷹を占める。ＳＲＡフィールド１
５４２は１４ビットのオフセットであり、かつそれは所
定のセグメント内の変位であり、そしてそれはそのセグ
メント内に位遣した記録を指示する。クラスゼロポィン
タから得られたＳＲＡフィールドは、クラスゼ。ポイン
タを通して記録をアドレス指定するときに使用されるベ
ース・レジスタから一般的に得られるセグメント番号と
常に合併される。クラス】ポインタは第１５Ｆ図に示さ
れている。 ＥＯＳビット１５５０及び挿入されないビット１５５１
は標準限定のものである。フィールドＳＥＧ、ＳＲＡ１
５５２は標準セグメントアドレスから成り、そしてそれ
らは以前に定義した。これらのポインタは記録を直接ア
ドレス指定するために使用され、かつセグメント番号は
直接そのポィンタを通して供給される。データ・ベース
記録と共に使用されるクラス２とクラス３のポインタの
ために、フアームウエアノハードウェアシステムは、前
述したようにシステムの各ベースレジスタ（第２図の２
０２を参照）と共に、関連したインデックスレジスタが
あるということを認識する。 汎用レジスタ８一１５，２０１はインデックスレジスタ
０〜７にそれぞれ相当する。このインデックスレジスタ
番号ＩＸＲｉはベースレジスタＢＲｉに匹敵する。例え
ば、ベースレジスタＢＲ３のために、インデックスレジ
ス夕ばＲ３（ＧＲＩＩ）は、領域−ページーラィン番号
がポィンタを含み、その現在のＳＥＧ、ＳＲＡアドレス
はベースレジス夕ＢＲ３内に含まれる。このように、ユ
ーザーはＳＥＧ、ＳＲＡアドレスを有するベースレジス
タあるいは領域−ページーラインフオーマツトのインデ
ックスレジスタ内に含まれるようなデータ・ベースポイ
ンタのどちらかを遺してユーザーの記録のアドレスを指
定することができる。データ・ベース記録で動作するハ
ードウェア／ファームウェア命令は、領域−ページーラ
ィンポィンタをＳＥＣ、ＳＲＡアドレスに自動的に変換
する能力を実施する。 従って、データベース命令によってなされる全ての実際
上のメモリ照会は、セグメント及びＳＲＡ番号によって
メモリを指定する標準ハードウェア機構を使用し、そし
てインデックス・レジス外こ含まれるような領域−ペー
ジーラィンからの変換は、もし必要ならばハードウェア
によって自動的になされる。ユーザーファイル（領域）
内のページとハードウェアノフアームウェアによって認
識されるようなセグメントの間に１対１の一時的対応が
ある。 このように、後述されるページ記述子を通して、ハード
ウェアノフアームウェアは任意のページ番号をセグメン
ト番号に変換する。クラス２ポィンタ・フオーマツトは
第１５Ｇ図に示されている。 ＥＯＳ及び“挿入されない”ビットはフィールド１５６
０と１５６１内に示されている。ページ番号はフィール
ド１５６２内に含まれる。ライン番号はフィールド１５
６３内に示され、かつページと領域の記録番号を表わす
。完全な領域一ページーラィン番号ポィンタは、データ
ベース命令により照会されるインデックスレジスタから
得られた領域番号を得ることによりクラス２記録を使用
するときに得られる。クラス３ポィンタ・フオーマツト
は第１５日図に示されている。 ＥＯＳ及び“挿入されない”ビットはフィールド１５７
０と１５７１内に示されている。領域番号はフィールド
１５７２内に示されている。これはユーザーファイル番
号に関連する。ページ番号１５７３及びライン番号１５
７４はユーザーファイル内の特別の記録のアドレスを指
定する。第１６Ａ図は、ハ−ドウェア／ファームウェア
システムによって認識されるようなユーザーファイル（
領域）の一部であるデータベースページを図示する。 データベースページは第１５Ｂ図において前述したよう
にデータベース記録を含む。前述したように、データベ
ースページが主メモリ内にあるとき、データベースペー
ジとセグメントの間に１対１の対応がある。ページヘツ
ター１６０１は、それが含まれるページに関係したある
情報を含む。 例えば、それはバイトでページの長さを、またページに
含まれる多数の記録（ライン）を説明する。それはまた
、それが主メモリ内に含まれるときページへの書き込み
で設定される書き込みビットのような情報を含む。ペー
ジヘツダーに続いて、データベースページの次の主要部
はラインオフセットアレイ１６０２である。これは、ペ
ージの有効なライン番号に１対１で対応する１６ビット
素子のアレイである。ラインオフセットアレイの各素子
のために、２ビット○ースイッチ１６０４と１４ビット
オフセット１６０３がある。Ｄースィッチは、無為の、
論理的に削除され、物理的に削除され、あるいは有効な
、記録ステートを説明する。オフセットはページの初め
からの相対変位である記録への１４ビットボインタであ
る。ハードウエアはこのページに相当するセグメント番
号と連結したオフセットを使用することによってこのペ
ージのデー夕べ−ス記録をアドレス指定することができ
る。対応するセグメント番号を得る方法は下に記述され
る。データ・ベース・ページの残っている部分は記録１
６１０及び記録１６１２で表わされたような実際のデー
タベース記録からなる。これらの記録はページのどんな
部分（セグメント）にも位瞳するが必ずしもラインオフ
セット・アレイにおいてそれらの位置と同じ順番に位置
するとは限らない。Ｄスイッチが無為の、物理的に削除
されるような記録ステートを記述するならば、オフセッ
トはそのときゼロに設定され、記録を存在しないだろつ
。実際のデータベース・ページは第１６図に示されたよ
うなページ記述子によってアドレス指定される。 ページ記述このセグメント番号１６２５は主メモ川こロ
ードされてからこのページ番号と相当するセグメント番
号を含む。領域番号１６２２はこのページの領域番号（
ファイル）を含む。ページ番号１６２４は実際のページ
番号である。最終ページインジケータ１６２６は任意の
領域の技も高いページ番号のものに等しい。シフト・カ
ウント１６２３はページ番号のビット数を含む。ハード
ウェアノフアームウヱアシステムは、領域一ページーラ
ィンポインタ・フオーマツトを利用するとき、可変長さ
ページ番号を認識する。次の記述子１６２０は一連のペ
ージ記述子の次のページ記述子を指示するのに利用され
る。先の記述子１６２１は一連のページ記述子の先の記
述子を指示する。これらの一連のページ記述子の使用に
ついては下に記述される。一連のページ記述子は、ファ
イルのどのページが計算機システムの主メモ川こ現在位
置しているかを示すのに使用されたハードウェアノフア
ームウェア機構である。 メモリにある各ページにとって、ページ記述子は一連の
ものであると認識された単一システム内位置される。そ
してそれは第１６Ｃ図に示された集積アクセス制御ポィ
ンタによって指示される。集積アクセス制御ポインタは
先に記述されたシステムベースの一語の拡張を表わす。
ＩＡＣポィンタはアドレスＢＡＲ＋９２に位置し、そし
てそれはシステムベースの端を一語過ぎている。ＩＡＣ
ポインタ・フオーマツトは“ゼロでなければならない”
フィールド１６３０、Ｇ一番号１６３１、及び変位１６
３２を含む。Ｇ−番号は、〆前に記述されたようなＧ−
セグメントの番号である。変位は、ページ記述子リング
の初めが開始するところのＧーセグメント範囲内の変位
である。主メモリに含まれた全ページのページ記述子は
そのとき伝統的チュィン・フオーマット内にいつしよに
リンクされる。次の記述子及び先の記述子のフィ−ルド
はリンクを形成する。第１７図は主メモリ内にデー夕べ
−スベージの位置を実施するためのハードウェアノファ
ームウエア‘フロウ・チャートを示す。 このファームウェアは、領域−ページーラィン番号ポィ
ンタを取り出し、ページが主メモ川こあるかを初めに決
定し、そして次にそれが主メモリ内に存在するならばペ
ージのページ記述子を伝達する。ファームウェアは１７
０１に示されるように始まる。第一のファームウェア動
作は１７０２に示されたように起こる。 そしてそこでＩＡＣポインタの主メモリ・フェッチはＢ
ＡＲ＋９２の位置でなされる。（ＩＡＣポィンタは第６
図に示されているようにシステム・ベースに組み合わさ
れる。）このメモリ・フェツチの結果として、メモリ・
アクセス例外１７０３が起こる。メモリ・アクセス例外
は物理的メモリあるいはメモリ読み込みエラーからなさ
れる。ファームウェアによって取り出された次のステッ
プは１７０４に示されている。そしてそこでＭ旧２フィ
ールドはゼロであることをチェックされる。（第１６Ｃ
図参照）そのフィールドがゼロでないと発見されるなら
ば、そのときシステム−チェック１７０５が発生する。
システム・チェックの発生で、システムは診断ステート
に入る。ＭＢ２フイールドがゼロであるならば、ブロッ
ク１７０６は次に実行される。 ＩＡＣフィールドのＧ−番号は一時レジスタＧに伝達さ
れる。変位フィールドは一時レジス夕Ｇに伝達される。
変位はまた“最初のポインタ”と呼ばれる位置のスクラ
ツチパッド・メモリに伝達される。ブロック１７０７は
次に実行される。主メモリのフェッチはページ記述子を
命令取り出しのためにアドレスＧ，Ｄでなされる（第１
６Ｂ図参照）。このフェッチは以前に記述されたように
Ｇ、Ｄアドレッシングの慣習に従ってなされる。Ｇ、Ｄ
アクセス例外１７０８はこのメモリフェツチの結果とし
て発生する（たとえばセグメント、非合法的Ｇ−Ｄセグ
メント記述子からである）。ファームウェア・サブルー
チンによってチェックされる領域・ページ・ラインの領
域番号及びページ番号は一致させるためページ記述子の
領域番号フィ−ルド１６２２及びページ番号フィールド
１６２４と対照して比較される。もし領域及びページ番
号が一致するならば、ブロック１７１０が実行され、フ
ア−ムウェア・ルーチンがスクラツチパツドメモリにロ
ードされる主メモリから取り出されたばかりのページ記
述子とともに完了する。現在のページ記述子の領域ある
いはページ番号がチェックされる領域−ページーラィン
の領域及びページ番号に等しくないならば、ブロック１
７１ １が実行される。 現在のページ記述子の次の記述子フィールド１６２０は
一時的スクラツチパツドの位置の内容、“最初のポィン
タ”と対照してチェックされる。もしこれらの２つの値
が等しくないならば一時レジスタＤが現在のページ記述
子の次の記述子フィールドと共にロードされるブロック
１７１３が実行される。ステップ１７１３に続いてファ
ームウェアによる分岐は、新しいページ記述子（それは
次の記述子によりアドレス指定される）が今取り出され
、続いてチェックされるステップ１７１０に対してなさ
れる。ステップ１７１ １に戻って、もし次の記述子が
一時的スクラツチ・パッド位置の内容と、“最初のポイ
ンタ”と等しいならば、これはメモリ内にある全ページ
を記述するページ記述子の全リングがファームウェアに
よって捜し出される領域一ページを発見しないで今使い
尽くされたばかりであることを示す。 この場合、必要なべ−ジが主メモ川こ位置されていない
ことを示すページ例外１７１２が生じる。その例外に続
いて、適当なソフトウェア動作が生じ、この必要なべー
ジを主メモリに移す。次に第１８図において、主メモＩ
Ｊ‘こおいてデータベースベージを位置指定する為の機
構を実施する為に必要なハードウェアに対するブロック
ダイヤグラムが表示される。 この機構は位置指定ページ作動用フリップフロップ１８
５１のセットにより作動され、前記フリップフロップは
中央処理ユニット１０４の算術論理ユニット１３１７の
補助メモリ１３１７Ａに位置される。位置指定ページ作
動用フリップフロッブ１８５１をセットする以前に、そ
のページ記述子が位置指定されるべき領域ページ数が、
領域一ページレジスタ１８５２にロードされる。領域一
ページレジスタの内容は、次に適正な領域一ページ記述
子が位置指定された時を検出する為に使用される。位置
指定ページ作動用フリッブフロツプ１８５１の論理１に
対するセット動作がＡＮＤゲート１８５４を駆動し、こ
の為境界アドレスレジスタ１８５３の内容が加算器１８
５６に入力される。 加算器に対する他の入力は一定値９２で、これはハード
ウェアレジスタ１８５５に記憶される。加算器１８５６
は、中央処理ユニット１０４の算術論理ユニット１３１
７に位置される。加算器１８５６の出力は、ＡＮＤゲー
ト１８５７に接続されている。ＡＮＤゲート１８５７の
駆動は、加算器１８５６の内容をメモリシステム１８５
９のメモリアドレスレジスタ１８５８に転送させる。こ
の様に、ＢＡＲ＋９２のアドレスは、メモリアドレスレ
ジスタ１８５８に転送される。前述に如く、このアドレ
スは、システムベースに位置される集積アクセス制御ポ
ィンタのアドレスである。山Ｃポィン外ま、メモリシス
テム１８５９から読出される。位置指定ページ作動用フ
リップフロップ１８５１からの出力信号は反転増中装置
１８８６により論理零に反転されて、この論理零は更に
、メモリシステムの議出し／書込みフリップフロップ１
８８７を論理零にセットする（メモリ講出し動作）為に
使用される。この様に、メモリシステムがメモリアドレ
スレジスタ１８５８のロード動作を検出した後、メモリ
議出し動作が開始される。メモリ議出し動作の結果、メ
モリアクセス例外動作が生じ得る。前述の如く、メモリ
アクセス例外動作は、例外取扱機構の作動を惹起する。
この例外取扱機礎は、この様な例外動作がメモリシステ
ムにより検出されると、メモリアクセス例外フリツプフ
ロツプ１８６０のセット動作により作動される。メモリ
動作が通常の如く完了すれば、メモリ動作完了フリップ
フロップ１８６１が論理１にセットされて、メモリから
謙出されたＩＡＣポィンタの内容は、メモリデータレジ
スタ１８６２に転送される。このメモリ動作完了フリッ
プフロップ１８６１は、次にＡＮＤゲート１８６３を介
してメモリデータレジスタの内容の転送を駆動する。Ｉ
ＡＣポィンタを表すこれ等の内容は、第１６Ｃ図に示す
如きフオーマツトとなる。ＩＡＣポインタのＭＢ７フィ
ールド１６３０は、算術論理ユニット１３１７に位置さ
れるコンパレ−夕１８６５に接続される。 このコンパレータ１８６５は、ＭＢ７フィールドを２進
数０の数値を含むレジスタ１８６４と比較する。もし等
しくない条件が検出されると、システムチェックフリツ
プフロップ１８６６は数値１にセットされる。コンパレ
ータ１８６５が等しい条件を検出する場合は、等しい信
号は、Ｇ番号１６３１の転送を駆動し、ＡＮＤゲート１
８６７を介してＩＡＣポィンタの変位フィールド１６
３２をＧレジスタ１８７３とＤレジスター８７４に対し
て駆動する。Ｄレジスタ１８７４への転送の為の論理回
路については以下に記述する。位置指定べ−ジ作動用フ
リップフロツプ１８５１のセット動作は、最初のフリッ
プフロップ１８６９のセッテイングを惹起する。 このフリップフロップは、数値１にセットされて、Ｄレ
ジスタ１８７４が最初にロードされる事を表示する。こ
の様に、最初のフリップフロツプ１８６９の出力は、Ａ
ＮＤゲート１８６７の出力に沿ってＡＮＤゲート１８７
１に接続され、前記ＡＮＤゲートはＩＡＣポィンタのＤ
変位フィールドを含んでいる。ＡＮＤゲート１８７１を
介して、ＩＡＣポインタの変位フィールドは、ＯＲゲー
ト１８７２を介してＤレジスター８７４に転送される。
最初のフリップフロップ１８６９の出力も又、ＡＮＤゲ
ート１８６７（ＩＡＣポィンタの変位フィールドを含む
）に沿ってＡＮＤゲート１８６８に接続される。この様
に、最初のポインターレジスタ１８７０‘ま「ＡＮＤゲ
ート１８６８を介して、このポインタから得る最初の変
位数値でロードされる。最初のポインターレジスター８
７０の使用については以下に記述する。又、最初のフリ
ップフロップ１８６９の出力は、自体のリセット入力に
接続される。この様に、最初のフリップフロツプが論理
１にセットされ、かつ最初のポインターレジスタ１８７
０と０レジスター８７８をロードさせた後、最初のフリ
ップフロップは次いで論理寒にリセットされる。Ｇレジ
スタ１８７３とＤレジスタ１８７４が一たんロードされ
ると、Ｇ、○アクセス機構１８７５が作動する。 この機構は、ＧおよびＤレジスタにより与えられたアド
レスにおける王〆モリのフェッチをしてページ記述子（
第１６Ｂ図参照）をフェッチミせる。この機構は、主メ
モリをして、前述の如くアドレス指定するＧ、Ｄの規則
に従ってフェッチさせる。Ｇ、Ｄアクセス例外動作は、
このメモリのフェッチの結果として生じ得る（例えば、
セグメントから違法Ｇ−Ｄセグメント記述子）。この様
な例外動作が検出されると、Ｇ、Ｄアクセス例外フリッ
プフロップ１８７６は論理１にセットされ、これは更に
例外取扱装置機構を作動させる。さもなければ、Ｇ、Ｄ
アクセスの完了と同時に、機構１８７５はフェツチされ
たデータをページ記述子レジスタ１８７７に転送する。
ページ記述子１８７７に転送されたデータは、第１６８
図に示す如きフオーマットである。ページ記述子レジス
タ１８７７のロード後、領域番号１６２２とページ番号
１６２４は、算術論理ユニット１３１７に位置されたコ
ンパレータ１８７８に入力される。 この時、ページ位置指定機構の開始時にロードされる領
域一ページレジスタ１８５２に位置された領域ページ番
号も又コンパレータ１８７８に入力される。もしコンパ
レータが一致する比較内容を見出すならば、所望のペー
ジ記述子がロードされ、機機そその機能を完了する。こ
の様に、コンパレータ１８７８の一致比較ラインは、位
置指定ページ完了フリップフロップ１８７９に接続され
る。この信号は、このフリツブフロツプを論理１の状態
にセットして、ページ位置指定機構の完了を信号する。
もしコンパレータ１８７８が非一致条件を信号すると、
ＡＮＤゲート１８８０に接続された非一致信号は、次の
記述子１６２０のページ記述子レジスタ１８７７からコ
ンパレータ１８８３へ、又ＡＮＤゲート１８８５への転
送を可能にする。コンパレータ１８３３は、次の記述子
１６２０を最初のポィン夕１８７０と比較する。一致比
較条件が検出される場合、ページ記述子の全ポインター
チェーンが探索され、所望のページ記述子は位置指定さ
れない。この様な条件下では、所望の領域ページは主メ
モリ内になく、この為コンパレータ１８３３の一致は、
ページング例外フリツプフロップ１８８４をセットする
為に使用される。この例外取扱機構は次にフリップフロ
ップ１８８４のセッティングにより作動される。ページ
記述子レジスタ１８７７からの次の記述子１６２０を含
むＡＮＤゲート１８８０の出力も又ＡＮＤゲート１８８
５に接続される。 このＡＮＤゲートは、コンパレータ１８８３の非一致信
号により駆動される。この非一致条件は、各ポィンタの
ページ記述子チェーンに端末に到達しない時生じる。こ
の様に、非一致信号が論理１でない時、次の記述子フィ
ールドは、ＡＮＤゲート１８８３からＡＮＤゲート１８
８２に転送される。ＡＮＤゲート１８８２への他の入力
は、反転増中装置１８８１からの信号である。ＡＮＤゲ
ート１８８１からのこの信号は、最初のフリツプフロツ
プ１８６９の反転出力を表わす。この様に、反転ＡＮＤ
ゲート１８８１による信号出力は、最初のフリップフロ
ップ１８６９が論理零にあるときに論理１にあり、従っ
てＡＮＤゲート１８８２は、次の記述子フィールド１６
２０をＯＲゲート１８７２に転送し、これが更にＤレジ
スタ１８７４に接続される様に駆動される。これ等の一
連の論理ゲートを介し、次の記述子フィールドがページ
記述子１８７７から○レジスタ１８７４に転送され、Ｇ
、Ｄアクセス機構はこの時再び作動可能なる。Ｇ、Ｄア
クセス動作のサイクルは、この時再び作動され、新しい
ページ記述子がフェツチされてページ記述子レジスター
８７７にロードされる。この新らしいページ記述子のフ
ェッチ動作は、１８７８のコンパレー夕が所望のページ
記述子を検出するか、コンパレータ１８８３がページ記
述子チェーンの端部を検出する迄繰返される。本文で述
べたハードウェアノフアームウェアシステムの更に重要
な２つの要素は、第１９Ａおよび１９Ｂ図に示される。 第１９Ａ図のセット記述子は、与えられたセットの性状
を記述する為に使用される。第１９Ａ図に示される如く
、Ｐフィールド１８０２は、このセットの記録ボインタ
のポインタークラス（モード）を記述する２ビットのフ
ィールドである。オーナーおよびメンバーの全ての記録
は、与えられたセットに対して同じポインタークラスの
ポィンタを有する。セット記述子１８０３のオーナーポ
インタフイールドは、メンバー記録がオーナ−記録（第
１５Ｃ図参照）に対する「オーナーポインタ」を含む場
合に１セットされる。「他のポインタ」フィールド１８
０４は、オーナーおよびメンバー記録が最初の、最後の
、次の、および先のポインタを持っているかどうかを記
述する「セット編成モード」フィールドＫ１８０５は、
現行のセットに使用されているセット編成のモードを記
述する。「リンク」セットのモードについてのみ本文に
より詳細に開示する、然しながら、表配列又はリスト配
列の如きセツト編成の為の他のモードへの拡張能力は存
在する。「変位」フィールド１８０６は、メモリにおけ
る記録の初めからそのレコード‘こおけるポインターシ
ーケンスの初め迄のオフセットを表わすのに使用される
（第１５Ａおよび１５Ｂ図参照）。第１９Ａ図に技術さ
れる如きセット記述子は、ハードウェア／ファームウェ
アに照合されたセットの記述を与えるセットで動作する
時、データベース命令により常にアクセスされる。第１
９Ｂ図に示す如き記録記述子は、レコードのある特性を
記述する為に使用される。 Ｆフィールド１８０２は、記録フオーマットの記述の為
に使用される。記録のフオーマツトは、第１５Ａおよび
１５Ｂ図に記述した如く、バーチュアルメモリ記録がデ
ータベース記録のいずれかである。「記録タイプ」フィ
ールド１８２１は、記録のタイプを表示し、第１５Ａお
よび１５Ｂ図に示される如きメモリにおける実記録のタ
イプフィールドにロードされる。「記録長さ」フィール
ド１８２２は、どんな実長さで記録が主メモリにあって
第１５Ａおよび１５Ｂ図に示す如きメモリ記録にロード
されるかを表示する。実際のデータベース命令は、第２
０Ａ乃至２０Ｆ図に示す如き６つのフオーマットの１つ
である。 第２０Ａ図に示されるＧＲＯＰフオーマツトは、「演算
コード１９１０」と、「零でなければならない」フイー
ルド１９１１と、「ベースレジスタ一番号１９１２と、
「桶数コード」１９１２とを含んでいる。 「ベースレジスタＪは記録のセグメント化されたアドレ
スを含んでいる。「補数コード」は「演算コード」によ
り記述される特定の命令のこれ以上の区別の為に使用さ
れる。第２０８図に示されたＸＩフオーマットは、演算
コード１９２０と、演算コードのこれ以上の区別に使用
される補数コード１９２１と、アドレスシラブル１９２
２と、零でなければならないフィールド１９２３と、論
理的削除フィールド１９２４と、ポインタ−モードフイ
ールド１９２５と、ＢＲフィールド１９２６とを含んで
いる。 ベースレジスタは、レコードのセグメント化されたアド
レスを含んでいる。アドレスシラプル１９２２は、その
いくつかの用途の為、動作されるべきセットのセット記
述子を指示する。アドレスシラブルは、前述の如きアド
レス生成の為の規則に従って、セグメント化されたアド
レスに生成される。第２０Ｃ図に示されたＰＸＤＸフオ
ーマツトは、演算コード１９３０と、これ以上の区別に
使用される補数コード１９３１と、１つのアドレスシラ
ブルＡＳＩ Ｉ９３２と、零でなければならないＭＢＺ
Ｉフィールド１９３３とベースレジスタ１９３４と、２
番目の零でなければならないＭＢＺ２フィールド１９３
５と、２番目のアドレスシラブルＡＳ２ １９３６とか
らなる。再びベースレジスタは記録のセグメント化され
たアドレスを含んでいる。第１のアドレスシラブルＡＳ
Ｉ Ｉ９３２はセット記述子を指示する。第２のアド
レスシラブルＡＳ２ １９３６は２進整数のアドレス指
定に使用される。第２０Ｄ図に示されたＢＲＸフオーマ
ツトは、演算コード１９４０と、命令を更に区別する為
に使用されるタイプフィールド１９４１と、ベースレジ
スタフイールド１９４２と、アドレスシラプル１９４３
とを含んでいる。 このベースレジスタは、記録のセグメント化されたアド
レスを含んでいる。このアドレスシラブルは、セット記
述子をアドレス指定する為に使用される。第２０Ｅ図に
示されたＤＸＧＲフオーマツトは、演算コード１９５０
と、命令を更に区別する為に使用されるタイプフィール
ド１９５１と、第１のベースレジスタ番号ＢＲ１ １
９５２と、アドレスシラブル１９５３とも零でなければ
ならないＭＢＺＩフィールド１９５４と、第２のベース
レジスタ番号ＢＲ２ １９５５と、「前後一般初段後」
フィールド１９５６と、第２の零でなければならないＭ
ＢＲ２フィールド１９５７とを含んでいる。 ２つのベースレジスタは、メモリに位置する２つの異な
る記録をアドレス指定する為に使用されるアドレスシラ
ブルは、セット記述子のアドレス指定に使用される。 「前後一般初最後」フィールドは、セット内の記録の所
望の位置設定を記述する。第２０Ｆ図に示すＯＰＤＤフ
オーマットは、演算コード１９６０と、特定データベー
ス動作の記述に使用されるプリミティブフィールド１９
６１と、命令を更に区別する為に使用されるタイプフイ
−ルド１９６２と、ポインターフィールドの記述に使用
されるＰフィールド１９６３と、オーナ‐およびメンバ
ー記録のポィンタを記述する「技初最後−次、先」ポイ
ンターフィールド１９６５と、ポインターシーケンスの
初めに対するオフセットを記述する変位フィールド１９
６６とｔ ベースレジスタ数を含むＢＲフィールド１
９６７とを含んでいる。 このベースレジスタは、主メモ川こおける記録のセグメ
ント化されたアドレスを含んでいる。テスト記録タイプ
・データベース・命令は：ファームウェア／ハードウェ
アを働かせるマシン命令であって、参照記録タイプの含
まれる記録記述子（第１９Ｂ図参照）をフェッチするも
のである。 そして、ベース・レジスタによって指定される。チェッ
クされるべき記録の記録タイプはフェッチされ、比較が
なされる。比較の結果に従って、状態レジスタのコンデ
ィションコードがセットされる。テスト記録タイプ命令
は、第１９Ｂ図に示されるようにＸＩフオーマツトのも
のである。テスト・記録・タイプ・命令についての、フ
ァームウェアのフロー・チャートは第２１図に示されて
いる。 ファームウエアのフロー・チャートのオペレーション２
００１において、命令のフオーマツトがチェックされる
。オペレーション２００３において、参照記録・タイプ
の含まれる記録記述子のチェックがなされる。次いで、
オペレーション２００５において、ベース・レジスタに
よつてアドレス指定された記録の記録・タイプがフェツ
チされ、そしてオペレーション２００７において、２個
の記録・タイプの実際の比較がなされる。オペレーショ
ン２００８および２００９においては、比較の結果に従
って、記録・タイプが相等しいければ“１”に、相異し
ていれば“０”にコンディションコードのセットがなさ
れる。オペレーション２０１０および２０１１において
、ハードウェアノフアームウェアの命令か完了する。第
２１図について、より詳細に検討すると、先ずオペレー
ション２００１においては、命令のＭＢＺフィールド１
９２３（第２０Ｂ図参照）がゼロであるかどうかチェッ
クされる。このゼロ・チェックは、命令・フェッチ・ユ
ニット（第１３Ａ図参照、ＩＦＵ１３１８）から演算論
理ユニット１３１７内のレジスタに命令を転送すること
によってなされる。このレジスタで行われるハードウェ
ア・チェックで、ＭＢＺにゼロが検出されなければ、フ
ァームウェアは第２１図に２００２で示される例外処理
に分岐される。この例外処理は不法フオーマット・フィ
ールド例外処理と呼ばれるものである。（なお、データ
例外処理菱贋という名称の米国特許願第５２８９５５号
を参照。）Ｍ欧がゼロであれば、ファームウエアはオベ
レ・‐ション２００３へと進み、ここで命令のアドレス
シラプル１９２２から引出されたアドレスにおいて、メ
モリに対して４バイトのフェツチがなされる。アドレス
シラブルを区分されたアドレスに展開することは、セグ
メント・アドレス展開方式（米国特許第３９総０９６号
に記述されている。このアドレス展開は、アドレス制御
ユニット（第１３Ａ図参照、ＡＣＵ１３１９）によって
行われる。王〆モリに対するフェツチの結果として、メ
モリ・アクセスの例外（操作）が、第２１図に示される
ように、２００４において生じることがある。メモリ・
アクセス例外（操作）の例としては、セグメント外、セ
グメント不存在、主・メモリ外などがある。フェッチさ
れる４バイトの初めの２５ビットは、第１９Ｂ図に記述
されているように、記録記述子を構成している。オペレ
ーション２００５においては、主メモリに対するフェッ
チがなされ、この命令によって指定される記録の記録・
タイプが定められる。 命令によって指定される記録は、命令のフィールド１９
２６にあるベース・レジスタＢＲを介して定められる。
主メモＩＪＩこ対するこのフエツチは２バイトのフェツ
チであり、その初めの１０ビットには、第１５Ａ図（フ
ィールド１５０１）および第１５Ｂ図（フィールド１５
１０）に示されるように、バーチュア・メモリ・記録と
データベース・記録の双方の記録タイプが規定されてい
る。フヱッチされた、この記録タイプは、データ・マネ
ジメント（管理）ユニット１３２１に転送される。この
メモリ・フェッチの結果として、メモリ・アクセス例外
（操作）２００６の生じることがある。記録タイプを規
定する１０ビットがメモリ・ユニット１０２（第１図参
照）からデータ・マネジメント。ユニット１３２１に転
送されたあと、ファームウェア・コントロールにおいて
、指定されたレコードの１０ビットの記録タイプが算術
論理ユニット１３１７に転送される。この時一点１こお
いて、算術論理ユニットには、アドレスシラブルによっ
て指定され、オペレーション２００３においてフェツチ
された参照記録タイプと、ベース・レジスタを介して命
令によって指定され、オペレーション２００５において
フェツチされた記録の記録タイプの双方が含まれている
。 オペレーション２００７においては、フアームウェアは
、ベース・レジスタによって指定された記録タイプと参
照記録タイプの間で比較をする。この比較は算術論理ユ
ニット内のメイン加算ユニットによって、比較機能を利
用して行われる。フアームウエア・コントロールにおい
て、２個の比較された記録タイプが相等しいことが検出
されると、ファームウエアはオペレーション２００９に
分岐される。比較の結果、両者が相異していれば、ファ
ームウエアはオペレーション２００８に分岐される。フ
ァームウェアが、指定された記録の記録タイプと参照記
録タイプの間で相等しいことを検知し、オペレーション
２００９に分岐されたものとすると、状態レジスタ（第
２図、２０７参照）の状態コードは、ハードウェア／フ
ァームウェアにより“１”にセットされる。 次いで、オペレーション２０１１へと進み、ここで命令
は完了し、ハードウェア／ファームウェアは、次の命令
へと分岐される。（指定された）記録の記録タイプと参
照記録タイプの間の比較により、両者が相異していると
いう結果が生ずれば、オペレーション２００８へと分岐
され、ここで、状態レジスタ２０７の状態コードは、ハ
ードウエアノフアームウヱアによつて“０”にセットさ
れる。 オペレーション２００８に続いて、ファームウェアはオ
ペレーション２０１０‘こ分岐し、ここで命令は完了し
て、次の命令へ分岐される。さて第２２図を参照すると
、ここには、この発明のテスト・記録・タイプ・データ
ベース・命令を実行するために必要なハードウェアがブ
ロック図として表示されている。 テスト・記録・タイプ・命令検知手段２２０１によって
表示されるように、テスト・記録・タイプ・命令を受け
ると、この命令は命令バッファ２２０２内に一時的に蓄
積される。この命令バッファは、中央処理ユニット１０
４の命令フヱッチ・ユニット１３１８内に設けられてい
る。前述されたように、命令バッファ２２０２に転送さ
れるテスト・記録・タイプ。命令は、第２０Ｂ図に示さ
れるようなＸＩフオーマツトのものである。ＭＢＺフイ
ールド１ ９２３は、直ちにコンパレータ２２０３によ
ってゼロ・ビット群２２０４と比較される。コンパレー
タ２２０３から相等しくないという信号が出されると、
不法フオーマット・フィールド・フリツプ・フロップ２
２０５がセットされ、これによって例外処理（操作）機
構の起動がなされることとなる。テスト・記録・タイプ
・命令の例外（操作）は次いで完了する。コンパレータ
２２０３によって相等しいことが示されると、テスト・
記録・タイプ・命令は、後述されるように、続けて実行
される。また、テスト・記録・タイプ・命令検出手段２
２０１によるテスト・記録・タイプ・命令の検出にとも
ない、記述子の読み出しフリツプ・フロップ２２０８の
出力が論理“１”にセットされる。 このフリップ・フロッブの出力は、記述子の読み出し信
号として参照される。ＡＮＤゲート２２０６は、記述子
の読み出し信号とコンパレータ２２０３の相等しいとい
う信号とによって可能化されて、アドレスシラブル１９
２２をアドレス制御ユニット２２０７に転送するように
される。アドレスシラブルが供給されると、セグメント
アドレス展開方式なる特許願中で記述されているように
、アドレス制御ユニット２２０７において、アドレスシ
ラブルはメモリ・アドレスに変換される。アドレス制御
ユニット２２０７によって展開されたメモリ・アドレス
は、メモリ・アドレス・レジスタ２２０９に転送される
。メモリ・アドレス・レジスタ２２０９の内容は、次い
でメモリ・システムのメモリ・アドレス・レジスタ２２
１０１こ転送される。テスト・記録・タイプ・命令検出
手段２２０１は、また、反転ＡＮＤゲート２２ １ １
に結合され、このゲートは次いでメモリ・システムの論
出し／書込みフリップ・フロツプ２２１２に結合されて
いる。 テフ．ト記録タイプ・命令検出手段の信号が論理“１”
であれば、ゲート２２１１の出力は論理“０”となり、
これにより、議出し／書込みフリツブ・フロツプ２２１
２は“０”にセットされることとなる。メモリ・アドレ
ス・レジスタ２２１０がロードされ、議出し／書込みフ
リップ・フロツプ２２１２が論理“０”にセットされた
ことがメモリ・システム２２１３によって検知されると
、メモリ議出し演算が開始される。メモリ・システムの
オペレーションについてはトセグメントァドレス展開方
式なる特許腿中に記述されている。メモリ・オペレーシ
ョンの結果、セグメントアドレス展開方式なる特許豚中
で記述されているように、メモリ・アクセス例外（操作
）２２１４の生ずることがある。このような例外（操作
）が生ずると、メモリ・アクセス例外（操作）フリツプ
・フロツブが論理“１”にセットされる。例外オペレー
ションという特許膿中で記述とれているように、例外オ
ペレーション手段が起動される。そうでなければ、メモ
リ・オペレーションは正常に完了し、メモリ・オペレー
ション完了フリツプ・フロツプ２２１５が論理“１”に
セットされる。メモリ・オペレーション完了フリップ・
フロップ２２１５が論理“１”状態に移行するとともに
、メモリ・システム２２１３から謙出されたデータは、
メモリ・データ・レジスタ２２１６に転送される。記述
子議出し信号が論理“１”であるとともに、メモリ・オ
ペレーション完了フリップ・フロップ２２１５が論理“
１”し、移行することにより、メモリ・システムからそ
の直前に議とられた記録記述子の記録タイプ・フィール
ド１８２１を可能化し、メモリ・データ・レジスタ２２
１６から、ＡＮＤゲート２２１７を通して、記述子記録
タイプ・レジスタ２２１８‘こ転送されるようにする。
また、メモリ・オベレ−ション完了フリップ・フロップ
２２１５の出力は、記述子講出しフリッブ・フロップ２
２０８のリセット入力側に結合されることが認められる
。 このようにして、メモリ・オペレーション完了フリツプ
・フロップ２２１５が論理“１”に移行することにより
、記述子議出しフリップ・フロップ２２０８は、“０”
に低下されることになる。記述子論出し信号は反転ＡＮ
Ｄゲート２２３８に結合されているため、記述子の論出
し信号が“０”に低下されることにより、反転ＡＮＤゲ
ート２２３８の出力は“１”に上昇されることとなり、
かくして、ゲート２２３８の出力が記録タイプ講出しフ
リツプ・フロップ２２２０のセット入力側に結合されて
いることから、記録タイプ議出しフリツプ・フロップ２
２２０は論理“１”にセットされることとなる。このフ
リツプ・フロツプ２２２０の出力は、記録タイプ議出し
信号として参照される。命令バッファ２２０２のベース
・レジスタ・フィールドＢＲＩ９２６はＡＮＤゲート２
２２１に結合されている。 このＡＮＤゲートは記録タイプ議出し信号によって可能
化される。このようにして、記録タイプ論出し信号が論
理“１”に上昇されることにより、ベース・レジスタ・
フィールドＢＲＩ９２６（の内容）は、ＡＮＤゲート２
２２１の結合を介して、アドレス・制御・ユニット２２
０７のベース・レジスタ入力部２２２２に転送される。
アドレス制御ユニット２２０７が、そのベース・レジス
タ（ＢＲ）の入力部２２２２内のベース・レジスタの番
号が供給されると、その結果として、該当する番号の入
力されたベース・レジスタの内容が読出される。このオ
ペレーションは、典型的なスクラッチパツド・メモリの
議出しオペレーションである。アドレス制御ユニットか
らのベース・レジスタの内容の出力は、ＯＲゲート２２
２３を介して、アドレス制御ユニットのベース・レジス
タ出力部２２２４に出される。ベース・レジスタ出力部
２２２４の出力は、次いで、記録タイプ議出し信号によ
って可能化されるＡＮＤゲート２２２５に結合される。
ＡＮＤゲート２２２５の出力は、アドレス制御ユニット
２２０７に結合されている。アドレス制御ユニットは、
ベース・レジス夕の内容（第２図参照）が供給されると
、セグメントアドレス展開方式なる特許厭中に記述され
ているように、これらの内容をメモリこアドレスに変換
する。かくして、アドレス制御ユニットの出力は、再び
、メモリ・アドレス・レジス夕２２０９に、次いでメモ
リ・システムのメモリ・アドレス・レジスタ２２１０に
転送されるアドレスとなるものである。また、そのメモ
リ・アドレス・レジスタ２２１０１こ新しいアドレスが
ロードされ、読出し／書込みフリツプ・フロッブ２２１
２が論理“０”にセットされたことがメモリ・システム
２２１３によって検知されると、メモリ議出しオペレー
ションが開始されることとなる。 メモリ・システムのオペレーションについては、セグメ
ント・アドレス展開方式なる特許顕中に記述されている
。メモリ謙出しオペレーションの結果として、セグメン
トアドレス展開方式なる特許磯中に記述されているよう
に、メモリ・アクセス例外（操作）２２１４の生ずるこ
とがある。このような例外（操作）が生じると、メモリ
・アクセス例外（操作）フリツプ・フロツブ２２１４は
論理“１”状態にセットされる。そして、例外処理（操
作）方式なる特許顔中で記述されているように、例外処
理（操作）手段が起動される。そうでなければ、メモリ
・オペレーションは正常に完了して、メモリ・オペレー
ション完了フリツプ・フロツプ２２１５が論理‘‘１”
にセットされる（メモリ・オペレーション完了フリツブ
・フロツプ２２１５は、メモリ・オペレーションが開始
されると、いつでも論理“０”にセットされるほのであ
る）。メモリ・オペレーションの完了とともに、記録の
記録タイプ（第１５Ａ図および第１５Ｂ図の１５０１ま
たは１５１０）を表わす、メモリ・システムから鈴出さ
れたデータはメモリ・データ・レジスタ２２１６に転送
される。メモリ・システム内の記録から謙出され、メモ
リ・データ・レジスタ２２１６に転送された記録タイプ
は、ＡＮＤゲート２２２６に結合される。 このゲートは、記録タイプの講出し信号と、メモリ・オ
ペレーション完了フリップ・フロップ２２１６（の出力
）とによって可能化される。かくして、この命令の実行
中に行われた第２のメモリ・オペレーション完了ととも
に、記録から読出された記録タイプは、ＡＮＤゲート２
２２６を通して転送され、コンパレータ２２２７への入
力とされる。コンパレータ２２２７への別の入力は記述
子記録タイプ・レジスタ２２１８からのものである。こ
れは、第１のメモリ・オペレーションにおいて謙出され
た記述子からえられた記録タイプが予めロＭドされてい
たものである。コンパレータ２２２７によって、２個の
記録タイプが相等しいものと検知されれば、ＡＮＤゲ−
ト２２３３に結合されている相等しいという信号は、レ
ジスタ２２３２に含まれている２進値０１をＯＲゲート
２２３４に転送できるようにされる。 コンパレータ２２２７によって、２個の記録タイプが相
異なっていると検知されれば、ＡＮＤゲート２２３１に
結合されている相異なるという信号は、レジスタ２２３
０に含まれている２進値００をＯＲゲート２２３４に転
送できるようにされる。また、メモリ・オペレーション
完了フリツプ・フロップ２２１５がＡＮＤゲート２２２
８に結合されていることが認められる。このゲートは、
記録タイプ読出し信号によって可能化される。ＡＮＤゲ
ート２２２８の出力は、セット条件コード・フリップ・
フロップ２２２９に結合されている。このフリップ・フ
ロップ２２２９は、第２のメモリ講出しオペレーション
が完了したあとで論理“１”にセットされるものである
（記録の記録タイプの読出しはテスト・記録・タイプ・
命令によって指定される）。セット条件コード・フリッ
プ・フロツプ２２２９の出力はＡＮＤゲート２２３５に
結合されており、かくして、ＯＲゲート２２３４を可能
化して、２進値００または０１を転送するための条件コ
ード・レジスタ２２３６に前記ＡＮＤ２２３５が結合さ
れている。条件コード・レジス外ま、実際には、第２図
に示されているような状態レジスタ２０７の始めの２ビ
ット（部分）である。セット条件コード・フリツプ・フ
ロツプ２２２９を論理“１”に移行させることは、また
、条件コード・レジスタ２２３６内で条件コードの値が
セットされると同時に、フリツプ・７ロツプ２２２９の
出力が結合されている命令完了フリツプ・フロツプ２２
３７が論理‘‘１”にセットされるようにすることであ
る。 命令完了フリツプ・フロツプ２２３７を論理“１”にセ
ットすることは、テスト・記録・タイプ・命令の完了を
表示することである。この発明の一美施例について開示
し、記述してきたが、当業者であれば、既述された発明
を実施するために多くの変更、修正をなしうるものであ
り、これもなおこの発明の範囲内に収まるものである。 かくして、この発明の権利範囲内で、同様な結果がえら
れるべく、多くのステップが別のステップによって交替
、置換されうるものである。この発明はへその特許請求
の範囲の記載によってのみ限定される。
このプロセスはプロセッサによって実行されている。中
間オペレーションフイード（ＭＯＩ）１０１３は、割込
みが生じるとき２進１に設定され、命令の実行中、すな
わちプロセスの完了前は、準備中である。拡張デコーモ
ードピットＥＸＴＤＩＯ１４は、このプロセスがこの機
械のエミュレーションモードにあるデコー拡張モードで
動作するとき１に設定される。プロセス主要語ＰＭＷＯ
の第４のバイトはデコ−拡張番号を含み、かっこのシス
テムがエミュレーションモードであるとき利用される。
プロセス主要語ＰＭＷＩはプロセス制御ブロックＰＣＢ
のバイト４−７に記憶される。 ＰＷＭＩの詳細は第１０ｃ図に示されている。 状態バイト１０１６はＰＭＷＩの第１のバイトであり、
かつ状態レジスタ内容を記憶する。マルチプロセッサバ
イトＭＰＩＯ１８はマルチプロセッサアーキテクチヤに
おいて重要であり、さもなければこのフィールドはゼロ
である。プロセス主要語１の第２と第４のバイトはそれ
ぞれＭＢＺフィールド１０１７と１０１９であり、かつ
それらは通常の動作の間ゼロでなければならない。プロ
セス主要語ＰＭＷ２はプロセス制御ブロックのバイト８
〜１１を占め、かつ第１０ｆ図に詳細に示されている。 第１０ｆ図を参照する。ビット４〜３１からのフィール
ドは、セマフオアのローカル・ネームＳＥＣ、ＳＲＡＩ
０２１を含み、そしてプロセスが待機もしくは中止ステ
ートのどちらかのとき、それにＰＣＢがリンクされる。 例外クラス及びタイプ・フイールド１０２３は、プロセ
スが例外後中止ステートにやる割込状例外のクラス及び
タイプを含む。ビット４〜１５からのフィールドは、プ
ロセスが前述したのとは異るステートにあるとき無意味
１０２２である。 プロセス主要語ＰＭＷ３はＰＣＢ内でバイト１２〜１５
を占め、かつデコー拡張テーブルを指示する。 ＰＭＷ３の詳細のために第１０ｇ図を参照する。ＤＥＴ
Ｓフィールド１０２４はテーブルへのェントリ数を限定
し、かつもしこのフイールドがゼロであるならば、デコ
ー拡張はこのプロセスには認められない。ＤＥＴＡフィ
ールド１０２５は１０ゞイトを単位にしたデコー拡張テ
ーブルの絶対アドレスであり、かつもしＤＥＴＳＺが０
でないときのみ重要である。 デコー拡張テーブルはＤＥＴＳＺヱントリから成る。各
ェントリは１バイトの大きさである。テーブルのＤＥＸ
Ｔ番目のェントリはプロセスのケーパビリテイを限定し
て、デコー拡張モードＤＥＸＴで動作させる。 ＤＥＸＴ番目のバイトが０のとき、デコー拡張番号ＤＥ
ＸＴは許されないのに対して、もしＤＥＸＴ番目のバイ
トが１ならば、デコー拡張番号ＤＥＸＴは許される。０
と１以外のＤＥＸＴの値は非合法である（第１０ａ図の
ＤＥＸｒ番号１００４参照）。 ＰＣＢ４００のバイト１６〜２３はそれぞれ２アドレス
スペース語ＡＳＷＯとＡＳＷＩを含み、各ＡＳＷはセグ
メントテーブル語のアレイへの指示器を含む。 ＡＳＷＯとＡＳＷＩの両方はそれぞれ、第１０ｈ図に示
されたのと同じフオーマツトを有する。セグメントテー
フル語のアレイのサイズはアレイ内のセグメントテーブ
ル語の数によって限定され、奥形的にはＡＳＷＯのため
に６つとＡＳＷＩのために８つから成る。ＳＴＷＳＺフ
ィールド１ ０３６はセグメントテーブル藷のアレイの
サイズを示す。セグメントテーブル語アレイフィールド
ＳＴＷＡＩ０２７は１６バイトを単位にしてアレイの絶
対アドレスＳＴＷＡを含む。すなわちアレイの絶対アド
レスはバイトでＳＷＡの１階である。 ＰＣＢのバイト２４〜２７は第１０ｉ図に詳細に示され
た例外語ＥＸＷを含む。 例外語は、プロセス主要語ＰＭＷ２内に記憶されたよう
なクラスに従うプロセス例外に続いてなされる動作を限
定する例外クラステーブルへの指示器（ＳＥＧ、ＳＲＡ
）１０２９を含む。 （第１０ｆ図参照）。例外語ＥＸＷのＭ故フィールド１
０２８は０でなければならない。ＰＣＢのバイト２８〜
３１内に位置したスタック語ＳＫＷは、プロセスが動作
していないときプロセスのスタツクのＴレジスタのトッ
プの値を含み、第１０ｉ図に詳細に示される。 第１０ｊ図を参照する。ビット０と１はＴＡＧフィール
ド１ ０３０を限定する。ＴＡＧはその内容によって記
述子のタイプを示し、かつＳＫＷのためにゼロでなけれ
ばならない。 ＳＫＷ語のビット２と３は保護目的のためにスタックの
セグメント・アドレスに関連したりング番号を含むリン
グフィールド１０３１を含み、そしてこの場合セグメン
ト’アドレスはゼロでなければならない。ビット４〜３
１はセグメント番号ＳＥＧと、セグメント関連アドレス
ＳＲＡＩ０３２を含み、かつそれはセグメントテーブル
で記述されるセグメントと、このセグメント内のセグメ
ント関連アドレスを識別するフィールドである。スタッ
ク語ＳＫＷは、プロセスが動作ステートを離れる毎に更
新される。それはこのプロセスが動作する毎にＴレジス
タの内容を再記憶するために使用される。この最後の場
合に、ＴＡＧＩ０３０とＲ川ＧＩ０３１はゼロであるか
テストされなければならず、さもなければ非合法なＰＣ
母例外が生じる。ＰＣＢ４００のバイト３２〜３５は、
時にはＩＣＣとして参照される命令カウンタ内容語ＩＣ
Ｗを含む。 第１０ｋ図を参照すると、命令カウンタ語にＷの詳細が
示され、ここでＴＡＧフィールド１０３３は２進００を
含まなければならない（すなわちゼロ以外の値は命令カ
ウンタにおいて非合法である）。 ビット２と３を占める現在のＲＩＮＧフィールド１０３
４は、主記憶装置状態の呼び出し権を決定するときに使
用されるプロセスの現在のリング番号を限定する。ビッ
ト４〜３１は、セグメント番号と実行されるべき次の命
令のアドレスを限定するセグメント関連アドレス（ＳＥ
Ｃ、ＳＲＡ）１０３５を限定する。 バイト３ ６〜３ ９のＭＢＺフイールドはゼロでなけ
ればならない。 （Ｍ故フイールドは常にゼロでなければならないフィー
ルドを示すということに注意）。 Ｍ欧語はＰＣＢが名前Ｊ、Ｐから呼び出される毎にテス
トされる。 もしそれがゼロでないならば、非合法ＰＣ財例外が生じ
る。 スタツクベース語ＳＢＷＯ−２はプロセス制御ブロック
４００内のバイト４０〜５１を占める。 これらの語は第１０１図に詳細に示されたのと同じフオ
ーマットを有する。それらはスタツクオベレーションの
間に利用され、かつ使用されるときはいつでもそれらの
ＴＡＧフイールド１０３６はＲｍＧフイールド１０３７
はゼロでなければならず、さもなければ非合法ＰＣＢ例
外が生じる。 ビット４〜３１は、それぞれリング０，１，２のために
スタックセグメントの第１のバイトのセグメント・アド
レス（ＳＥＤ、ＳＲＡ）１０３８を含む。プロセス制御
ブロック４００のバイト５２〜８３はベースレジスタ保
持領域（８語）のために指定されたスペースである。 バイト８４〜１４７は全ての汎用レジスタ（１虎積）の
値を保持するために利用される保持領域である。バイト
１４８〜１７９は科学レジス夕を保持するために利用さ
れる保持領域である（８語）。 ５つの２重語が、ＰＭＷＯ語のアカウン ト・モードビットが設定されるとき、時間アカウント目
的のためにＰＣＢゼロアドレス上方のＰＣＢ４００内に
備えられる。 これらの語はＰＣＢアドレスマイナス８からＰＣＢアド
レスマイナス４０川こ位置する。各語は、最初の５２ビ
ットにマイクロ秒単位で表わされた時間もしくは期間を
含み、ビット５２〜６３はゼロで満たされる。余剰時間
終了倍長語ＲＴ○（ＰＣＢ内の０上方の最初の８バイト
）は、終了例外が生じる前に、このプロセスに代ってプ
ロセッサによって実際上費やされるだけの時間を含む。 ＲＴＯ語は次のようにして更新される。すなわちプロセ
スが動作ステートを出る毎に、プロセスタイマー値はＲ
ＴＯ語内に記憶される。プロセスが動作ステートに入る
毎にプロセスタイマー値はＲＴＯからロードされる。バ
イト７〜１５の動作時間アカゥント ＲＵＡ倍長語はプロセスが動作ステートになった全プロ
セッサ時間を指定する時間カウンタである。 アカウント時間は、プロセスの代わりにプロセッサによ
って独占的に実際上費やされる時間である。ＲＵＡ語は
次の様にして更新される。すなわち、プロセスが動作ス
テートを出る毎に、プロセスタイマーＰＴの値は読み込
まれる。ＲＴＯとＲＴの内容の差はＲＵＡに加えられる
。（連続的に、ＰＴ値はＲＴＯ内に記憶される）。プロ
セスが中止されている時間は計算されないということに
注意されたい。ＲＴＯとＲＵＡ語は、もしアカウント・
モードビットが０に設定されていてさえ更新される。し
かしながら（後述される）ＣＥＴ、ＲＴＡ、ＷＴＡ語は
、プロセス主要語ＰＭＷＯのアカウント・モードビット
が１に設定されているときにのみ、プロセス制御ブロッ
クに備えられる。 それらはこの場合にのみ更新される。バイト１７〜２３
の待機時間アカウント ＷＴ鰭語は、プロセスが待機ステートにあった真の全時
間を記す実時間カウンタである。 ＷＴ婦語は次の様にして更新される。すなわちプロセス
が待機ステートを出る毎に、一日時計の時間値ＴＯＤが
読み込まれ、かつＴＯＤの値からＣＥＴ語の値を差し引
いた値はＷＴＡ語に加えられる。バイト２４〜３１に位
置した準備時間アカウントＲＴＡ語は、プロセスが準備
ステートにあった真の全時間を記す実時間カゥンタであ
る２重語である。 ＲＴＡは次の様にして更新される。すなわちプロセスが
準備ステートを出る毎に、一日時計の時間値ＴＯＤが読
みこまれ、かつＴＯＯの内容からＣＥＴの内容を差し引
いたものがＲＴＡに加えられる。バイト３２〜３９の現
在のェントリ時間 ＣＥＴ２重語は、プロセスが次のステート、すなわち準
備、待機、動作、そして中止ステートの一つに入る一日
の時間を含む。 システムベース構成 第６図を参照すると、システムベース６００のフォーマ
ットが示されている。 このシステムベースは絶対王〆モリ内にあり、かつファ
ームウェアによって開発され、そして読み出すことがで
きるが書きこむことのできない境界アドレスレジスタ（
ＢＡＲ）を通して呼び出すことができる。境界アドレス
レジスタＢＡＲはハードウェアのために指定された主メ
モリ内の領域の下方にあって、かつハードウェアのため
に指定されたメモリのこの領域とシステムベース６００
とを分離する。さて第６図を参照する。システムベース
６００は、現在動作中のプロセスのためにジョブステッ
プ番号とプロセス群番号（Ｊ、Ｐ）を含む多数のシステ
ム特質を含む。 プロセスＪ、Ｐのローカル・ネームから、相当するプロ
セス制御ブロックＰＣＢの絶対アドレスが得られる。Ｊ
テーブルのサイズ及びアドレスはＪテーブル語（ＪＴＷ
）の内容によって限定される。この藷はＢＡＲレジスタ
によって限定されたアドレスに置かれる。ＪＴＭのフオ
ーマツトは第１１ａ図に示されている。第１２図のサイ
ズ（ＪＴＳＺ）１１０１あるいはＪテーブル１２０４は
、２５５のエントリまであるＪテ−ブル１２０４のェン
トリ数を限定する。ＪＴＳＺＩ ＩＯＩは８ビットの正
の整数である。すねなわちもしＪがＪＴＳＺよりも大き
いならば、Ｊテーブルからの例外が生じる。Ｊテーブル
１２０４の絶対アドレスはＪテーブルポインタ１ １０
２を１針部こすることにより得られる。Ｊテーブル１２
０４はＪテーフルェントリを含み、そのフオ−マットは
第１１ｂ図に詳細に示されている。各Ｊテーフルェント
リは、Ｐテーブルポインタ１１０４を１６倍することに
よって得られるＰテーブル１２０５の絶対アドレスを限
定する。Ｐテーブルのサイズ（ＰＴＳＺ）１ １０３は
Ｐテーブルのェントリ数を限定する。ＰＴＳＺは８ビッ
トの正の整数であり、かつそれは典形的には０はら２５
５まで変化して、Ｐテーブルのェントリ数を指示する。
Ｐテーブルからの例外は、ＰがＰＴＳＺよりも大きいな
らば生じる。Ｐテーブル１２０５の各ェントリは、プロ
セス制御フロツクィンジケータ１ １０７を１針音する
ことにより、プロセス制御ブロック（ＰＣＢ）１２０６
の絶対アドレスを限定する。存在インジケータＰＩ Ｉ
０５は、２進０に設定されるときＰＣＢ１２０６の不存
在を指示し、かつ２進１に設定されるときＰＣＢの存在
を指示する。（存在ィンジケータＰＩＩ０６が０である
とき、空のＰテーフルェントリ例外が生じる）。Ｐテー
ブルインジケータのビット１〜７（第１１ｃ図）は０（
ＭＢＺ）１１０６でなければならず、さもなければ非合
法Ｐテーブルェントリ例外が生じる。システムベース６
０ ０のアドレスＢＡＲ十４において、Ｇテーブル語
（ＧＴＷ）のフオーマット・バイトがあり、第１１ｄ図
に詳細に示されている。 第１２図のＧセグメントテーブル１２１２のサイズ及び
アドレスはＧテーブル語（ＧＴＷ）の内容によって限定
される。Ｇテーブル１ ２ １ ２のサイズ（ＧＴＳＺ
）１１０８は、奥形的に２５５ェントリまであるＧテー
ブルのェントリ数を限定する。ＧＴＳＺは８ビットの正
の整数である。すなわちもしＧ番号がＧＴＳＺよりも大
きいならば、Ｇテーブルからの例外が生じる。Ｇテーブ
ル１２１２の絶対アドレスはＧテーブルボインタ１１０
９を１併音することにより得られる。Ｇセグメントテー
フルエントリのフオーマツトは２語サイズ（８バイト）
であり、かつＧセグメント記述子と呼ばれる。Ｇセグメ
ント記述子のフオーマットは第１ １ｅと１ １ｆ図に
詳細に示されている。全てのＧセグメント記述子は直接
的であり、それ故間接ビット１、１１１１は０でなけれ
ばならず。さもなければ非合法記述子例外が生じる。存
在ィンジケ−タＰＩＴＩＯは１ビットフィールドであり
、かつそれは２進１に設定されるとき、セグメントが、
その記述子が相当するセグメント番号の主記憶装置内に
限定されるということを示すのに対して、もしそれが０
にクリアされていたならばトセグメントは限定されず、
セグメント記述子への照会により、セグメント例外をし
そこなう。利用ビットＡＩｌ１２は１ビットフィールド
であり、かつそれはセグメントが利用できるかどうかを
指示する。それはこのセグメントが限定される場合にチ
ェックされるにすぎず、（すなわちＰは２進１に等しい
）さもなければそれは無視される。使用されたフラグフ
イ−ルドＵＩＩ１３は、セグメントが呼び出されたかど
うかを指示する。もしＵビットが２進０に設定されるな
らば、このセグメントは呼び出されないのに対して、も
しＵフィールドが２進１に設定されるならば、セグメン
トは呼び出される。書きこまれたフラグフイールドＷＩ
Ｉ１４は、セグメントが書き込まれたかどうかを指示す
る。 もしＷが２進０に設定されるならば、このセグメントは
書きこまれないのに対して、もしＷが２進１に設定され
ているならばセグメントは書きこまれる。Ｇセグメント
記述子のゲート・インジケータＯＳＩＩ１５は２進０１
に設定されなければならず、さもなければ非合法セグメ
ント記述子例外が生じる。この理由は、Ｇセグメントが
常にセマフオアを含み（逆は真ではない。すなわち全て
のセマフオアはＧセグメント内にあることが必要ではな
い）、そしてセマフオアの命令はＧＳコードを２進０１
にすることが必要であるということである。セグメント
１２１４のベースの絶対アドレスは、２４ビットのベー
スフイールド１１１６によって第１１ｅ図のＧセグメン
ト記述子内に限定される。すなわちこのフイードの内容
は絶対アドレスを得るために１所昔される。第１ １ｆ
図のＧセグメント記述子の第２の語はＧテーブル１２１
２内のビット位置３２〜６３を占める。ＲＳＵフイール
ド１１１７、ビット３２〜３９はソフトウェア使用のた
めに指定され、かっこの場合のようにＧセグメント記述
子として使用されるとき一般に無視される。Ｍ旧Ｚフィ
ールド１ １ １８は０でなければならず、さもなけれ
ば非合法セグメント例外が生じる。Ｍ欧フィールド１１
１８はビット４０〜５１を占めるので、、それは小さな
セグメントＳＩＺＥのためのフイールドであるＳＩＺＥ
フィールド１１１９を設定する。 従って全てのＧセグメントは小さなセグメントタイプの
ものでなければならない。セグメントＳＩＺＥＩＩ１９
はこのセグメント内のバイト数を限定する１２ビットの
正の整数であり、このセグメントサイズは１６の倍数と
して解釈される。それ故、Ｇセグメント１２１４のセグ
メントサイズは災バイト（小さなセグメント）を越える
ことができない。 Ｇセグメント内の変位○が、ＤがＳＩＺＥＩＩＩ９より
も大きいかそれに等しいところで照会されるならば、セ
グメントからの例外が生じる。Ｇセグメント及びそのセ
グメント内の変位Ｄを使用する主メモリを呼び出す方法
はＧＤアクセシングと呼ばれる。 Ｇ、Ｄメモリオペレーションの間に生じる種々の例外は
Ｇ、Ｄアクセス例外として参照される。 再び第６図のシステムベース６００を参照する。 ＢＡＲ＋８とＢＡＲ十４４の間に位直した９つのシステ
ム例外セル語がある。システム例外セル語ＥＸＣのフオ
ーマツトは第１ １ｇ図に示されている。システム例外
が生じるとき削除されたプロセスにメッセージを伝達す
るためにセマフオアカミ矛Ｕ用されるので、これらのセ
マフオアへのポィンタはメモリの９位贋内に見られ、そ
して各位直はシステム例外のクラス毎に一つの、システ
ム例外セルと呼ばれる。Ｍ旧Ｚフィールド１ １ ２０
は２進０に設定されなければならず、さもなければシス
テムチェックが生じる。各例外セル（ＥＸＣ）はそれぞ
れシステム・ネームＧ、ＤＩ１２１と１１２２を含む。 システムベース６００のＢＡＲ＋４４に位直したチャン
ネル例外セルは、前述したシステム例外セルと同様のフ
オーマツトを有し、かつチャンネル例外が生じるとき削
除されたプロセスにメッセージを伝達するために使用さ
れるセマフオアのシステム・ネームＧＤを含む。 内部プロセッサ待ち行列語ＩＰＯＷはＢＡＲ＋４８で始
まるように位置し、かつそのフオーマットの詳細は第１
１ｈ図に示されている。 ＩＰＯＷ語は、参照番号９０５と８０５によって第９図
に示されたような準備プ。 セスの待ち行列（Ｑ／ＰＲ／ＲＤＹ）のヘッドを指示す
る。準備プロセスの待ち行列（Ｑ／ＰＲ／ＲＯＹ）は準
備ステートにある全てのプロセッサをリンクする。 それは準備プロセス待ち行列のトップを指示することに
よりＩＰＯＷ語のＱ／ＰＲ／ＲＤＹフィールド１１２４
（第１１ｈ図）のＨＥＡＤにより照会される。Ｑ／ＰＲ
／ＲＤＹフイールド１ １２４のＨＥＡＤは１６ビット
の正の整数を含み、それは、ＧＯセグメントとして参照
されるＧセグメント番号０のベースからＱ／ＰＲ／ＲＤ
Ｙの第１のバイトへの変位である。もしこのＱノＰＲ／
ＲＤＹビットフィールドが０であるならば、準備待ち行
列は空であると考えられる。Ｍ弦フィ‐ルド１１２３は
０でなければならず、さもなければシステムチェックが
生じる。 システムベース６００のＢＡＲ＋５２において、初期と
現在の再試行カウントのための記憶が図示されており、
そのフオーマットは第１１ｉ図に詳細に示されている。 ＮＥＳフィールド１ １２５は非機能記憶フィールドで
あり、かっこのシステムベースによっては利用されない
。初期の再試行カウントフィールド１１２６と現在再試
行カウントフィールド１１２７は機械故障例外状態を発
生させるために機械エラーが創られる前に自動命令再試
行が実行される回数を制御するために使用される。それ
らにリセット再試行カウントにより同じ数でロードされ
る。第１１ｉ図に示された動作プロセス語 （ＲＰＷ）はシステムベース６００のＢＡＲ＋５６内に
記憶され、かつモノプロセッサ・アーキテクチヤの場合
に優先権と共に、動作プロセスのネームを記憶するため
に使用される。 ＮＦＳフィールド１１２８と１１３１はそれぞれ非機能
故障フィールドであり、かつ任意の手段による任意の目
的のために利用されるが、一般的にはシステムベースに
よって利用されない。 動作プロセスの優先権レベルはＰＲＩフィールド１１２
９内に記憶される。 非同期トラツプビツトがＡＢフィールド１１３２内に記
憶されるのに対して、非同期トラツプリングがＡＲＮフ
ィールド１１３２内に記憶される。モノプロセツサ・ア
ーキテクチヤの場合に動作プロセスの論理ネームＪ，Ｐ
はＪ、Ｐフィールド１１３３内に記憶される。第１１ｋ
図に示された絶対化テーブルポィンタ語はシステムベー
ス６００のＢＡＲ＋６０に位臆し、かつそれは、ＢＡＲ
の内容をＩＳＬプログラムの全ての絶対アドレスに加え
ることにより、初期システムロード（ＩＳＬ）プログラ
ムの絶対アドレスを開始するために初期システムロード
で利用される。 絶対化テーブルポインタ１１３５は絶対化テーブル（図
示されず）の位置を限定する。絶対化テーブルサイズは
ＡＴＳＺフィールド１ １ ３４によって示されている
。第１１１図に示されたＣＰＵ直列番号語はＢＡＲ＋６
４に位置した４バイト語であり、かつＣＰＵ直列番号フ
ィールド１ １ ３６内にＣＰＵの直列番号を含む。 第１１ｍ図に示された主記憶上限語は ＢＡＲ十６８に位置し、かつそれは主記憶に最後に利用
できる譜の絶対アドレスを与えることにより主記憶上限
１１３９を示す。 ＢＡＲ＋７２に、第１ １ｎ図に示された語が位置し、
初期システムロードＩＳり度贋チャンネル番号（ＣＮ）
１１４０とハードウェア装暦チャンネル番号（ＣＮ）１
１４１を形成する。 計算機システムで使用される装置の型式及び副型式は、
それぞれフィールド１１４３と１１４４にハードウェア
装置型式語（第１１ｏ図）によって示されるのに対して
、ＲＳＵフイールド１１４２はソフトウエアのために指
定される。 この語はシステムベースのＢＡＲ＋７６に見られる。 第１１ｐ図に示されたのと同機のタイプのフオーマツト
を有する同様の語は、初期システムロードで使用される
装置の型式及び副型式を含む。この語はＢＡＲ＋８０に
位置している。 計算機の再スタートボタンが押されると き、シュミレートされたＶオペレーションはセマフオア
で実行され、準備ステートに入る。 このセマフオアへのポイン夕はシステムベース６００の
ＢＡＲ＋滋で見られ、かつ再スタート・セル語と呼ばれ
、第１１ｑ図に示されたフオーマツトを有する。このフ
オーマットは前述したシステム例外セルと同様であり、
それぞれＧフィールド１１４９とＤフィールド１１５０
においてセマフオアのシステム・ネームＧ，Ｄを含む。
Ｍ故フィールド１１４８は０でなければならない。 計算機システムに１以上のプロセッサがある場合、マル
チプロセス拡張のためにシステムベース６００のＢＡＲ
＋聡に語が備えられる。 この藷の詳細は第１１ｒ図に示されている。システムベ
ース及びプロセス制御ブロックの使用例第１２図を参照
すると、ユーザーセグメント、システムセグメント、あ
るいは待ち行列プロセッサ準備（Ｑ／ＰＲ／ＲＤＹ）セ
グメント、のアドレス指定をし、かつそれを呼び出すた
めに、プロセス制御ブロックと絹合せてシステムベース
がどのように利用されるかの一例が示されている。 主メモリー２００はハードウェア使用のために指定され
た部分１２０３を有する。境界アドレスレジスタＢＡＲ
１２０２はシステムベース１２１５をハードウェアのた
めに指定されたメモリ１２０３の部分から分離する。境
界アドレスレジスタＢＡＲ１２０２は、境界アドレスレ
ジスタの内容を、システムベースに必要とされる項目の
４バイト単位の変位に加えることにより、システムベー
ス１２１５の項目のアドレス指定のために利用される。 次にこのアドレスは、必要とされるシステムベースの項
目の第１のバイトを指示する。 第１２図において、ＢＡＲ１２０２はＪテ−プル藷（Ｊ
ＴＷ）を指示している。前述したようにＪテーブル語は
Ｊテーブル１２０４を指示するポィンタを有する。第５
図に示されたＪ番号をインデックスすることにより、Ｊ
テーブルントリ１２１６が得られる。Ｊテーブルェント
リにおいて、Ｐテーブル１２０５の絶対アドレスを指示
するＰテーブルポインタがある。 Ｐテーブル１２０５内のＰ番号（第５図参照）をインデ
ックスすることにより、プロセス制御ブロック１２０６
の絶対アドレスが得られる。前に図示されたように、プ
ロセス制御ブロックＰＣＢ１２０６において、２つのア
ドレススペース語ＡＳＷＯとＡＳＷＩがある。ベースレ
ジスタ１２０１のセグメントテーブル番号フィールドＳ
ＴＮの高額位ビットは２つのアドレススペース語の一方
を呼び出すために使用される。この場合には、セグメン
トテーブル語アレイＳＴＷＡ１２０８を指示するセグメ
ントテーブル語アレイＳＴＷＡポインタを有するＡＳＷ
Ｉである。ベースレジスタ１２０１のセグメントテーブ
ル番号ＳＴＮと共に、８つのセグメントテーブル語の一
つがＳＴＷＡ１２０８に呼び出され、かつそれは８つの
セグメントテーブル１２１０の一つを指示する。 ベースレジスタ１２０１からのセグメントテーブルエン
トリＳＴＥはそのときセグメント記述子が置かれるセグ
メントテーブル１２１０の２５６のェントリの一つを創
るために利用される。セグメント記述子はそのときユー
ザーセグメント１２１１を呼び出すために利用される（
詳細については、発明の名称が“区分アドレス開発”で
この発明と同じ該受人に譲渡された米国特許第３９斑０
９６号を参照のこと）セマフオアを記憶するために利用
されるシステムセグメント１２１４を呼び出すために、
Ｇテーブル語ＧＴＷはシステムベース１２１５で利用さ
れる。 Ｇテーブル語のアドレスは、システムベースのＧテーブ
ル語の変位を、境界アドレスレジス夕ＢＡＲ１２０２に
加えることにより得られる（第６図参照）。Ｇテーブル
語ＧＴＷはＧテーブル１２１２を指示するＧテーブルポ
ィンタを含む。このシステムに利用できるＧ番号を利用
し、かつＧテーブルにインデックスすることにより、Ｇ
セグメント記述子は呼び出され、それはシステムセグメ
ント１２１４のアドレスを指定するために利用される。
同様に、システムベース１２１５は、Ｑ／ＰＲ／ＲＤＹ
セグメント１２１３を指示する内部プロセッサ待ち行列
語ＩＦＱＷを位置させることにより、準備プロセス待ち
行列（Ｑ／ＰＲ／ＲＤＹ）を呼び出すために利用される
。 Ｇ 制御ユニット第１３ａ−１３ｃ図を参照すると、制
御ユニットの詳細が示されている。 制御ユニットは中央処理ユニット（ＣＰＵ）から分離し
て示されているけれども、それは実際上ＣＰＵの一部で
あり、かつ制御ストアユニットＣＳＵ１３０１、制御ス
トアインターフェイスアダプタＣＩＡ１３０２と付属副
ユニット、制御ストアローダーＣＳＬ１３０３、帯庇御
及びロードユニットＣＬＵ１３０４から成る。 制御ストアユニットＣＳＵ１３０１は、制御及びロード
ユニットＣＬＵ１３０４と制御ストアインターフェイス
アダプタＣＭ１３０２を通して、制御ストアローダーＣ
ＳＬ１３０３からマイクロ命令を受け取る。 通常の動作条件のもとで、マイクロプログラムはシステ
ム開始の間外部源からロードされ、永久制御機能の機械
になる。しかしながら、制御ストアユニットＣＳＵ１３
０１は種々の中央処理ユニットＣＰＵ１３０６を演算モ
ードにする様に再ロードされ、かつ開始される能力を有
する。ＣＰＵのオペレーションの次のモードはＣＳＵ１
３０１の制御のもとで利用できる。 すなわち｛幻、固有モード、‘ｂ’ェミユレ−ションモ
ード、‘ｃ｝固有及びェミ′ュレーション同時モード、
‘ｄ｝診断モードである。この能力は、ＣＰ川こあるマ
イクロ命令がエミュレーションユニット１３１６、算術
論理ユニットＡＬＵ１３１７、命令フェツチュニツトＩ
ＦＵ１３１８、アドレス制御ユニットＡＣＵ１３１ ９
、及びデータ管理ユニットＤＭＵ１３２１のような全て
の他のＣＰＵ機能ユニットのオペレーションを制御する
ために使用されるマイクロオペレーション源であるため
、可能である。また中央処理ユニットＣＰＵ内に前述し
た汎用レジスタ１３０７、ベース・レジスタ１３０８、
科学レジスタ１３０９、Ｔレジスタ１３１０、状態レジ
スタ１３１ １、命令カウンタに１３１２、及びハード
ウェア制御マスク・レジスタ１３１３が示されている。 典形的には、制御ストアユニットＣＳＵ１３０１は、読
み出し／書きこみランダムアクセスストア（ＲＡＭ）と
混ぜられた舷のバィポーラ集積回路プログラム可能の謎
出専用メモリ（ＰＲＯＭ）である。 それは奥形的には１５０ナノ秒の読み出しサイクルと４
５０ナノ秒の書きこみサイクルを有する。制御ストアの
各位層は一つの８４ビットのマイクロ命令語（後に十分
に説明される）を記憶し、かつ各マイクロ命令語は１つ
のＣＰＵサイクルを制御する。制御ストアユニットＣＳ
Ｕ１３０１の制御ストアの各位層が読み出されると、そ
の内容は、マイクロオペレーション制御信号を発生する
マイクロオペレーション解読器によって解読され、かつ
各信号によりＣＰＵ内で指定されたオペレーションが行
なわれる。（詳細に後述される）。各マイクロ命令語内
の位置を分類することにより（詳細に後述される）、指
定のＣＰＵオペレーションあるいは命令を実行する制御
ストアシーケンスが得られる。 各命令がＣＰＵによって開始されると、オペレーション
コード内のあるビットは制御ストア起動シーケンスを決
めるために使用される。命令解読機能によって設定もし
くはリセットされるあるフロップ（図示されず）のテス
トにより、必要なとき制御ストアメモリを更に特定のシ
ーケンスに分岐させる。制御ストアインターフェイスア
ダプタＣＩＡ１３０２は、制御ストアユニット１３０１
、データ管理ユニットＤＭＣ１３２１、アドレス制御ユ
ニットＡＣＵ１３１９、及び第１３１図の制御ストアメ
モリ１３３３のオペレーションを命令する算術論理ユニ
ットＡＬＵ１３１７と通信をする。 ＣＭ１３０２は、制御ストアアドレス変更、テスト、エ
ラーチェック、及びハードウェアアドレス発生、のため
の論理装置を含む。ハードウェアアドレス発生はエラー
シーケンスの起動アドレスを開発するため、あるいは開
始シーケンスのために一般に利用される。データ管理ユ
ニットＤＭＵ１ ３２ １は、ＣＰＵ１３０６と、第１
図に示された主メモリ及び／又はバッファストアメモリ
との間にインターフェイスを形成する。 どのユニットが、他のユニットに必要とされる情報を含
み、かつその情報を適切な時間にＣＰＵレジス外こ入れ
るのかと認識するのはデータ管理ユニットの責務である
。 データ管理ユニットＤＭＵはまた部分的書きこみオペレ
ーションの間マスキングを実行する。命令フェツチュニ
ツトＩＦＵ１３１８は、ＤＭＵ１ ３２ １トＡＣＵ１
３ １ ９、ＡＬＵ１ ３ １７、ＣＳＵ１３０１を
インターフエイスし、かつ命令によって供給されるＣＰ
Ｕを保持する責務がある。 命令フヱッチュニットは「現在の命令が完了するまで、
そのレジスタで利用できる次の命令を有する。この能力
を形成するために、命令フェツチユニツト『Ｕ１３１８
は、通常１以上の命令を含む１２バイトの命令レジスタ
（図示されず）を含む。さらに、ＩＦＵは、ＣＳＵの制
御のもとで、命令が実際に必要とされる前に主メモリか
らの情報（命令）を要求し、このようにして、１２バイ
トの命令レジス夕を常に更新する。 命令はこのように通常使用されないメモリサイクルによ
って前もって取り出される。命令フェッチュニットはま
た各命令を解読し、命令長及びフオーマツトを他のユニ
ットに知らせる。アドレス制御ユニットＡＣＵ１３１９
は、ＣＭを透して、ＣＳＵ、ｍＵ、ＡＬＵ、ＤＭＵと通
信する。 ＡＣＵはＣＰＵの全てのアドレス開発に対して責務があ
る。ＡＣＵへの、ＡＣＵから、そしてＡＣＵ内の全ての
オペレーションは、このユニット内のＣＳＵマイクロオ
ペレーション及び論理によって命令される。ＡＣＵの通
常のサイクルは命令の型式よりも命令内のアドレスの型
式に左右される。 アドレス型式に従って、ＡＣＵは命令の各アドレスのた
めに異るオペレーションを実行する。ＡＣＵはまた典形
的にはセグメント数と共に、８つの最も最近に使用され
たメモリセグメントのベースアドレスを記憶する道旨想
〆モリ１３１９を含む。 メモリ要求がなされる毎に、セグメント番号は、セグメ
ントのベースアドレスがすでに開発され、かつ記憶され
たかどうかを決定するため彰想〆モリ内容に対してチェ
ックされる。もしベースアドレスが連想メモリ１３１９
ａ内に含まれるならば、このアドレスは絶対アドレス開
発で使用され、かっかなりの時間が節約される。 もしベースアドレスが連想メモリ１３１９ａ内に含まれ
ないならば、それは主メモリテーブルを呼び出すことに
よって開発される。しかしながら、セグメントのベース
アドレスが開発された後、それは後の参照のために、セ
グメント番号と共に連想メモリ内に記憶される。ＡＣＵ
、ｍＵ、ＤＭＵ、ＣＳＵとのインターフェイスは算術及
び論理ユニットＡＬＵ１３１７である。 その主要な機能は算術オペレーションとＣＰＵの必要な
データ処理を実行することである。算術論理ユニットの
オペレーションは完全に制御ストアユニットＣＳＵ１３
０１からのマイクロオペレーション制御信号に左右され
る。ＡＬＵ１ ３１ ７及びＣＳＵ１ ３０１と、スク
ラツチパツドメモＩＪユニツトＬＳＵ１３１５が関連し
ている（時にはまたローカル・ストアユニットとして参
照される）。 それは奥形的には２５成立母（位置毎に３２ビット）の
ソリツデステートメモＩＪと、そのメモリのための選択
及び読み出し／書きこみ論理装置から成る。スクラツチ
パツドメモリ１３１５はＣＰＵ制御情報及び維持能力情
報を記憶するために使用される。 されに、スクラツチパツドメモＩＪ１３１５は、データ
処理の間主としてオペランド及び部分的結果の一時的記
憶装置のために使用されるワーキング位置を含む。また
計算機システムの種々雑多なステートを記憶するため、
典形的に私のフリツプフロツプから成る補助メモリ１３
１７ａがＡＬＵ１３１７と関連している。 ＣＰＵはまた刻時ユニット１ ３２０を有し、かつ本質
的に２刻時システムがある。 すなわち第１の亥９時システムは制御インターフェイス
アダプタＣ山１３０２のために時間調節をし、かつ第２
の刻時システムは中央処理ユニット内の機能ユニットの
オペレーションのためのタイミングパルスを発生する。
第１３ｃ図を参照すると、制御ストア語Ｉ３２５のフオ
ーマツトが示されている。 制御ストア語は典形的には縄ビットの中であり、かつ６
つの主要フィールドに分割される。すなわち、ａ シー
ケンス型式フィールド１３２６（３ビツト）ｂ 分Ｎ皮
及び／又はマイクロオペレーション１３２７（２３ビツ
ト）ｃ 定数発生及び指示１３２８（１４ビット）ｄ
バスへのデータ１３２９（８ビット）ｅ マイクロオペ
レーション１３３０（３２ビツト）ｆ チエツク１３３
１（４ビット） 制御ストア語１３２５の３ビットＥフィールドはシーケ
ンス制御フィールドとして使用される。 典形的には７つの異るシーケンス型式があり、かつ・一
つはこの発明の計算機システムのために予約された型式
である。第１３ｂ図のブロック１３３５を参照すると、
マイクロ命令１３２５の分岐フィールドＡ，Ｂ，Ｃ，Ｄ
，Ｅは、Ｅフイ−ルドが２進０、１、あるいは２に等し
いとき、次のアドレスを発生するために利用される。Ｋ
Ｓレジスタ１３３７の最初の６ビットは、８フィールド
、Ｃテスト結果、Ｄテスト結果、及びＬフィールドと共
に利用されて、次のマイクロ命令の次のアドレスを発生
し、それからマイクロ命令はアドレスレジスタＫＳ１３
３７内に置かれる。Ｅフィールドが２進４に設定される
とき（ブロック１３３５を参照）、次の選択されたアド
レスは割込み復帰レジスタＫＡ１ ３３９から取られる
。ＫＡレジスタ内に記憶されたアドレスは、ハードウェ
ア割込みが生じるとき次のアドレス発生論理装置によっ
て発生したものである。Ｅフィールドが２進５に設定さ
れるとき、分岐はマイクロプログラムサブルーチンから
の副復帰を開始するために使用される。使用されるとき
、復帰レジス夕ＫＲ１３４６の内容は次の制御ストアア
ドレスとして使用される。復帰レジスタ１３４６は制御
ストア命令を発することによってロードされ、そしてそ
れはインクリメンタ１３３８からＫＲレジスタ１３４６
に、ＫＳレジスタ１３３７の現在の制御ストアアドレス
十１をロードする。１レベルネステイング・サブルーチ
ン能力はＫＴ復帰分岐レジスタ１３４７を通して発生す
る。 ＫＲレジスタ１３４６がロードされる毎に、ＫＲレジス
タの古い内容は、マイクロプログラム復帰が呼ばれる泰
にＫＴレジスタ１３４７に伝達される。すなわち、ＫＴ
レジスタの内容はＫＲレジスタに伝達される。第３のレ
ベルのネステイング・サブルーチン能力はＫＵレジスタ
１３４川こよって供給され、かつ第４のレベルのネステ
ィング・サブルーチン能力はＫＶ復帰分岐レジスタ１３
４９によって供給される。 制御ストア語のＥフィールドが２進６に設定されるとき
、アドレス指定された次の制御ストア語は、インクリメ
ンタ１ ３３８において、ＫＳレジスタ１３３７の現在
のアドレス＋１に等しくなる。 Ｅフィールドが２進７に設定されるとき、ＣＳＵ１ ３
０１は診断モードに入り、次のアドレスは現在のアドレ
ス＋１になる。前述され、かつブロック１３３５で示さ
れた次の制御ストアアドレスへの分岐のシーケンス制御
に加えて、第１３ｂ図のブロック１３３６にはハードウ
ェア発生シーケンス制御が示されている。 （言王：ブロック１３３５と１３３６はマイクロ命令が
取られる異るフオームを描くように図示されたハードウ
ェアレジスタである）。ハ−ドウェア発生分岐は、Ｅフ
ィールドを削除し、固定アドレスを制御ストアアドレス
レジスタＫＳ１３３７に入れる重合状態である（エラー
のように、制御ストアスキャン等を開始する）。この分
岐は、割込みラインを１刻時期間の間高くし、かつＥフ
ィールドの制御のもとでＫＡ割込み復帰レジスター３３
９内に発生したアドレスを記憶することにより創られる
。ハードウェア発生アドレスは制御ストアアドレスレジ
スタ内に置かれる。あるハ−ドウェア／ファームウェア
発生割込みは、割込みブロックフリップフロッブが、割
込み条件が満足されるまでそれらのクラスの別の遮断が
実行されるのを妨げるとき優先権を持つ。ファームウェ
アマイクロオペレーションは、ファームウェア制御のも
とにあるシーケンスの割込みプロツクフリップフロップ
のリセツトを制御するために存在する。ハードウェア制
御のもとでこれらのシーケンスはこのシーケンスの終り
にフリツプフロツプをリセットする。優先権によって表
にした次の条件はこのカテゴリに存在する。すなわち‘
ａ瓶。御ストアロード、‘ｂ■９御ストアスキヤン、【
ｃ｝ハードウエアエラー、【ｄ｝ソフトウェアエラーで
ある。残りのハードウェア条件は割込みブロックフリツ
プを設定しないが、しかし発生するときただちに動作を
生じさせる。磯先権によって表にされた次の条件はこの
カテゴリに存在する。‘ａ’開始 ｛ｂ｝ ソフトークリア 【ｃ｝ 維持パネルに入る ‘ｄ’維持パネルに入る 【ｅ１ハードウエアを出る 開始信号はＣＳＵ１３０１をアドレス２進０に分岐させ
、リードウェアリセット可能のエラーをクリアさせ、ハ
ードウェア制御のもとで制御ストアスキャンシーケンス
を伴う制御ストアロードオペレーションを実行させる。 それはまたシステムを開始させる。ソフトウエアクリア
信号はＣＳＵ１３０１をアドレス２進０に分岐させ、ハ
ードウェアリセット可能のエラーをクリアさせ、割込み
ブロックフリップをリセツトさせる。維持パネル入信号
はＣＳＵを維持パネル（図示されず）上のＣＳＵアドレ
ススイッチで前もって設定されたアドレスに分岐させる
。維持チャンネル入信号はＣＳＵを維持チャンネル（図
示されず）を経て発生したアドレスに分岐させる。 ロードされたアドレスは、維持チャンネルの一部である
維持パスＱＭＢ１３４４からなされ、かつ正当化される
。ハードウェア出信号はＣＳＵを２進アドレス２に分岐
させる。このシーケンスは維持手段として使用される。
このシーケンスの終りに、Ｅフィールド分岐を発するこ
とにより復帰が開始され、かっこのＥフィールドは２進
４に設定される。制御ストアロード信号はＣＳＵをアド
レス２進０に分岐させる。 それはまたＣＳＵ謙みこみサイクルフロツプ（図示され
ず）、システムクロツク１ ３２０をオフにし、ＣＳＵ
をロード・ステートに置く。ロード・ステートにおいて
、ＣＳＵは、制御ストアローダーＣＳＬ１３０３、ＩＯ
Ｃ１３０５、主メモリ１０２、あるいは維持パネル１３
５５からロードされることができる。ＣＳＬからロード
されるとき、自動スキャンがロードの終りに発生する。
他の媒体からロードされるとき、スキャンはマイクロオ
ペレーション信号を発生するか、あるいは維持パネル上
のスキャンスイッチを設定することによって発する。制
御ストアスキャン信号はＣＳＵをアドレス２進０に分岐
させる。制御ストアスキャンはこのシーケンスの持続期
間中ハードウェア制御のもとにある。このスキヤンの間
、システムクロツク１３２０はオフであり、それ故、命
令もしくはテストは実行されない。スキャン順序の終り
に、ハードウェアは割込み復帰レジスタＫＡの内容をア
ドレスレジスタＫＳに伝達し、このシステムクロツクは
オンにされ、制御はファームウェアに復帰する。ハード
ウェアエラー信号はＣＳＵをアドレス２進４に分岐させ
る。 通常の処理モードにおいて、任意のＣＰＵ機能ユニット
で検出されるハードウエアエラーはハードウエアエラー
ラインを動作させる（図示されず）。発生した制御スト
アシーケンスは、システム条件をテストして、とられる
べき動作を決定する。 診断モードにおいて、検出可能なハードウェアであるエ
ラー条件はマイクロ診断には明白である。マイクロ診断
はとられるべき動作を制御する。他方、ソフトウェアエ
ラー信号は制御ストアをアドレス２進１に分岐させる。
このアドレスは、マイクロプログラム制御のもとにある
ソフトウェアエラー報告シーケンスの開始である。再び
第１３ｃ図を参照する。Ｅフィールド１３２６は前述し
たように、分岐コードのための３ビットフィールドであ
る。 分岐及び／又はマイクロオペレーションフィールド１３
２７はＡ、Ｂ、Ｃ、Ｄ及びＬフィールド（また第１３ｂ
図のブロック１３３５で示されている）から成り、ここ
でＡフィールドは次のアドレスの上６ビットであり、Ｂ
フィールドは鼠分岐のマスクフィールドの次のアドレス
の中間４ビットであり、Ｃフィールドは６４テストの１
つのための６ビットテストフイールドであり、Ｄフィー
ルドは６４テストのうちの一つのための別の６ビットテ
ストフイールドであり、そしてＬフィールドは最も重要
でないビットである。Ｋフイールド１３２８は１４ビッ
トフイールドであり、その６ビットは一定フィールドの
ためのものであり、４ビットは一定もしくはステアリン
グフィールドのためのものであり、そして４ビットはス
テアリングフィールドである。バスへのデータフィール
ド１３２９はＱＭＢバス１３４４のＱＡ部分への情報を
制御するための４ビットを有するＱＡフィールドから成
り、かつＱＢフィールドはＱＭＢバス１３４４のＱＢ部
分への情報を制御するための４ビットを有する。Ｆフィ
ールド１３３０はマイクロオペレーション副命令を発生
するために符号化される３２ビットのフイールドである
。Ｐフイールド１３３１はチェックのために予約された
４ビットから成る。オペレーションにおいて、マイクロ
命令語は制御ストアアレイ１３３３内に記憶される。 ーサイクルのオペレーションの間、制御ストアアレイは
ＫＳアドレスレジスタ１３３７の内容によってアドレス
指定される。これによって、その位置の内容は読みこみ
ラツチの群内に読みこまれるアドレスによって指定され
る。読みこみラッチの藷内容の一部はＣＰＵの機能ユニ
ットの各Ｒ内の記憶レジスタに分布され、あるいはそれ
に伝達される。 各機能ユニットはシステムクロック糠の制御のもとで制
御ストア語によって指定される必要な副命令を発生する
解読論理回路を含む。一般に、解読は、解読時間を減少
させるために、かつもし解読が中央で実行されたならば
命令信号を伝達するために通常必要とされるケーブル数
を減らすために、中央で実行されるよりもむしろＣＰＵ
の各機能ユニット内で実行される。さらに、この解読は
ケーブル遅延の差から生じる時間問題を避けるために各
ユニット内でなされる。さらに、各ユニットで副命令を
解読することにより、この機館ュニット内に存在するあ
る条件を表わす信号が、ＣＩＡユニット１３０２に復帰
させる必要のないある副命令信号を発生させるために必
要とされる。 典形的解語ユニット１３５９は、マイクロ命令語から種
々のフィールドを受け取り、かつマイクロオペレーショ
ン信号ａ，ｂ，ｃ，ｄ，・・・・…・・・…・・ｑ，ｒ
を発生させるように第１３ｂ図に示されている。 典形的マイクロオペレーション解読器１３５９はマイク
ロ命令語からの命令を受け取る。マイクロ命令語からの
フイールド‘ま解読され、かつ複数のラインｓ，ｔ’ｕ
’．・…．・・．・…．・ｙ’ｚの一つを高く設定する
。マトリックスは、点Ｑ，８，ｙ……………Ｊ，仇でｓ
−ｚラインに予定の制御ラインインピーダンスを結合さ
せることにより形成される。典形的にはマイクロ命令か
らのフィールドが解読されるとき、ラインｓ−ｚの一つ
は高くなる。ギリシャ文字ば，岬こよって、マトリック
ス内に示された黒点は２組の線の間に結合するインピー
ダンスを表わし、任意の水平線にそって伝ばんする電気
信号は、インピーダンス結合（黒点）が示される垂直線
ａ−ｙに沿って伝搬するように結合される。 そのとき各垂直線ａ−ｙはＡＮＤゲート１３６０−１３
６５の各Ｒへの入力として結合される。他の入力信号は
またタイミング信号ｔｓを含み、ＡＮＤゲート１３６０
−１３６５に結合される。従って、各タイミング信号ｔ
ｓが高くなるとき、他の入力信号が全て高くなるこれら
のゲートは可能にされ、ＣＰＵの予定の機能ユニットに
マイクロ命令信号を発生する。たとえば、もし読みこみ
ラッチ１３５７からの命令１３４１が解銃され、かつ水
平ラインが高くなるならば、ａ、ｂ、ｃ、ｑ垂直制御線
は高くなり、ＡＮＤゲート１ ３６０，１ ３６ １，
１ ３６２，１３６４は、ｔＳタイミング信号がこれら
のゲートに順次印加されるとき可能にされる。 従って、垂直制御ラインがギリシャ文字Ｑ−のによって
表わされる異る点の水平制御ラインに結合される組合せ
は、制御ストアアレイ１３３３から供給されるマイクロ
命令によって中央処，理ユニット内の機能ユニットを制
御するため中央制御ユニットＣＰＵにマィクロオベレー
ション信号を供Ｖ給する永久スイッチマトリックスを表
わす。変更特徴を有する永久ファームウェアは、計算機
システムの館力として必要なマイクロオペレーションの
シーケンスを単に指定することによってこの発明の機械
内に創ることができる。通常のコンディションのもとで
、データ は、またローカルレジス夕ＹＯ１３４３として公知のＣ
ＰＵ書き出しデータレジスタを通して制御ストアアレイ
１３３３内に書きこまれる。 制御フロップ（図示されず）は、記憶装置アレイの上半
分あるいは下半分が書きこまれているかどうかを限定す
る。制御及びロードユニットＣＬＵ１３０４からのデー
タは維持バスＱＭＢを通してＣＩＡ／ＣＳＵに到達し、
そして制御ストアアレイ１３３３に書きこまれる前に記
憶ローカルレジスタＹＯ１３４３によってバッファされ
る。記憶ローカルレジスタ１３４３は、議し込み及び書
き出しローカルレジスタの両方と時分割である。マルチ
プレクサＫＱＭ１３４５は維持パネル１３５５あるいは
マイクロ診断のどちらかによって制御されかつそれに結
合されたレジスタからの読み出し通路を形成する。比較
レジスタＫＰ１３５０‘ま非機能的使用のために備えら
れ、かつ主として保守目的のために使用され、そして比
較論理装置１３５２及び解読論理装置１３５１と共に利
用される。プロセス制御のためディスパッチャフアーム
ウエア デイスパツチヤはフアームウエア／ハードウェアユニッ
トであり、かつその主要目的は種々の待ち行列プロセス
を管理し、かつプロセス間の切り替えをすることである
。 そしてこのディスパッチャは待ち行列プロセスを更新す
ること、プロセス制御ブロックＰＣＢ システムベース
の動作プロセス語、及び新たなプロセスのレジスタを含
む。それはまた、セマフオアで実際上待機中のプロセス
にメッセージを送る。（Ｖオペレーションの後、ＩＯＣ
または例外処理袋直のためのシミュレ−トＶオペレーシ
ョン）。それはまた、プロセスがそのメッセージを送る
ためにフリー・リンクセマフオアで待機しているときメ
ッセージリンクを自由にするＰオペレーションの後、セ
マフオアでメッセージを待ち行列化する。ざらに、ディ
スパッチャュニットは固有モードでプロセス実行の“ロ
ールィン”後、あるいはもし現在のプロセスが動作中で
あり、固有モードで実行されるならば“競争”後、固有
モード命令ファームウェアを呼ぶ。 それはまたデコー拡張ファームウェアを次のために呼ぶ
。すなわち【ａ’そのデコー拡張内で実行されるプロセ
スのロールアウト中の一時的コール‘ｂ｝ そのデコー
拡張内で実行されるプロセスのロールィソ中の一時的コ
ール‘ｃー そのデコー拡張内で実行されるプロセスの
ロールィン中の終りの最終的コール｛ｄ）もし現在のプ
ロセスが動作中で、そのデコー拡張内で実行されている
ならば、競争の後の最終的コール さらに、このデイスバツチヤはこのシステムを、動作プ
ロセスがないときアイドルループ内に置く。 次の様にディスバツチャに入り、あるいはそこから出る
いくつかの方法がある。 ｛１’開始手順が最後のステップとしてのェントリを形
成する（発明の名称が“システム開始手ｈ膚で、この出
願と同じ談受人に譲渡された米国出願番号第５２８８１
４号を参照のこと）。 ■ 開始及び中止命令がそのェントリのためにディスパ
ッチャに供給される。 開始命令はプロセスを起動させ、かつ中止命令はプロセ
スを終了させる（発明の名称が“起動及び中止命令”で
ある出願番号第５２９０１７号を参照のこと）｛３’
Ｐ及びＶオペレーションはデイスパツチヤへのェントリ
を形成する。 Ｐオペレーションはセマフオアからのメッセージを検出
し、かつもしメツセ−ジがなかったなら ば、そのときプロセスは待機ステートになる。 （発明の名称が“セマフオア上の”Ｐ及 びＶオペレーション”である。 出願番号第５２蛾５６号を参照のこと） 要するに、ディスパツチャは、どのプロセスが動作して
いるかを決定し、それから現在動作しているプロセスを
ロールアウトごせ（すなわちハードウエアレジスタ、ス
クラツチパッドメモＩＪ等に含まれる現在動作プロセス
に関する全ての情報をＰＣＢ内に書きこむ）、そして新
しいプロセスをロールィンさせる（すなわち新しいプロ
セスを動作させるのに必要な全ての情報を、種々のハー
ドウェアレジスタ、スクラツチパツドメモＩＪ等にＰＣ
Ｂから書きこむ）ような適切な動作をとることによって
、プロセスを、従ってプロセス制御ブロックＰＣＢを管
理する主要機構である。 デイスパツチャによって実行されるファームウェア内（
すなわち制御ユニット内）のオペレーションの表示は第
１４ａ一１４ｉ図のフローチャートで示されている。 例えば、第１４ａ図のブロック１４０２はデイスパツチ
ャによって実行されるオペレーションの表示であり、こ
こでマイクロプログラム語は制御ストアユニットによっ
て供給され、かつ解読器１３５９によって解読されると
き、適当な一連のマイクロオペレーション信号１３６０
，１３６１等を通してＣＰＵの応用可能な部分を制御し
て、記憶サブシステム１０２のシステムベースからＩＰ
ＯＷを回収し、そしてそれをスクラツチパツドメモＩＪ
１３１５に伝達する。 同時に、ディスパッチャは、システムベースのＧテーブ
ル語ＧＴＷによって指示されたセグメント記述子のＧテ
ーブルからＧＯセグメント記述子（第１２図参照）に命
令取り出しをする。 ＩＰＯＷ語のビット１６−３１は１６ビットの正の整数
を含み、そしてそれは準備プロセスの待ち行列Ｑ／ＰＲ
／ＲＤＹのヘッド（最初のバイト）に対しての、ＧＯセ
グメントとして参照されたようなＧセグメント番号０の
ベースからの変位である。もしＩＰＱＷ語のビット１
６一３ １が０ならば、１４０３準備待ち行列は空であ
ると考えられる。もし準備待ち行列が空であるならば、
それはＱ／ＰＲ／ＲＤＹに現在待中のプロセスがなく、
準備待ち行列は空であるということを示す。決定ブロッ
ク１４０５内で決定されるべき次の疑問は空ィンジケー
タが設定されているかどうかを決めることによって機械
内に現在動作中のプロセスがあるかどうかである。もし
空ィンジケータが設定されているならば（すなわち現在
動作中のプロセスがない）、そしてプロセッサを使用す
るため待機している準備待ち行列のプロセスがないとい
うことは前もって決定されるので、この機械はアイドル
ステート１４０６になる。しかしながら、もしこの機械
内に現在動作しているプロセスがあるが、機械を使用す
るために待機しているものはないならぱ、現在のプロセ
スはその次の命令１４０７を呼び出す。さて、第１４ａ
図のフローチャートの決定フロツク１４０３に戻る。 もしＩＰＱＷのポインタ領域に正の整数があるならば（
すなわちビット１６一３１）、ＧＯセグメントのＩＰＱ
Ｗ語によって指示された準備待ち行列のヘッドはスクラ
ッチパッドメモＩＪに取り出される。（洋：綴り返しを
避け、明りようにするため、制御ユニット及びＣＰＵと
共にデイスパツチャの中間機能は省略される。 しかしながら一例によって前述したようなこのような中
間機能は存在するということが理解できよう）。 この点までに、準備待ち行列の待機プロセスがあるとい
うことが決定された。別の動作が示される前に、もし中
央プロセッサに現在動作中のプロセスがあるかどうかを
決定することが必要である。これはフローチャート表示
の決定ブロック１４１０で決定され、かつもし中央プロ
セッサに現在動作中のプロセスがないならば（すなわち
ＣＪＰなし）、準備待ち行列のヘッドは動作する１４１
２。しかしながら、もし中央プロセッサに動作中のプロ
セスがあるならば、デイスパツチヤはどれが優先権を持
つか、現在動作中のプロセスかあるいは準備待ち行列の
ヘッドかを決定しなければならない。従って、それ故シ
ステムベースＰＣＢ４００の動作プロセス語内に位臆す
る現在のプロセス（ＣＪＰ）の優先権バイトは取り出さ
れる１４１３。そのとき現在動作中のプロセスＣＪＰが
、準備待ち行列のヘッドで特期している新しいプロセス
ＮＪＰよりも低い優先権のものであるかどうかについて
の決定がなされる１４１４（決定ブロック１４１４参照
）。もしＣＪＰがＮＪＰよりも低い優先権のものでない
ならば、ＣＪＰは中央プロセッサの制御のもとに残り、
かつ競争インジケータはリセットされる１４１５（イン
ジケータは、最後の命令の始めがＣＪＰに代って実行さ
れ、それによって衝突の可能性が生じて以来、一以上の
新しいプロセスが準備待ち行列に置かれるのを除いて、
競争ィンジケータは常にゼロに設定される。 これらの状態のもとでは、競争ィンジケータ２進１に設
定される。 ）現在のプロセスＣＪＰが続けられ、かつ別の命令を実
行する前に、ＣＪＰがデコー拡張モード１４１５である
かどうかの決定がなされる。もしＣＪＰがデコー拡張モ
ードで動作しているならば、そのとき次の命令がエミュ
レーションモードで（すなわちデコー拡張）で実行され
、かつもしそれがデコ−拡張モードで動作していないな
らば、次の命令が固有モードで実行される。再び決定ブ
ロック１４１４に戻ると、もし準備待ち行列の先頭のＮ
ＪＰがＣＪＰよりも高い優先権を持つならば（すなわち
その優先権番号はＣＪＰの優先権番号よりも低い）、現
在動作中のプロセスＣＪＰはその機械から“ロールアウ
ト”され、かつ新しいプロセスＮＪＰはその機械に“ロ
ールィン”される。従ってファームウェア優先権サブル
−チンＰＲＩＱ１４１８は、フアームウエアサブルーチ
ンＲＩＬＯ１４１９の命令のもとで、ＬＩＦＯ優先権に
よってかつＣＪＰの最初の“ロールアウト”による優先
番号によって、現在のプロセスＣＪＰを準備待ち行列に
向ける。ＲＬＬＯサブルーチンは、汎用レジスタ、ベー
スレジスタ「科学レジスタ、Ｔレジスタ、状態レジスタ
、及び命令カウンタに記憶されるＣＪＰの情報の書き出
しを、主メモリのプロセス制御ブロックＰＣＢの適切な
記憶領域に戻す。そしてそれをＲＵＡの更新にする。さ
らに、ＰＣＢ内のプロセス主要語０（ＰＭＷＯ）のＤＥ
ＸＴ番号は更新される１４２０。新しいプロセスＮＪＰ
はまさに今“ロール・ィン”されようとしている。 境界アドレスレジスタＢＡＲは取り出され１ ４２２、
そして動作プロセス語ＲＰＷはシステムベースのアドレ
スＢＡＲ＋５６から取り出される。ブロツク１４２３を
参照のこと。新しいプロセスＮＪＰのネームは次に動作
プロセス語ＲＰＷに書き込まれる。 そして新しいプロセスＮＪＰのネームがＱ／ＰＲ／ＲＤ
ＹのプロセスリンクＰＬに貫き込まれたので、プロセス
リンクＰＬ内のネームはそれゆえ今ＲＰＷ、ブロック１
４２４に置かれる。それゆえＮＪＰは準備待ち行列から
すぐにＣＪＰになり、それゆえＱ／ＰＲ／ＲＤＹでもは
や待たない。 そしてそのネームをＱ／ＰＲ／ＲＤＹのプロセスリンク
ＰＬから取り出すことによって待ち行列解除されなけれ
ばならない。これが実行されるとき、プロセス準備Ｑ／
ＰＲ／ＲＤＹの待ち行列はファームウエアサブルーチン
ＵＱＬＫ、１ ４２５ａによって新しくされる。それゆ
え、機械を取り出されたばかりのプロセスＪＰ番号はも
はや機械の制御を有さないで、それを待たなければなら
ないので、Ｑ／ＰＲ／ＲＤＹ内のプロセスリンク内に置
かれる、１４２６。この点で、中央プロセスのこの制御
を新しいプロセスに与え、古いプロセスを準備待ち行列
内に薄く変換は完了される。中央プロセッサの制御中に
プロセス（新しいＣＪＰ）があるので、空ィンジケータ
はゼロ、に設定される；１４２７一方中央プロセッサの
制御中にＣＪＰがないならば、空ィンジケータは１に設
定されることになる。この点で、プロセッサの割り当て
は完了され、古いプロセスが準備待ち行列中に置かれた
のに反して、新しいプロセスは中央プロセッサを得る。
しかしながら、新しいプロセスは、汎用レジスタ１３０
７、ベースレジスタ１３０８、科学レジスタ１３０９、
Ｔ−レジスタ１３１０、状態レジスタ１３１１と命令カ
ウンタ１３１２のような第１３ａ図の中央処理ユニット
１３０６のハードウェアのためにまだ動作する準備がな
されてなく、制御命令が新しいプロセスのプロセス制御
ブロックから供給されなければならない。 従ってファームウェアサブルーチン１４３０はＣＰＵを
制御し、最初ＰＣＢ（第４図）からスクラツチパツドメ
モＩＪ１３１５にＰＭＷを取り出し、そのときＰＭＷＯ
を取り出す。 ＰＭＷＯのＭＢ２フィールドはチェックされＩ４３３、
もしそれが２進０でないならば非合法的ＰＣ財例外が結
果として生じる。しかしながら、もしＰＭＷＯのＭＢ２
フィールドがゼロであるならばＰＭＷＩは取り出される
１４３４。またＰＭＷＩのＭＢ２フィールドはそれが２
進０かどうかを決めるためにテストされる。 もしそれが２進０でないならば、非合法的ＰＣ財例外が
存在する。それに反してもしそれが０と等しいならばデ
イスパッチャはＣまで進む。従ってアドレススペース語
ＯＡＳＷＯは ＰＣＢ内の適当なスペースから取り出され、セグメント
テーブル語サイズＳＴＷＳ２はそれが７以下であるかど
うか決定するようにテストされる１４３７。 もしそれが７以上ならば、非合法的ＰＣＢが結果として
生じ、もしそれが７以下かあるいは７と等しいならば、
そのときＡＳＷＩはＰＣＢ ブロック１４３８から取り
出され、そしてそのＳＴＷＳ２フィールドはそれが８以
下かあるいは８と等しいかどうか決定するようにテスト
される。もしそのフィールドが８以上であるならば、そ
のとき非合法的ＰＣＢが結果として生じる。しかしなが
ら、もしそのＳＴＷＳ２フィールドが８と等しいかある
いは８以下であれば例外語ＥＸＷは取り出され１４４０
、そのＭＢ２フィールドはそれが０と等しいかどうかを
決定するようにテストされる。もしＭＢ２フィールドが
０と等しくないならば非合法ＰＣＢが結果として生じる
。ところがもしそれが０と等しいならばスタツク語ＳＫ
Ｗは取り出され１４２２、そのＭ旧２フィールドが０と
等しいかどうかを決定するようにテストされる１４４３
。もしＭ旧２フィールドが０と等しくないならば、その
とき非合法的ＰＣＢが結果として生じる。 これに反して、もしそれが０と等しいならば命令カウン
タ語ＩＣＷはＰＣＢから取り出され、命令カウンタＩＣ
‘こ置かれる。そしてそのＴＡＧフィールドはそれが０
と等しいかどうかを決定するようにテストされる。もし
ＴＡＧフィールドが０と等しくないならば、そのとき非
合法的ＰＣＢが結果として生じる。しかしながら、ＴＡ
Ｇフィールドが０と等しいならば、ＭＢ２語は取り出さ
れ１４４６、そのＭ旧２フイールド（ビット０−３ １
）はそれが０と等しいどうか決定するようにテストされ
る１４４７。もしそれが０と等しくないならば、そのと
き非合法的ＰＣＢが結果として生じる。ところが、もし
それが０と等しいならばスタックベース語０、そしてる
ＢＷ０，１と２は取り出される１４４８。ＰＣＢのベー
スレジスタ保持領域内の８つのベースレジスタの内容は
そのとき取り出され１４４９、機械のベースレジスタに
記憶される１３０８。 そのときＰＣＢの汎用レジスタ保持領域からの１６の汎
用レジスタの内容は取り出され１４５０、機械の汎用レ
ジス外こ記憶される１３０７。しかしながら、科学レジ
スタの内容を取り出す前に、科学モードが使用されるか
どうかを決定するためにプロセス主要語０（ＰＭＷＯ）
のケーパビリテイ・バイトがチェックされる１４５１。
もし科学モードが使用されるならば、そのときＰＣＢの
科学レジスタ保持領域からの科学レジスタの内容は取り
出されそして記憶される１４５２。ファームウェアはそ
のときアカウントモードが使用されるかどうかを決定す
るためにＰＭＷＯのケーパビリテイ・バイトをチェック
させるように進む１４５３。もしアカウント・モードが
使用されているならば（たとえば２進１に設定されたケ
ーパビリテイ・バイトのアカウント・ビット）、アカウ
ント語はＰＣＢ内に存在し、準備時間アカウント語ＲＴ
Ａは更新される。 そのときファームウェアは、ＤＥＸＴ番号が０に設定さ
れるかどうか決定するために進む１４５４。もしそれが
０に設定されないならば、機械はエミュレーションモー
ド内にあり（すなわちデコー拡張能力が使用される）、
それがプロセス主要語３のＤＥＴＳ２フィールド以上か
あるいはそれ以下かどうかを決定するためにＰＭＷＱの
ＤＥＸＴ番号がチェックされる１４５５ことを、それは
示している。 またＤＥＸＴ番号がＤＥＴＳ２フィールドより小さいが
０ではないので非合法的ＰＣ母例外が結果として生じる
ＤＥＴＳ２フィールドよりそれが大きい場合、機械は合
法的ェミュレ−ションモード内で実行し、Ｆに進む。決
定ブロック１４５４に戻って、もしＤＥＸＴフイ−ルド
が２進０であるならば、そのとき固有モード‘ま実行さ
れそして機械はＳＴＷを取り出す１４５７。ＰＣＢの余
剰時間終了語ＲＴＯは取り出され１４５８、ＣＪＰが動
作状態に費やす時間限界でプロセスタイマがロードされ
る。 この点までに、‘ａ’機械内に古いプロセスＣＪＰが存
在し、新しいプロセスＮＪＰが古いプロセスＣＪＰより
優先されたとき、新しいプロセスＮＪＰはＣＰＵを制御
するために“ロール・イン”されたかまたは、｛ｂ’Ｃ
ＰＵの制御中にＣＪＰが存在しないで準備待ち行列のヘ
ッドが動作されたかである。 条件【ａーの下で簡単に、ＣＪＰはＲＰＷに取り出され
、Ｑ／ＰＲ／ＲＤＹのプロセスリンクＰＬ内に置かれる
。そしてＱ／ＰＲ／ＲＤＹのプロセスリンクＰＬ内のＮ
ＪＰは、ＣＪＰにすぐなるＮＪＰを制御し、かつ古いＣ
ＪＰの制御を停止させる２つのプロセスの位置を効果的
に切に換えるＲＰＷ内に置かれる。 そのときＮＪＰのＰＣＢは呼び出され、ＮＪＰを動作す
るよう要求される情報はスクラッチパツドメモリにある
いはＡＣＵのレジスタのアレイに置かれる。もしＣＰＵ
の制御中にＣＪＰが存在しないならば（条件ｂ）、その
とき準備待ち行列のヘッドは動作される。 たとえばディスパツチャは準備待ち行列からのプロセス
リンクＰＬからＮＪＰを取り出し２それをＲＰＷ語に贋
くために、ＮＪＰはＣＪＰになる。これを実行すること
によつてプロセスリンクＰＬはＱ／ＰＲ／ＲＤＹに何も
残されず、それを取り出すように要求される。従って決
定ブロック１４６１で始まり、−ファームウェアはＣＰ
Ｕの制御中にＣＪＰがあったかどうかを決定する。 そしてもし自由プロセスリンク（ＦＰは）が存在するな
らばそれは呼び出され、待ち行列化され、ＣＪＰはここ
に書かれる。しかしながらもしＣＰＵの制御中にＣＪＰ
が存在しないならば、ＮＪＰのＰＭＷＯのステートバィ
トが更新され１４６０、機械内にＣＪＰが存在するかど
うか決定される１４６３。もしプロセッサの制御中にＣ
ＪＰがないならば、ＮＪＰのプロセスリンク‐（ＱノＰ
Ｒ／ＲＤＹの中にあって、現在機械の制御中にあるもの
）は、Ｑ／ＰＲ／ＲＤＹに取り出された１４６６（すな
わちＱ／ＰＲ／ＲＯＹから待ち行列を解除させる）、フ
リー・リンク・セマフオアＦＩＳＰになり、フリー・プ
ロセスリンク待ち行列（第９図の８０５）内に待ち行列
化され、フリー・プロセスリンク待ち行列の一部になる
１４６６ａ。境界アドレスレジスタＢＡＲの内容は取り
出され１４６４、システムベースのＢＡＲ＋５６に位置
したＮＪＰ（現在ＣＪＰ）の動作中プロセス語ＲＰＷは
ＲＰＷ、ブロック１４６５にＮＪＰ識別を置くことによ
って更新される。空インジケータはＣＪＰが存在しない
場合０に設定される。次に競争インジケータは０に設定
される１４６７、奥形的内容のアドレス指定可能なメモ
リであるセグメントアソシェィタ（第１図の１３２）は
クリアされ１４７１、そのときプロセスモードが入れら
れる１４７０。（例外がオペレーティングシステムより
むしろプロセッサ内に動作しているプロセスによって処
理されることを、プロセスモードは示す。 ）そのときファームウェアはＣＡＢに続き１４８０、非
同期トラップビットＡＢはそれが２進１に設定されるか
どうかを決定するためにチェックされる１４８１。もし
ＡＢビットが２進１に設定されるならばそのときプロセ
スリング番号ＰＲＮが非同期トラップビツトＡＲＮより
大きいかあるいは等しいかどうかを決定しチェックされ
る１４８２。 （ＡＢ及びＡＲＮは各プロセスのＰＣＢの優先権バイト
に位置され、プロセスが動作ステートにあるとき意味が
ある。ＡＢ及びＡＢＮはシステムベースのＢＡＲ＋５６
に位置したＲＰＷから取られる。）次のステップ１４８
４は非同期トラップルーチンに進み、そしてそれは、非
同期トラップビツトもしくは非同期リング番号を最初の
場所に設定させる状態に気をすけるので、ＲＰＷのＢＡ
Ｒ＋５６のＡＢ及びＡＲＮがリセットされ、そしてもし
これらがファームウェアによってその次にリセットされ
なかったならば、それは実際ｂ悪いものが何もなかった
ところで何かが患ったという指示を出し、従って常に非
同期トラツプルーチン１４８４に進み、決して実行され
ないだろう。全決定ブロック１４８１及びＩ４８２に帰
って、ＡＢビットが設定されず、あるいはＡＢビットが
設定され且つＰＲＮがＡＲＮより大きいならば、そのと
きファームウエアは、プロセッサがいかなるモードで、
即ち通常モードあるいはエミュレーションモード内で動
作することを決定するため進む。従ってＤＥＸＴ番号は
、それが０に設定されるかどうかを決定するようにチェ
ックされ、それが０に設定されるならば、機械の通常モ
ードで動作する１４８７。しかしながら、ＤＥＸＴ番号
が０に設定されないならば、エミュレーションモードで
動作する１４８６。 発明の内容の詳細な説明 ハードウェアノフアームウェア・システムは設定された
オペレーションに処理される記録の２つの基本的タイプ
を認識する。 記録のこれらの２つのタイプは第１５Ａ図に例証された
バーチュアルメモリ記録及び第１５Ｂ図に例証されたデ
ータベース記録である。バーチュアルメモリ記録は一般
的に、記録がセグメント・アドレスによってアドレス指
定されうるオペレーティングシステム手順内部に使用さ
れる。データベース記録は、領域ページーラィン番号と
ともにそれらのデータ記録をアドレス指定するユーザプ
ログラムによってさらに一般的に使用される。領域はユ
ーザファイルを参照し、ページは彼のデータファイル範
囲内の分割を参照し、ライン番号はそのファイルのペー
ジ範囲内の特別な記録を参照する。第１５Ａ図に示され
るように、バーチュアルメモリ記録は次のフィールドか
ら構成される。 タイプフィールド１５０１は記録タイプの説明であり、
この記録の記録記述子（下で説明される）から得られる
。バーチュアルメモリ記録のＤスイッチフィールド１５
０２は記録ステートを説明する。記録は次のようなステ
ートにあることができる。有効、そしてそれは記録を意
味し、現在有効なデータを含む。論理的に削除される、
それはもはや記録を意味せず、有効なデータを含むが、
なおメモリスペースを保持する。長さフィールド１５０
３は記録のバイトの実際の数を説明する。記録本体１５
０４は記録の実際のデータを含む。ポインタ・シーケン
ス・フイールド１５０５は、その記録がオーナーかメン
バーのいずれかであるセットの、次の、先の、最初の、
最後のオーナー記緑のポィンタを含む記録本体の一部分
である。ハードウエア／フアームウエアシステムによつ
て認識される記録の第２の主要タイプは第１５Ｂ図に説
明する。タイプフィールド１５１０はまた記録のタイプ
を説明し、下で説明される記録の記録記述子から得られ
る。長さフィールド１５１１はバイト内の記録の長さを
説明する。記録本体１５１２は記録の実際のデータを含
む。ポィンタ・シーケンス１５１３はセットの次の、先
の、等の記録へのポィンタを含む。別々に記録され、後
で説明される各記録のために○スイッチフィールド１６
０４がある。第１５Ｃ図と１５Ｄ図は記録のポィンタ・
シーケンスのフオーマットを説明する（第１５Ａ図のフ
ィールド１５０５と第１５８図のフィールド１５１３）
。 ハードウエア／フア−ムウエアシステムは２つの異なる
ポィンタ・シーケンス・フオーマットを認識する。１つ
はメンバー記録に対するシーケンスを認識する第１５Ｃ
図であり、もう１つはその記録がオーナー記録に対する
第１５Ｄ図である。 メンバー記録（第１５Ｃ図）にとって、次のポィンタ・
フィールドはセット内の次のメンバーのアドレス指定を
含む。先のポィンタ１５２１は現在のセットの以前のメ
ンバーのアドレス指定を含む。オーナー・ポインタ・フ
ィールド１５２４はセットのオーナーのアドレスを含む
。オーナー記録に対し、ハードウェアノフアームウェア
によって認識されたポインタ・シーケンス・フオーマッ
トは第１５Ｄ図に示されている。最初のポィンタ・フィ
ールド１５３２はセットの最初のメンバー記録のアドレ
ス指定を含む。最後のポィンタ・フィールド１５３３は
セットの最後のメンバーのアドレス指定を含む。説明さ
れたポィンタの各々は（次の、先の、オーナー、最初と
最後）選択的である。 しかしながら、任意のセットにとって次のような組合わ
せだけが合法的である。ケース１、オーナーあるいはメ
ンバー記録にとって最初でなく、最後、次のもしくは先
のポィンタ（メンバー記録はオーナー・ポィンタを有す
る）。 ケース２、オーナー記録は最初のポィン夕を有し、メン
バー記録は次のポィンタを有する（メンバー記録はオー
ナー・ポィンタを有してもよいし、有さなくてもよい）
。 ケース３、オーナー記録は最初と最後のポインタを有し
、メンバー記録は次のポィンタを有する（メンバー記録
はオーナー・ボインタを有しても良いし、有さなくても
良い）。 ケース４、オーナー記録は最初と最後のポィンタを有し
、メンバー記録は次と先のポインタを有する（メンバー
記録はオーナー・ポィン夕を有してもよいし、有さなく
てもよい）。 ハードウエアノフアームウエアシステムの別の特徴は、
４つの異るクラスあるいはフオーマツトのポインタを認
識することである。 記録内のこれらのクラスはバーチュアルメモリ記録のた
めにのみ使用されるクラスゼロ、バーチュアルメモリ記
録のためにのみ使用されるクラス１、データ記録のため
にのみ使用されるクラス２、及びデータ・ベース記録の
ためにのみ使用されるクラス３として参照される。４つ
の全てのポインタクラスはそれらの最初の２つのビット
に共通な意味を有する。 第１ビット、即ちＥＯＳビットは“セット終了”ポイン
タである。このビットが１に設定されるとき、限定によ
るポィンタはオーナー記録を指示する。第２のビット、
即ちＮＩＮＳビットは“挿入されない記録”ポインタで
ある。このビットが１に設定されるとき、記録は照会さ
れるセット数として現在は挿入されない。クラスゼロポ
ィンタ・フオーマツトは第１５Ｅ図に示されている。 ＥＯＳビット１５４０と挿入されないビット１５４１は
最初の２つのビット位鷹を占める。ＳＲＡフィールド１
５４２は１４ビットのオフセットであり、かつそれは所
定のセグメント内の変位であり、そしてそれはそのセグ
メント内に位遣した記録を指示する。クラスゼロポィン
タから得られたＳＲＡフィールドは、クラスゼ。ポイン
タを通して記録をアドレス指定するときに使用されるベ
ース・レジスタから一般的に得られるセグメント番号と
常に合併される。クラス】ポインタは第１５Ｆ図に示さ
れている。 ＥＯＳビット１５５０及び挿入されないビット１５５１
は標準限定のものである。フィールドＳＥＧ、ＳＲＡ１
５５２は標準セグメントアドレスから成り、そしてそれ
らは以前に定義した。これらのポインタは記録を直接ア
ドレス指定するために使用され、かつセグメント番号は
直接そのポィンタを通して供給される。データ・ベース
記録と共に使用されるクラス２とクラス３のポインタの
ために、フアームウエアノハードウェアシステムは、前
述したようにシステムの各ベースレジスタ（第２図の２
０２を参照）と共に、関連したインデックスレジスタが
あるということを認識する。 汎用レジスタ８一１５，２０１はインデックスレジスタ
０〜７にそれぞれ相当する。このインデックスレジスタ
番号ＩＸＲｉはベースレジスタＢＲｉに匹敵する。例え
ば、ベースレジスタＢＲ３のために、インデックスレジ
ス夕ばＲ３（ＧＲＩＩ）は、領域−ページーラィン番号
がポィンタを含み、その現在のＳＥＧ、ＳＲＡアドレス
はベースレジス夕ＢＲ３内に含まれる。このように、ユ
ーザーはＳＥＧ、ＳＲＡアドレスを有するベースレジス
タあるいは領域−ページーラインフオーマツトのインデ
ックスレジスタ内に含まれるようなデータ・ベースポイ
ンタのどちらかを遺してユーザーの記録のアドレスを指
定することができる。データ・ベース記録で動作するハ
ードウェア／ファームウェア命令は、領域−ページーラ
ィンポィンタをＳＥＣ、ＳＲＡアドレスに自動的に変換
する能力を実施する。 従って、データベース命令によってなされる全ての実際
上のメモリ照会は、セグメント及びＳＲＡ番号によって
メモリを指定する標準ハードウェア機構を使用し、そし
てインデックス・レジス外こ含まれるような領域−ペー
ジーラィンからの変換は、もし必要ならばハードウェア
によって自動的になされる。ユーザーファイル（領域）
内のページとハードウェアノフアームウェアによって認
識されるようなセグメントの間に１対１の一時的対応が
ある。 このように、後述されるページ記述子を通して、ハード
ウェアノフアームウェアは任意のページ番号をセグメン
ト番号に変換する。クラス２ポィンタ・フオーマツトは
第１５Ｇ図に示されている。 ＥＯＳ及び“挿入されない”ビットはフィールド１５６
０と１５６１内に示されている。ページ番号はフィール
ド１５６２内に含まれる。ライン番号はフィールド１５
６３内に示され、かつページと領域の記録番号を表わす
。完全な領域一ページーラィン番号ポィンタは、データ
ベース命令により照会されるインデックスレジスタから
得られた領域番号を得ることによりクラス２記録を使用
するときに得られる。クラス３ポィンタ・フオーマツト
は第１５日図に示されている。 ＥＯＳ及び“挿入されない”ビットはフィールド１５７
０と１５７１内に示されている。領域番号はフィールド
１５７２内に示されている。これはユーザーファイル番
号に関連する。ページ番号１５７３及びライン番号１５
７４はユーザーファイル内の特別の記録のアドレスを指
定する。第１６Ａ図は、ハ−ドウェア／ファームウェア
システムによって認識されるようなユーザーファイル（
領域）の一部であるデータベースページを図示する。 データベースページは第１５Ｂ図において前述したよう
にデータベース記録を含む。前述したように、データベ
ースページが主メモリ内にあるとき、データベースペー
ジとセグメントの間に１対１の対応がある。ページヘツ
ター１６０１は、それが含まれるページに関係したある
情報を含む。 例えば、それはバイトでページの長さを、またページに
含まれる多数の記録（ライン）を説明する。それはまた
、それが主メモリ内に含まれるときページへの書き込み
で設定される書き込みビットのような情報を含む。ペー
ジヘツダーに続いて、データベースページの次の主要部
はラインオフセットアレイ１６０２である。これは、ペ
ージの有効なライン番号に１対１で対応する１６ビット
素子のアレイである。ラインオフセットアレイの各素子
のために、２ビット○ースイッチ１６０４と１４ビット
オフセット１６０３がある。Ｄースィッチは、無為の、
論理的に削除され、物理的に削除され、あるいは有効な
、記録ステートを説明する。オフセットはページの初め
からの相対変位である記録への１４ビットボインタであ
る。ハードウエアはこのページに相当するセグメント番
号と連結したオフセットを使用することによってこのペ
ージのデー夕べ−ス記録をアドレス指定することができ
る。対応するセグメント番号を得る方法は下に記述され
る。データ・ベース・ページの残っている部分は記録１
６１０及び記録１６１２で表わされたような実際のデー
タベース記録からなる。これらの記録はページのどんな
部分（セグメント）にも位瞳するが必ずしもラインオフ
セット・アレイにおいてそれらの位置と同じ順番に位置
するとは限らない。Ｄスイッチが無為の、物理的に削除
されるような記録ステートを記述するならば、オフセッ
トはそのときゼロに設定され、記録を存在しないだろつ
。実際のデータベース・ページは第１６図に示されたよ
うなページ記述子によってアドレス指定される。 ページ記述このセグメント番号１６２５は主メモ川こロ
ードされてからこのページ番号と相当するセグメント番
号を含む。領域番号１６２２はこのページの領域番号（
ファイル）を含む。ページ番号１６２４は実際のページ
番号である。最終ページインジケータ１６２６は任意の
領域の技も高いページ番号のものに等しい。シフト・カ
ウント１６２３はページ番号のビット数を含む。ハード
ウェアノフアームウヱアシステムは、領域一ページーラ
ィンポインタ・フオーマツトを利用するとき、可変長さ
ページ番号を認識する。次の記述子１６２０は一連のペ
ージ記述子の次のページ記述子を指示するのに利用され
る。先の記述子１６２１は一連のページ記述子の先の記
述子を指示する。これらの一連のページ記述子の使用に
ついては下に記述される。一連のページ記述子は、ファ
イルのどのページが計算機システムの主メモ川こ現在位
置しているかを示すのに使用されたハードウェアノフア
ームウェア機構である。 メモリにある各ページにとって、ページ記述子は一連の
ものであると認識された単一システム内位置される。そ
してそれは第１６Ｃ図に示された集積アクセス制御ポィ
ンタによって指示される。集積アクセス制御ポインタは
先に記述されたシステムベースの一語の拡張を表わす。
ＩＡＣポィンタはアドレスＢＡＲ＋９２に位置し、そし
てそれはシステムベースの端を一語過ぎている。ＩＡＣ
ポインタ・フオーマツトは“ゼロでなければならない”
フィールド１６３０、Ｇ一番号１６３１、及び変位１６
３２を含む。Ｇ−番号は、〆前に記述されたようなＧ−
セグメントの番号である。変位は、ページ記述子リング
の初めが開始するところのＧーセグメント範囲内の変位
である。主メモリに含まれた全ページのページ記述子は
そのとき伝統的チュィン・フオーマット内にいつしよに
リンクされる。次の記述子及び先の記述子のフィ−ルド
はリンクを形成する。第１７図は主メモリ内にデー夕べ
−スベージの位置を実施するためのハードウェアノファ
ームウエア‘フロウ・チャートを示す。 このファームウェアは、領域−ページーラィン番号ポィ
ンタを取り出し、ページが主メモ川こあるかを初めに決
定し、そして次にそれが主メモリ内に存在するならばペ
ージのページ記述子を伝達する。ファームウェアは１７
０１に示されるように始まる。第一のファームウェア動
作は１７０２に示されたように起こる。 そしてそこでＩＡＣポインタの主メモリ・フェッチはＢ
ＡＲ＋９２の位置でなされる。（ＩＡＣポィンタは第６
図に示されているようにシステム・ベースに組み合わさ
れる。）このメモリ・フェツチの結果として、メモリ・
アクセス例外１７０３が起こる。メモリ・アクセス例外
は物理的メモリあるいはメモリ読み込みエラーからなさ
れる。ファームウェアによって取り出された次のステッ
プは１７０４に示されている。そしてそこでＭ旧２フィ
ールドはゼロであることをチェックされる。（第１６Ｃ
図参照）そのフィールドがゼロでないと発見されるなら
ば、そのときシステム−チェック１７０５が発生する。
システム・チェックの発生で、システムは診断ステート
に入る。ＭＢ２フイールドがゼロであるならば、ブロッ
ク１７０６は次に実行される。 ＩＡＣフィールドのＧ−番号は一時レジスタＧに伝達さ
れる。変位フィールドは一時レジス夕Ｇに伝達される。
変位はまた“最初のポインタ”と呼ばれる位置のスクラ
ツチパッド・メモリに伝達される。ブロック１７０７は
次に実行される。主メモリのフェッチはページ記述子を
命令取り出しのためにアドレスＧ，Ｄでなされる（第１
６Ｂ図参照）。このフェッチは以前に記述されたように
Ｇ、Ｄアドレッシングの慣習に従ってなされる。Ｇ、Ｄ
アクセス例外１７０８はこのメモリフェツチの結果とし
て発生する（たとえばセグメント、非合法的Ｇ−Ｄセグ
メント記述子からである）。ファームウェア・サブルー
チンによってチェックされる領域・ページ・ラインの領
域番号及びページ番号は一致させるためページ記述子の
領域番号フィ−ルド１６２２及びページ番号フィールド
１６２４と対照して比較される。もし領域及びページ番
号が一致するならば、ブロック１７１０が実行され、フ
ア−ムウェア・ルーチンがスクラツチパツドメモリにロ
ードされる主メモリから取り出されたばかりのページ記
述子とともに完了する。現在のページ記述子の領域ある
いはページ番号がチェックされる領域−ページーラィン
の領域及びページ番号に等しくないならば、ブロック１
７１ １が実行される。 現在のページ記述子の次の記述子フィールド１６２０は
一時的スクラツチパツドの位置の内容、“最初のポィン
タ”と対照してチェックされる。もしこれらの２つの値
が等しくないならば一時レジスタＤが現在のページ記述
子の次の記述子フィールドと共にロードされるブロック
１７１３が実行される。ステップ１７１３に続いてファ
ームウェアによる分岐は、新しいページ記述子（それは
次の記述子によりアドレス指定される）が今取り出され
、続いてチェックされるステップ１７１０に対してなさ
れる。ステップ１７１ １に戻って、もし次の記述子が
一時的スクラツチ・パッド位置の内容と、“最初のポイ
ンタ”と等しいならば、これはメモリ内にある全ページ
を記述するページ記述子の全リングがファームウェアに
よって捜し出される領域一ページを発見しないで今使い
尽くされたばかりであることを示す。 この場合、必要なべ−ジが主メモ川こ位置されていない
ことを示すページ例外１７１２が生じる。その例外に続
いて、適当なソフトウェア動作が生じ、この必要なべー
ジを主メモリに移す。次に第１８図において、主メモＩ
Ｊ‘こおいてデータベースベージを位置指定する為の機
構を実施する為に必要なハードウェアに対するブロック
ダイヤグラムが表示される。 この機構は位置指定ページ作動用フリップフロップ１８
５１のセットにより作動され、前記フリップフロップは
中央処理ユニット１０４の算術論理ユニット１３１７の
補助メモリ１３１７Ａに位置される。位置指定ページ作
動用フリップフロッブ１８５１をセットする以前に、そ
のページ記述子が位置指定されるべき領域ページ数が、
領域一ページレジスタ１８５２にロードされる。領域一
ページレジスタの内容は、次に適正な領域一ページ記述
子が位置指定された時を検出する為に使用される。位置
指定ページ作動用フリッブフロツプ１８５１の論理１に
対するセット動作がＡＮＤゲート１８５４を駆動し、こ
の為境界アドレスレジスタ１８５３の内容が加算器１８
５６に入力される。 加算器に対する他の入力は一定値９２で、これはハード
ウェアレジスタ１８５５に記憶される。加算器１８５６
は、中央処理ユニット１０４の算術論理ユニット１３１
７に位置される。加算器１８５６の出力は、ＡＮＤゲー
ト１８５７に接続されている。ＡＮＤゲート１８５７の
駆動は、加算器１８５６の内容をメモリシステム１８５
９のメモリアドレスレジスタ１８５８に転送させる。こ
の様に、ＢＡＲ＋９２のアドレスは、メモリアドレスレ
ジスタ１８５８に転送される。前述に如く、このアドレ
スは、システムベースに位置される集積アクセス制御ポ
ィンタのアドレスである。山Ｃポィン外ま、メモリシス
テム１８５９から読出される。位置指定ページ作動用フ
リップフロップ１８５１からの出力信号は反転増中装置
１８８６により論理零に反転されて、この論理零は更に
、メモリシステムの議出し／書込みフリップフロップ１
８８７を論理零にセットする（メモリ講出し動作）為に
使用される。この様に、メモリシステムがメモリアドレ
スレジスタ１８５８のロード動作を検出した後、メモリ
議出し動作が開始される。メモリ議出し動作の結果、メ
モリアクセス例外動作が生じ得る。前述の如く、メモリ
アクセス例外動作は、例外取扱機構の作動を惹起する。
この例外取扱機礎は、この様な例外動作がメモリシステ
ムにより検出されると、メモリアクセス例外フリツプフ
ロツプ１８６０のセット動作により作動される。メモリ
動作が通常の如く完了すれば、メモリ動作完了フリップ
フロップ１８６１が論理１にセットされて、メモリから
謙出されたＩＡＣポィンタの内容は、メモリデータレジ
スタ１８６２に転送される。このメモリ動作完了フリッ
プフロップ１８６１は、次にＡＮＤゲート１８６３を介
してメモリデータレジスタの内容の転送を駆動する。Ｉ
ＡＣポィンタを表すこれ等の内容は、第１６Ｃ図に示す
如きフオーマツトとなる。ＩＡＣポインタのＭＢ７フィ
ールド１６３０は、算術論理ユニット１３１７に位置さ
れるコンパレ−夕１８６５に接続される。 このコンパレータ１８６５は、ＭＢ７フィールドを２進
数０の数値を含むレジスタ１８６４と比較する。もし等
しくない条件が検出されると、システムチェックフリツ
プフロップ１８６６は数値１にセットされる。コンパレ
ータ１８６５が等しい条件を検出する場合は、等しい信
号は、Ｇ番号１６３１の転送を駆動し、ＡＮＤゲート１
８６７を介してＩＡＣポィンタの変位フィールド１６
３２をＧレジスタ１８７３とＤレジスター８７４に対し
て駆動する。Ｄレジスタ１８７４への転送の為の論理回
路については以下に記述する。位置指定べ−ジ作動用フ
リップフロツプ１８５１のセット動作は、最初のフリッ
プフロップ１８６９のセッテイングを惹起する。 このフリップフロップは、数値１にセットされて、Ｄレ
ジスタ１８７４が最初にロードされる事を表示する。こ
の様に、最初のフリップフロツプ１８６９の出力は、Ａ
ＮＤゲート１８６７の出力に沿ってＡＮＤゲート１８７
１に接続され、前記ＡＮＤゲートはＩＡＣポィンタのＤ
変位フィールドを含んでいる。ＡＮＤゲート１８７１を
介して、ＩＡＣポインタの変位フィールドは、ＯＲゲー
ト１８７２を介してＤレジスター８７４に転送される。
最初のフリップフロップ１８６９の出力も又、ＡＮＤゲ
ート１８６７（ＩＡＣポィンタの変位フィールドを含む
）に沿ってＡＮＤゲート１８６８に接続される。この様
に、最初のポインターレジスタ１８７０‘ま「ＡＮＤゲ
ート１８６８を介して、このポインタから得る最初の変
位数値でロードされる。最初のポインターレジスター８
７０の使用については以下に記述する。又、最初のフリ
ップフロップ１８６９の出力は、自体のリセット入力に
接続される。この様に、最初のフリップフロツプが論理
１にセットされ、かつ最初のポインターレジスタ１８７
０と０レジスター８７８をロードさせた後、最初のフリ
ップフロップは次いで論理寒にリセットされる。Ｇレジ
スタ１８７３とＤレジスタ１８７４が一たんロードされ
ると、Ｇ、○アクセス機構１８７５が作動する。 この機構は、ＧおよびＤレジスタにより与えられたアド
レスにおける王〆モリのフェッチをしてページ記述子（
第１６Ｂ図参照）をフェッチミせる。この機構は、主メ
モリをして、前述の如くアドレス指定するＧ、Ｄの規則
に従ってフェッチさせる。Ｇ、Ｄアクセス例外動作は、
このメモリのフェッチの結果として生じ得る（例えば、
セグメントから違法Ｇ−Ｄセグメント記述子）。この様
な例外動作が検出されると、Ｇ、Ｄアクセス例外フリッ
プフロップ１８７６は論理１にセットされ、これは更に
例外取扱装置機構を作動させる。さもなければ、Ｇ、Ｄ
アクセスの完了と同時に、機構１８７５はフェツチされ
たデータをページ記述子レジスタ１８７７に転送する。
ページ記述子１８７７に転送されたデータは、第１６８
図に示す如きフオーマットである。ページ記述子レジス
タ１８７７のロード後、領域番号１６２２とページ番号
１６２４は、算術論理ユニット１３１７に位置されたコ
ンパレータ１８７８に入力される。 この時、ページ位置指定機構の開始時にロードされる領
域一ページレジスタ１８５２に位置された領域ページ番
号も又コンパレータ１８７８に入力される。もしコンパ
レータが一致する比較内容を見出すならば、所望のペー
ジ記述子がロードされ、機機そその機能を完了する。こ
の様に、コンパレータ１８７８の一致比較ラインは、位
置指定ページ完了フリップフロップ１８７９に接続され
る。この信号は、このフリツブフロツプを論理１の状態
にセットして、ページ位置指定機構の完了を信号する。
もしコンパレータ１８７８が非一致条件を信号すると、
ＡＮＤゲート１８８０に接続された非一致信号は、次の
記述子１６２０のページ記述子レジスタ１８７７からコ
ンパレータ１８８３へ、又ＡＮＤゲート１８８５への転
送を可能にする。コンパレータ１８３３は、次の記述子
１６２０を最初のポィン夕１８７０と比較する。一致比
較条件が検出される場合、ページ記述子の全ポインター
チェーンが探索され、所望のページ記述子は位置指定さ
れない。この様な条件下では、所望の領域ページは主メ
モリ内になく、この為コンパレータ１８３３の一致は、
ページング例外フリツプフロップ１８８４をセットする
為に使用される。この例外取扱機構は次にフリップフロ
ップ１８８４のセッティングにより作動される。ページ
記述子レジスタ１８７７からの次の記述子１６２０を含
むＡＮＤゲート１８８０の出力も又ＡＮＤゲート１８８
５に接続される。 このＡＮＤゲートは、コンパレータ１８８３の非一致信
号により駆動される。この非一致条件は、各ポィンタの
ページ記述子チェーンに端末に到達しない時生じる。こ
の様に、非一致信号が論理１でない時、次の記述子フィ
ールドは、ＡＮＤゲート１８８３からＡＮＤゲート１８
８２に転送される。ＡＮＤゲート１８８２への他の入力
は、反転増中装置１８８１からの信号である。ＡＮＤゲ
ート１８８１からのこの信号は、最初のフリツプフロツ
プ１８６９の反転出力を表わす。この様に、反転ＡＮＤ
ゲート１８８１による信号出力は、最初のフリップフロ
ップ１８６９が論理零にあるときに論理１にあり、従っ
てＡＮＤゲート１８８２は、次の記述子フィールド１６
２０をＯＲゲート１８７２に転送し、これが更にＤレジ
スタ１８７４に接続される様に駆動される。これ等の一
連の論理ゲートを介し、次の記述子フィールドがページ
記述子１８７７から○レジスタ１８７４に転送され、Ｇ
、Ｄアクセス機構はこの時再び作動可能なる。Ｇ、Ｄア
クセス動作のサイクルは、この時再び作動され、新しい
ページ記述子がフェツチされてページ記述子レジスター
８７７にロードされる。この新らしいページ記述子のフ
ェッチ動作は、１８７８のコンパレー夕が所望のページ
記述子を検出するか、コンパレータ１８８３がページ記
述子チェーンの端部を検出する迄繰返される。本文で述
べたハードウェアノフアームウェアシステムの更に重要
な２つの要素は、第１９Ａおよび１９Ｂ図に示される。 第１９Ａ図のセット記述子は、与えられたセットの性状
を記述する為に使用される。第１９Ａ図に示される如く
、Ｐフィールド１８０２は、このセットの記録ボインタ
のポインタークラス（モード）を記述する２ビットのフ
ィールドである。オーナーおよびメンバーの全ての記録
は、与えられたセットに対して同じポインタークラスの
ポィンタを有する。セット記述子１８０３のオーナーポ
インタフイールドは、メンバー記録がオーナ−記録（第
１５Ｃ図参照）に対する「オーナーポインタ」を含む場
合に１セットされる。「他のポインタ」フィールド１８
０４は、オーナーおよびメンバー記録が最初の、最後の
、次の、および先のポインタを持っているかどうかを記
述する「セット編成モード」フィールドＫ１８０５は、
現行のセットに使用されているセット編成のモードを記
述する。「リンク」セットのモードについてのみ本文に
より詳細に開示する、然しながら、表配列又はリスト配
列の如きセツト編成の為の他のモードへの拡張能力は存
在する。「変位」フィールド１８０６は、メモリにおけ
る記録の初めからそのレコード‘こおけるポインターシ
ーケンスの初め迄のオフセットを表わすのに使用される
（第１５Ａおよび１５Ｂ図参照）。第１９Ａ図に技術さ
れる如きセット記述子は、ハードウェア／ファームウェ
アに照合されたセットの記述を与えるセットで動作する
時、データベース命令により常にアクセスされる。第１
９Ｂ図に示す如き記録記述子は、レコードのある特性を
記述する為に使用される。 Ｆフィールド１８０２は、記録フオーマットの記述の為
に使用される。記録のフオーマツトは、第１５Ａおよび
１５Ｂ図に記述した如く、バーチュアルメモリ記録がデ
ータベース記録のいずれかである。「記録タイプ」フィ
ールド１８２１は、記録のタイプを表示し、第１５Ａお
よび１５Ｂ図に示される如きメモリにおける実記録のタ
イプフィールドにロードされる。「記録長さ」フィール
ド１８２２は、どんな実長さで記録が主メモリにあって
第１５Ａおよび１５Ｂ図に示す如きメモリ記録にロード
されるかを表示する。実際のデータベース命令は、第２
０Ａ乃至２０Ｆ図に示す如き６つのフオーマットの１つ
である。 第２０Ａ図に示されるＧＲＯＰフオーマツトは、「演算
コード１９１０」と、「零でなければならない」フイー
ルド１９１１と、「ベースレジスタ一番号１９１２と、
「桶数コード」１９１２とを含んでいる。 「ベースレジスタＪは記録のセグメント化されたアドレ
スを含んでいる。「補数コード」は「演算コード」によ
り記述される特定の命令のこれ以上の区別の為に使用さ
れる。第２０８図に示されたＸＩフオーマットは、演算
コード１９２０と、演算コードのこれ以上の区別に使用
される補数コード１９２１と、アドレスシラブル１９２
２と、零でなければならないフィールド１９２３と、論
理的削除フィールド１９２４と、ポインタ−モードフイ
ールド１９２５と、ＢＲフィールド１９２６とを含んで
いる。 ベースレジスタは、レコードのセグメント化されたアド
レスを含んでいる。アドレスシラプル１９２２は、その
いくつかの用途の為、動作されるべきセットのセット記
述子を指示する。アドレスシラブルは、前述の如きアド
レス生成の為の規則に従って、セグメント化されたアド
レスに生成される。第２０Ｃ図に示されたＰＸＤＸフオ
ーマツトは、演算コード１９３０と、これ以上の区別に
使用される補数コード１９３１と、１つのアドレスシラ
ブルＡＳＩ Ｉ９３２と、零でなければならないＭＢＺ
Ｉフィールド１９３３とベースレジスタ１９３４と、２
番目の零でなければならないＭＢＺ２フィールド１９３
５と、２番目のアドレスシラブルＡＳ２ １９３６とか
らなる。再びベースレジスタは記録のセグメント化され
たアドレスを含んでいる。第１のアドレスシラブルＡＳ
Ｉ Ｉ９３２はセット記述子を指示する。第２のアド
レスシラブルＡＳ２ １９３６は２進整数のアドレス指
定に使用される。第２０Ｄ図に示されたＢＲＸフオーマ
ツトは、演算コード１９４０と、命令を更に区別する為
に使用されるタイプフィールド１９４１と、ベースレジ
スタフイールド１９４２と、アドレスシラプル１９４３
とを含んでいる。 このベースレジスタは、記録のセグメント化されたアド
レスを含んでいる。このアドレスシラブルは、セット記
述子をアドレス指定する為に使用される。第２０Ｅ図に
示されたＤＸＧＲフオーマツトは、演算コード１９５０
と、命令を更に区別する為に使用されるタイプフィール
ド１９５１と、第１のベースレジスタ番号ＢＲ１ １
９５２と、アドレスシラブル１９５３とも零でなければ
ならないＭＢＺＩフィールド１９５４と、第２のベース
レジスタ番号ＢＲ２ １９５５と、「前後一般初段後」
フィールド１９５６と、第２の零でなければならないＭ
ＢＲ２フィールド１９５７とを含んでいる。 ２つのベースレジスタは、メモリに位置する２つの異な
る記録をアドレス指定する為に使用されるアドレスシラ
ブルは、セット記述子のアドレス指定に使用される。 「前後一般初最後」フィールドは、セット内の記録の所
望の位置設定を記述する。第２０Ｆ図に示すＯＰＤＤフ
オーマットは、演算コード１９６０と、特定データベー
ス動作の記述に使用されるプリミティブフィールド１９
６１と、命令を更に区別する為に使用されるタイプフイ
−ルド１９６２と、ポインターフィールドの記述に使用
されるＰフィールド１９６３と、オーナ‐およびメンバ
ー記録のポィンタを記述する「技初最後−次、先」ポイ
ンターフィールド１９６５と、ポインターシーケンスの
初めに対するオフセットを記述する変位フィールド１９
６６とｔ ベースレジスタ数を含むＢＲフィールド１
９６７とを含んでいる。 このベースレジスタは、主メモ川こおける記録のセグメ
ント化されたアドレスを含んでいる。テスト記録タイプ
・データベース・命令は：ファームウェア／ハードウェ
アを働かせるマシン命令であって、参照記録タイプの含
まれる記録記述子（第１９Ｂ図参照）をフェッチするも
のである。 そして、ベース・レジスタによって指定される。チェッ
クされるべき記録の記録タイプはフェッチされ、比較が
なされる。比較の結果に従って、状態レジスタのコンデ
ィションコードがセットされる。テスト記録タイプ命令
は、第１９Ｂ図に示されるようにＸＩフオーマツトのも
のである。テスト・記録・タイプ・命令についての、フ
ァームウェアのフロー・チャートは第２１図に示されて
いる。 ファームウエアのフロー・チャートのオペレーション２
００１において、命令のフオーマツトがチェックされる
。オペレーション２００３において、参照記録・タイプ
の含まれる記録記述子のチェックがなされる。次いで、
オペレーション２００５において、ベース・レジスタに
よつてアドレス指定された記録の記録・タイプがフェツ
チされ、そしてオペレーション２００７において、２個
の記録・タイプの実際の比較がなされる。オペレーショ
ン２００８および２００９においては、比較の結果に従
って、記録・タイプが相等しいければ“１”に、相異し
ていれば“０”にコンディションコードのセットがなさ
れる。オペレーション２０１０および２０１１において
、ハードウェアノフアームウェアの命令か完了する。第
２１図について、より詳細に検討すると、先ずオペレー
ション２００１においては、命令のＭＢＺフィールド１
９２３（第２０Ｂ図参照）がゼロであるかどうかチェッ
クされる。このゼロ・チェックは、命令・フェッチ・ユ
ニット（第１３Ａ図参照、ＩＦＵ１３１８）から演算論
理ユニット１３１７内のレジスタに命令を転送すること
によってなされる。このレジスタで行われるハードウェ
ア・チェックで、ＭＢＺにゼロが検出されなければ、フ
ァームウェアは第２１図に２００２で示される例外処理
に分岐される。この例外処理は不法フオーマット・フィ
ールド例外処理と呼ばれるものである。（なお、データ
例外処理菱贋という名称の米国特許願第５２８９５５号
を参照。）Ｍ欧がゼロであれば、ファームウエアはオベ
レ・‐ション２００３へと進み、ここで命令のアドレス
シラプル１９２２から引出されたアドレスにおいて、メ
モリに対して４バイトのフェツチがなされる。アドレス
シラブルを区分されたアドレスに展開することは、セグ
メント・アドレス展開方式（米国特許第３９総０９６号
に記述されている。このアドレス展開は、アドレス制御
ユニット（第１３Ａ図参照、ＡＣＵ１３１９）によって
行われる。王〆モリに対するフェツチの結果として、メ
モリ・アクセスの例外（操作）が、第２１図に示される
ように、２００４において生じることがある。メモリ・
アクセス例外（操作）の例としては、セグメント外、セ
グメント不存在、主・メモリ外などがある。フェッチさ
れる４バイトの初めの２５ビットは、第１９Ｂ図に記述
されているように、記録記述子を構成している。オペレ
ーション２００５においては、主メモリに対するフェッ
チがなされ、この命令によって指定される記録の記録・
タイプが定められる。 命令によって指定される記録は、命令のフィールド１９
２６にあるベース・レジスタＢＲを介して定められる。
主メモＩＪＩこ対するこのフエツチは２バイトのフェツ
チであり、その初めの１０ビットには、第１５Ａ図（フ
ィールド１５０１）および第１５Ｂ図（フィールド１５
１０）に示されるように、バーチュア・メモリ・記録と
データベース・記録の双方の記録タイプが規定されてい
る。フヱッチされた、この記録タイプは、データ・マネ
ジメント（管理）ユニット１３２１に転送される。この
メモリ・フェッチの結果として、メモリ・アクセス例外
（操作）２００６の生じることがある。記録タイプを規
定する１０ビットがメモリ・ユニット１０２（第１図参
照）からデータ・マネジメント。ユニット１３２１に転
送されたあと、ファームウェア・コントロールにおいて
、指定されたレコードの１０ビットの記録タイプが算術
論理ユニット１３１７に転送される。この時一点１こお
いて、算術論理ユニットには、アドレスシラブルによっ
て指定され、オペレーション２００３においてフェツチ
された参照記録タイプと、ベース・レジスタを介して命
令によって指定され、オペレーション２００５において
フェツチされた記録の記録タイプの双方が含まれている
。 オペレーション２００７においては、フアームウェアは
、ベース・レジスタによって指定された記録タイプと参
照記録タイプの間で比較をする。この比較は算術論理ユ
ニット内のメイン加算ユニットによって、比較機能を利
用して行われる。フアームウエア・コントロールにおい
て、２個の比較された記録タイプが相等しいことが検出
されると、ファームウエアはオペレーション２００９に
分岐される。比較の結果、両者が相異していれば、ファ
ームウエアはオペレーション２００８に分岐される。フ
ァームウェアが、指定された記録の記録タイプと参照記
録タイプの間で相等しいことを検知し、オペレーション
２００９に分岐されたものとすると、状態レジスタ（第
２図、２０７参照）の状態コードは、ハードウェア／フ
ァームウェアにより“１”にセットされる。 次いで、オペレーション２０１１へと進み、ここで命令
は完了し、ハードウェア／ファームウェアは、次の命令
へと分岐される。（指定された）記録の記録タイプと参
照記録タイプの間の比較により、両者が相異していると
いう結果が生ずれば、オペレーション２００８へと分岐
され、ここで、状態レジスタ２０７の状態コードは、ハ
ードウエアノフアームウヱアによつて“０”にセットさ
れる。 オペレーション２００８に続いて、ファームウェアはオ
ペレーション２０１０‘こ分岐し、ここで命令は完了し
て、次の命令へ分岐される。さて第２２図を参照すると
、ここには、この発明のテスト・記録・タイプ・データ
ベース・命令を実行するために必要なハードウェアがブ
ロック図として表示されている。 テスト・記録・タイプ・命令検知手段２２０１によって
表示されるように、テスト・記録・タイプ・命令を受け
ると、この命令は命令バッファ２２０２内に一時的に蓄
積される。この命令バッファは、中央処理ユニット１０
４の命令フヱッチ・ユニット１３１８内に設けられてい
る。前述されたように、命令バッファ２２０２に転送さ
れるテスト・記録・タイプ。命令は、第２０Ｂ図に示さ
れるようなＸＩフオーマツトのものである。ＭＢＺフイ
ールド１ ９２３は、直ちにコンパレータ２２０３によ
ってゼロ・ビット群２２０４と比較される。コンパレー
タ２２０３から相等しくないという信号が出されると、
不法フオーマット・フィールド・フリツプ・フロップ２
２０５がセットされ、これによって例外処理（操作）機
構の起動がなされることとなる。テスト・記録・タイプ
・命令の例外（操作）は次いで完了する。コンパレータ
２２０３によって相等しいことが示されると、テスト・
記録・タイプ・命令は、後述されるように、続けて実行
される。また、テスト・記録・タイプ・命令検出手段２
２０１によるテスト・記録・タイプ・命令の検出にとも
ない、記述子の読み出しフリツプ・フロップ２２０８の
出力が論理“１”にセットされる。 このフリップ・フロッブの出力は、記述子の読み出し信
号として参照される。ＡＮＤゲート２２０６は、記述子
の読み出し信号とコンパレータ２２０３の相等しいとい
う信号とによって可能化されて、アドレスシラブル１９
２２をアドレス制御ユニット２２０７に転送するように
される。アドレスシラブルが供給されると、セグメント
アドレス展開方式なる特許願中で記述されているように
、アドレス制御ユニット２２０７において、アドレスシ
ラブルはメモリ・アドレスに変換される。アドレス制御
ユニット２２０７によって展開されたメモリ・アドレス
は、メモリ・アドレス・レジスタ２２０９に転送される
。メモリ・アドレス・レジスタ２２０９の内容は、次い
でメモリ・システムのメモリ・アドレス・レジスタ２２
１０１こ転送される。テスト・記録・タイプ・命令検出
手段２２０１は、また、反転ＡＮＤゲート２２ １ １
に結合され、このゲートは次いでメモリ・システムの論
出し／書込みフリップ・フロツプ２２１２に結合されて
いる。 テフ．ト記録タイプ・命令検出手段の信号が論理“１”
であれば、ゲート２２１１の出力は論理“０”となり、
これにより、議出し／書込みフリツブ・フロツプ２２１
２は“０”にセットされることとなる。メモリ・アドレ
ス・レジスタ２２１０がロードされ、議出し／書込みフ
リップ・フロツプ２２１２が論理“０”にセットされた
ことがメモリ・システム２２１３によって検知されると
、メモリ議出し演算が開始される。メモリ・システムの
オペレーションについてはトセグメントァドレス展開方
式なる特許腿中に記述されている。メモリ・オペレーシ
ョンの結果、セグメントアドレス展開方式なる特許豚中
で記述されているように、メモリ・アクセス例外（操作
）２２１４の生ずることがある。このような例外（操作
）が生ずると、メモリ・アクセス例外（操作）フリツプ
・フロツブが論理“１”にセットされる。例外オペレー
ションという特許膿中で記述とれているように、例外オ
ペレーション手段が起動される。そうでなければ、メモ
リ・オペレーションは正常に完了し、メモリ・オペレー
ション完了フリツプ・フロツプ２２１５が論理“１”に
セットされる。メモリ・オペレーション完了フリップ・
フロップ２２１５が論理“１”状態に移行するとともに
、メモリ・システム２２１３から謙出されたデータは、
メモリ・データ・レジスタ２２１６に転送される。記述
子議出し信号が論理“１”であるとともに、メモリ・オ
ペレーション完了フリップ・フロップ２２１５が論理“
１”し、移行することにより、メモリ・システムからそ
の直前に議とられた記録記述子の記録タイプ・フィール
ド１８２１を可能化し、メモリ・データ・レジスタ２２
１６から、ＡＮＤゲート２２１７を通して、記述子記録
タイプ・レジスタ２２１８‘こ転送されるようにする。
また、メモリ・オベレ−ション完了フリップ・フロップ
２２１５の出力は、記述子講出しフリッブ・フロップ２
２０８のリセット入力側に結合されることが認められる
。 このようにして、メモリ・オペレーション完了フリツプ
・フロップ２２１５が論理“１”に移行することにより
、記述子議出しフリップ・フロップ２２０８は、“０”
に低下されることになる。記述子論出し信号は反転ＡＮ
Ｄゲート２２３８に結合されているため、記述子の論出
し信号が“０”に低下されることにより、反転ＡＮＤゲ
ート２２３８の出力は“１”に上昇されることとなり、
かくして、ゲート２２３８の出力が記録タイプ講出しフ
リツプ・フロップ２２２０のセット入力側に結合されて
いることから、記録タイプ議出しフリツプ・フロップ２
２２０は論理“１”にセットされることとなる。このフ
リツプ・フロツプ２２２０の出力は、記録タイプ議出し
信号として参照される。命令バッファ２２０２のベース
・レジスタ・フィールドＢＲＩ９２６はＡＮＤゲート２
２２１に結合されている。 このＡＮＤゲートは記録タイプ議出し信号によって可能
化される。このようにして、記録タイプ論出し信号が論
理“１”に上昇されることにより、ベース・レジスタ・
フィールドＢＲＩ９２６（の内容）は、ＡＮＤゲート２
２２１の結合を介して、アドレス・制御・ユニット２２
０７のベース・レジスタ入力部２２２２に転送される。
アドレス制御ユニット２２０７が、そのベース・レジス
タ（ＢＲ）の入力部２２２２内のベース・レジスタの番
号が供給されると、その結果として、該当する番号の入
力されたベース・レジスタの内容が読出される。このオ
ペレーションは、典型的なスクラッチパツド・メモリの
議出しオペレーションである。アドレス制御ユニットか
らのベース・レジスタの内容の出力は、ＯＲゲート２２
２３を介して、アドレス制御ユニットのベース・レジス
タ出力部２２２４に出される。ベース・レジスタ出力部
２２２４の出力は、次いで、記録タイプ議出し信号によ
って可能化されるＡＮＤゲート２２２５に結合される。
ＡＮＤゲート２２２５の出力は、アドレス制御ユニット
２２０７に結合されている。アドレス制御ユニットは、
ベース・レジス夕の内容（第２図参照）が供給されると
、セグメントアドレス展開方式なる特許厭中に記述され
ているように、これらの内容をメモリこアドレスに変換
する。かくして、アドレス制御ユニットの出力は、再び
、メモリ・アドレス・レジス夕２２０９に、次いでメモ
リ・システムのメモリ・アドレス・レジスタ２２１０に
転送されるアドレスとなるものである。また、そのメモ
リ・アドレス・レジスタ２２１０１こ新しいアドレスが
ロードされ、読出し／書込みフリツプ・フロッブ２２１
２が論理“０”にセットされたことがメモリ・システム
２２１３によって検知されると、メモリ議出しオペレー
ションが開始されることとなる。 メモリ・システムのオペレーションについては、セグメ
ント・アドレス展開方式なる特許顕中に記述されている
。メモリ謙出しオペレーションの結果として、セグメン
トアドレス展開方式なる特許磯中に記述されているよう
に、メモリ・アクセス例外（操作）２２１４の生ずるこ
とがある。このような例外（操作）が生じると、メモリ
・アクセス例外（操作）フリツプ・フロツブ２２１４は
論理“１”状態にセットされる。そして、例外処理（操
作）方式なる特許顔中で記述されているように、例外処
理（操作）手段が起動される。そうでなければ、メモリ
・オペレーションは正常に完了して、メモリ・オペレー
ション完了フリツプ・フロツプ２２１５が論理‘‘１”
にセットされる（メモリ・オペレーション完了フリツブ
・フロツプ２２１５は、メモリ・オペレーションが開始
されると、いつでも論理“０”にセットされるほのであ
る）。メモリ・オペレーションの完了とともに、記録の
記録タイプ（第１５Ａ図および第１５Ｂ図の１５０１ま
たは１５１０）を表わす、メモリ・システムから鈴出さ
れたデータはメモリ・データ・レジスタ２２１６に転送
される。メモリ・システム内の記録から謙出され、メモ
リ・データ・レジスタ２２１６に転送された記録タイプ
は、ＡＮＤゲート２２２６に結合される。 このゲートは、記録タイプの講出し信号と、メモリ・オ
ペレーション完了フリップ・フロップ２２１６（の出力
）とによって可能化される。かくして、この命令の実行
中に行われた第２のメモリ・オペレーション完了ととも
に、記録から読出された記録タイプは、ＡＮＤゲート２
２２６を通して転送され、コンパレータ２２２７への入
力とされる。コンパレータ２２２７への別の入力は記述
子記録タイプ・レジスタ２２１８からのものである。こ
れは、第１のメモリ・オペレーションにおいて謙出され
た記述子からえられた記録タイプが予めロＭドされてい
たものである。コンパレータ２２２７によって、２個の
記録タイプが相等しいものと検知されれば、ＡＮＤゲ−
ト２２３３に結合されている相等しいという信号は、レ
ジスタ２２３２に含まれている２進値０１をＯＲゲート
２２３４に転送できるようにされる。 コンパレータ２２２７によって、２個の記録タイプが相
異なっていると検知されれば、ＡＮＤゲート２２３１に
結合されている相異なるという信号は、レジスタ２２３
０に含まれている２進値００をＯＲゲート２２３４に転
送できるようにされる。また、メモリ・オペレーション
完了フリツプ・フロップ２２１５がＡＮＤゲート２２２
８に結合されていることが認められる。このゲートは、
記録タイプ読出し信号によって可能化される。ＡＮＤゲ
ート２２２８の出力は、セット条件コード・フリップ・
フロップ２２２９に結合されている。このフリップ・フ
ロップ２２２９は、第２のメモリ講出しオペレーション
が完了したあとで論理“１”にセットされるものである
（記録の記録タイプの読出しはテスト・記録・タイプ・
命令によって指定される）。セット条件コード・フリッ
プ・フロツプ２２２９の出力はＡＮＤゲート２２３５に
結合されており、かくして、ＯＲゲート２２３４を可能
化して、２進値００または０１を転送するための条件コ
ード・レジスタ２２３６に前記ＡＮＤ２２３５が結合さ
れている。条件コード・レジス外ま、実際には、第２図
に示されているような状態レジスタ２０７の始めの２ビ
ット（部分）である。セット条件コード・フリツプ・フ
ロツプ２２２９を論理“１”に移行させることは、また
、条件コード・レジスタ２２３６内で条件コードの値が
セットされると同時に、フリツプ・７ロツプ２２２９の
出力が結合されている命令完了フリツプ・フロツプ２２
３７が論理‘‘１”にセットされるようにすることであ
る。 命令完了フリツプ・フロツプ２２３７を論理“１”にセ
ットすることは、テスト・記録・タイプ・命令の完了を
表示することである。この発明の一美施例について開示
し、記述してきたが、当業者であれば、既述された発明
を実施するために多くの変更、修正をなしうるものであ
り、これもなおこの発明の範囲内に収まるものである。 かくして、この発明の権利範囲内で、同様な結果がえら
れるべく、多くのステップが別のステップによって交替
、置換されうるものである。この発明はへその特許請求
の範囲の記載によってのみ限定される。
第１図はこの発明を利用するマルチプログラミングシス
テムのブロック図、第２図はこの発明によって利用され
る種々のハードウェア構成を表わす概略図、第３図は第
２図のレジスタの予約された記憶領域のために使用され
た用語例、第４図はこの発明に利用された機械のプロセ
ス制御ブロックの概略図、第５図はプロセス制御ブロッ
クのアドレスシステムの概略図、第６図はこの発明を利
用する計算機システムのシステムベースの概略図、第７
Ａ図、第７Ｂ図はこの発明を利用する計算機システムの
スタツクセグメント及びスタツクフレームの＊鱗略図、
第８図はこの発明を利用する計算機システムのＧセグメ
ント、特にＧ−○セグメントの待ち行列プロセスのアド
レスシステムの概略図、第９図はこの発明を利用する計
算機システムの待ち行列プロセス及びプロセスリンクを
例示するＧ−○セグメントの展開概略図、第１０Ａ図〜
第１０Ｌ図はＰＣＢをの構成ブロック図、第１１Ａ図〜
第１１Ｒ図はシステムベース内の構成のブロック図、第
１２図はシステムベース及びＰＣＢ構成を利用するユー
ザー及びシステムセグメントのアドレス手段の概略図、
第１３Ａ図〜第１３Ｃ図はこの発明の制御ユニットの概
略図、第１４Ａ図〜第１４１図はこの発明を利用する計
算機システムのフアームウエアのデイス／ぐツチヤーユ
ニツトの流れ図、第１６Ａ図〜第１５日図はセット命令
で使用される記録及びそれらのポイン夕の図、第１６Ａ
図〜第１６Ｃ図はデータベース・フオ−マット及びそれ
らのページを記述する記述子の図、第１７図は主メモリ
内にデータベースページを位置させるために使用される
ファームウェアのフローチャート、第１８図はメモリ内
にデータベースページを位置させるハードウェア機構の
論理ブロック図、第１９Ａ図及び第１９Ｂ図はデータベ
ース命令によって使用されるセット及び記録を記述する
記述子の図、第２０Ａ図〜第２０Ｆ図はデータベース命
令によって使用される命令フオーマツトの図、第２１図
はファームウェアノハードウェアにおけるテスト・記録
・タイプ・データベース命令の流れ図、第２２図はハー
ドウェア・テスト・記録タイプデータベース命令の論理
ブロック図である。 １０１……プロセッササブシステム、１０２…・・・記
億サブシステム、１０３・・・・・・周辺サブシステム
、１０４・・・…中央処理ユニット、１０５・…・・入
出力制御ユニット、１０６……周辺制御ユニット。 図 鮒 第２図 第三図 ＡＭＥ＝アガゥント機構 日６＝Ｊ・‐
バゥ・ァヶ」ト ｓ：も言唯Ｒ＝自動記薦め様
枕 ＬＲＮ＝最終ｌレブ奮う ５Ｔ
Ｅ＝け〆）トテルヱソトリ６Ｍ＝２溝教マスク
Ｍ既＝奏でなサれＩま一を５なし、 Ｓ
川＝セガントテル奮うＣＣニコン対ソョンコ‐い
ＭＥ＝マシンエラーＣＥ＝訂正ミ各１ラー
ＲＩＮ６＝１）ン材を弓 Ｍ６＝
軍迷う型式ＤＭ＝１０蓬＆マスフ 冊Ｕ：誉ぶ；
掌る苔藷？こう ＵＭ＝７パンフ。 −マスクＥＴ＝横槍許容隅界 Ｒぅｉ角き
く行成功第４図象ら５ 図 舞ら７Ａ 図 琴らア８図 妻らら 図 第６図 筆？図 琴ら「ＯＱ図 多′ｏｂ図 妻ら′０ｃ図 繁′ｏｄ図 鰭′ｏｅ図 奥′ｏｆ図 溝′０易図 貰う′ｏｈ図 蔓ものｉ 図 多′ｏＪ図 繁の★図 努′ｏＺ図 第７′仏図 妻ら７７ｂ図 筈ら〃ｃ図 穿ち７「ｄ 父 ざら７７ｅ図 蟹ら’’ｆ 図 多’’９図 警ら７７ｈ図 警ら〃し 図 努’’Ｊ図 多’′ｋ図 穿ち丁化 図 費ら〃川図 妻Ｌ）７ｎ 図 誉ら？↑。 図峯’７ｐ図 努丁’ｑ図 妻ら’丁「 図 図 〜 球 参Ｌ′３ｏ 図 首ら′３ｂ図 弟′４４図 築′４ｂ図 発′４ｃ図 鮪′４ｄ図 弟，′４ｅ図 珠′４ナ図 菱′４９図 穿ち′４ｈ図 繁′４上図 筆ら／３ｃ図 器′ぅＱ図 葵］／ぅｂ図 孫ノ５ｃ図 弟′ぅｄ図 繁′５３図 繁′ｙ図 弟）５タ図 穿ら′うｈ図 宴ち／５Ｑ図 蓑ら′Ｃｃ図 多ノ７図 図 Ｓ 球 まＬ汐Ｑ図 途／？ｂ図 蔓らＺｏｏ図 登ら２０ｂ図 養う２０ｃ図 弟２０ｄ図 鏡Ｌ２０ｅ図 第２の図 第２′図 図 〜〜 滋
テムのブロック図、第２図はこの発明によって利用され
る種々のハードウェア構成を表わす概略図、第３図は第
２図のレジスタの予約された記憶領域のために使用され
た用語例、第４図はこの発明に利用された機械のプロセ
ス制御ブロックの概略図、第５図はプロセス制御ブロッ
クのアドレスシステムの概略図、第６図はこの発明を利
用する計算機システムのシステムベースの概略図、第７
Ａ図、第７Ｂ図はこの発明を利用する計算機システムの
スタツクセグメント及びスタツクフレームの＊鱗略図、
第８図はこの発明を利用する計算機システムのＧセグメ
ント、特にＧ−○セグメントの待ち行列プロセスのアド
レスシステムの概略図、第９図はこの発明を利用する計
算機システムの待ち行列プロセス及びプロセスリンクを
例示するＧ−○セグメントの展開概略図、第１０Ａ図〜
第１０Ｌ図はＰＣＢをの構成ブロック図、第１１Ａ図〜
第１１Ｒ図はシステムベース内の構成のブロック図、第
１２図はシステムベース及びＰＣＢ構成を利用するユー
ザー及びシステムセグメントのアドレス手段の概略図、
第１３Ａ図〜第１３Ｃ図はこの発明の制御ユニットの概
略図、第１４Ａ図〜第１４１図はこの発明を利用する計
算機システムのフアームウエアのデイス／ぐツチヤーユ
ニツトの流れ図、第１６Ａ図〜第１５日図はセット命令
で使用される記録及びそれらのポイン夕の図、第１６Ａ
図〜第１６Ｃ図はデータベース・フオ−マット及びそれ
らのページを記述する記述子の図、第１７図は主メモリ
内にデータベースページを位置させるために使用される
ファームウェアのフローチャート、第１８図はメモリ内
にデータベースページを位置させるハードウェア機構の
論理ブロック図、第１９Ａ図及び第１９Ｂ図はデータベ
ース命令によって使用されるセット及び記録を記述する
記述子の図、第２０Ａ図〜第２０Ｆ図はデータベース命
令によって使用される命令フオーマツトの図、第２１図
はファームウェアノハードウェアにおけるテスト・記録
・タイプ・データベース命令の流れ図、第２２図はハー
ドウェア・テスト・記録タイプデータベース命令の論理
ブロック図である。 １０１……プロセッササブシステム、１０２…・・・記
億サブシステム、１０３・・・・・・周辺サブシステム
、１０４・・・…中央処理ユニット、１０５・…・・入
出力制御ユニット、１０６……周辺制御ユニット。 図 鮒 第２図 第三図 ＡＭＥ＝アガゥント機構 日６＝Ｊ・‐
バゥ・ァヶ」ト ｓ：も言唯Ｒ＝自動記薦め様
枕 ＬＲＮ＝最終ｌレブ奮う ５Ｔ
Ｅ＝け〆）トテルヱソトリ６Ｍ＝２溝教マスク
Ｍ既＝奏でなサれＩま一を５なし、 Ｓ
川＝セガントテル奮うＣＣニコン対ソョンコ‐い
ＭＥ＝マシンエラーＣＥ＝訂正ミ各１ラー
ＲＩＮ６＝１）ン材を弓 Ｍ６＝
軍迷う型式ＤＭ＝１０蓬＆マスフ 冊Ｕ：誉ぶ；
掌る苔藷？こう ＵＭ＝７パンフ。 −マスクＥＴ＝横槍許容隅界 Ｒぅｉ角き
く行成功第４図象ら５ 図 舞ら７Ａ 図 琴らア８図 妻らら 図 第６図 筆？図 琴ら「ＯＱ図 多′ｏｂ図 妻ら′０ｃ図 繁′ｏｄ図 鰭′ｏｅ図 奥′ｏｆ図 溝′０易図 貰う′ｏｈ図 蔓ものｉ 図 多′ｏＪ図 繁の★図 努′ｏＺ図 第７′仏図 妻ら７７ｂ図 筈ら〃ｃ図 穿ち７「ｄ 父 ざら７７ｅ図 蟹ら’’ｆ 図 多’’９図 警ら７７ｈ図 警ら〃し 図 努’’Ｊ図 多’′ｋ図 穿ち丁化 図 費ら〃川図 妻Ｌ）７ｎ 図 誉ら？↑。 図峯’７ｐ図 努丁’ｑ図 妻ら’丁「 図 図 〜 球 参Ｌ′３ｏ 図 首ら′３ｂ図 弟′４４図 築′４ｂ図 発′４ｃ図 鮪′４ｄ図 弟，′４ｅ図 珠′４ナ図 菱′４９図 穿ち′４ｈ図 繁′４上図 筆ら／３ｃ図 器′ぅＱ図 葵］／ぅｂ図 孫ノ５ｃ図 弟′ぅｄ図 繁′５３図 繁′ｙ図 弟）５タ図 穿ら′うｈ図 宴ち／５Ｑ図 蓑ら′Ｃｃ図 多ノ７図 図 Ｓ 球 まＬ汐Ｑ図 途／？ｂ図 蔓らＺｏｏ図 登ら２０ｂ図 養う２０ｃ図 弟２０ｄ図 鏡Ｌ２０ｅ図 第２の図 第２′図 図 〜〜 滋
Claims (1)
- １ プログラム内蔵式データ処理装置において、複数個
のアドレス可能な空間のセグメントからなるメモリを有
し、 各々のセグメントはセグメント番号がつけられ、
前記セグメントの各々は上方および下方の可変境界によ
って仕切られており、前記セグメントの所定のものには
データベース記録のセツトにおいてグループ化された複
数個のデータベース記録のフアイルがストアされ、 各
々のセツトは少くとも１個のオーナー記録と少くとも１
個のメンバー記録を有し、 前記オーナおよびメンバー
記録の各々は関連づけられた記録を記述するための記録
記述子の各々と関連づけられ、 前記記録記述子は前記
セグメントの別の所定のものにストアされ、 前記デー
タ処理装置には、更に、前記セグメント、記録または記
述子のデータまたはアドレスのいずれについても演算論
理操作を実行するための演算論理ユニツト（ＡＬＵ）と
、アドレスされた前記データベース記録の選択されたも
のがその関連した記録記述子により記述されたタイプの
ものであることを決定するための、テスト記録タイプ・
インストラクシヨンに応答するインストラクシヨン・ハ
ードウエアとが設けられ、該インストラクシヨン・ハー
ドウエアが（ａ） 前記データベース記録の前記選択さ
れたものを前記演算論理ユニツトへフエツチするための
第１の手段と；（ｂ） 前記データベース・レコードの
前記選択されたものに関連づけられた記述子をフエツチ
するための第２の手段；および、（ｃ） 前記ＡＬＵへ
フエツチされた前記データベース記録のタイプを、前記
関連づけられた記述子において記述されたデータベース
記録のタイプと比較するために、前記ＡＬＵ内に設けら
れた比較手段、を含んでなるデータ処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US588523 | 1975-06-19 | ||
| US05/588,523 US4130867A (en) | 1975-06-19 | 1975-06-19 | Database instruction apparatus for determining a database record type |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS522240A JPS522240A (en) | 1977-01-08 |
| JPS602691B2 true JPS602691B2 (ja) | 1985-01-23 |
Family
ID=24354195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51071307A Expired JPS602691B2 (ja) | 1975-06-19 | 1976-06-18 | 内部プログラムデータ処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4130867A (ja) |
| JP (1) | JPS602691B2 (ja) |
| BE (1) | BE843219A (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4205371A (en) * | 1975-11-03 | 1980-05-27 | Honeywell Information Systems Inc. | Data base conversion system |
| US4376974A (en) * | 1980-03-31 | 1983-03-15 | Ncr Corporation | Associative memory system |
| US4524416A (en) * | 1980-04-15 | 1985-06-18 | Honeywell Information Systems Inc. | Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system |
| US4384325A (en) * | 1980-06-23 | 1983-05-17 | Sperry Corporation | Apparatus and method for searching a data base using variable search criteria |
| US4482952A (en) * | 1980-12-15 | 1984-11-13 | Nippon Electric Co., Ltd. | Virtual addressing system using page field comparisons to selectively validate cache buffer data on read main memory data |
| US4574349A (en) * | 1981-03-30 | 1986-03-04 | International Business Machines Corp. | Apparatus for addressing a larger number of instruction addressable central processor registers than can be identified by a program instruction |
| US4675810A (en) * | 1981-05-22 | 1987-06-23 | Data General Corp. | Digital data processing system having a uniquely organized memory system using object-based addressing and in which operand data is identified by names accessed by name tables |
| US4575797A (en) * | 1981-05-22 | 1986-03-11 | Data General Corporation | Digital data processing system incorporating object-based addressing and capable of executing instructions belonging to several instruction sets |
| US4525780A (en) * | 1981-05-22 | 1985-06-25 | Data General Corporation | Data processing system having a memory using object-based information and a protection scheme for determining access rights to such information |
| US4499604A (en) * | 1981-05-22 | 1985-02-12 | Data General Corporation | Digital data processing system for executing instructions containing operation codes belonging to a plurality of operation code sets and names corresponding to name table entries |
| US4450523A (en) * | 1981-09-11 | 1984-05-22 | Data General Corporation | Apparatus for deriving the current length of varying-length data items in a digital data processing system |
| US4473878A (en) * | 1981-11-23 | 1984-09-25 | Motorola, Inc. | Memory management unit |
| US4498145A (en) * | 1982-06-30 | 1985-02-05 | International Business Machines Corporation | Method for assuring atomicity of multi-row update operations in a database system |
| US4627019A (en) * | 1982-07-08 | 1986-12-02 | At&T Bell Laboratories | Database management system for controlling concurrent access to a database |
| US4926316A (en) * | 1982-09-29 | 1990-05-15 | Apple Computer, Inc. | Memory management unit with overlapping control for accessing main memory of a digital computer |
| US4754326A (en) * | 1983-10-25 | 1988-06-28 | Keycom Electronic Publishing | Method and apparatus for assisting user of information retrieval systems |
| US4829427A (en) * | 1984-05-25 | 1989-05-09 | Data General Corporation | Database query code generation and optimization based on the cost of alternate access methods |
| ATE62557T1 (de) * | 1985-09-30 | 1991-04-15 | Siemens Ag | Verfahren zum testen der logischen konsistenz in datenbanksystemen. |
| JP2602205B2 (ja) * | 1986-01-16 | 1997-04-23 | 株式会社日立製作所 | データベース・アクセス制御方法 |
| US4967341A (en) * | 1986-02-14 | 1990-10-30 | Hitachi, Ltd. | Method and apparatus for processing data base |
| JPS63108197A (ja) * | 1987-06-27 | 1988-05-13 | 興東電子株式会社 | 光ビ−ム銃 |
| US5257374A (en) * | 1987-11-18 | 1993-10-26 | International Business Machines Corporation | Bus flow control mechanism |
| US5418965A (en) * | 1988-06-24 | 1995-05-23 | Mahar; Robert C. | Subroutine-type computer program for enhancing the speed of data processing in data management programs systems |
| US5355497A (en) * | 1992-06-10 | 1994-10-11 | Physiotronics Corporation | File directory structure generator and retrevial tool with document locator module mapping the directory structure of files to a real world hierarchical file structure |
| FR2762424B1 (fr) * | 1997-04-17 | 2003-01-10 | Gemplus Card Int | Carte a puce avec compteur, notamment compteur d'unite ou de gratifications, et procede de mise en oeuvre |
| US6098148A (en) * | 1997-05-29 | 2000-08-01 | International Business Machines Corporation | Storage and access of data using volume trailer |
| US6834290B1 (en) * | 1999-11-15 | 2004-12-21 | Quest Software, Inc. | System and method for developing a cost-effective reorganization plan for data reorganization |
| US7805423B1 (en) * | 1999-11-15 | 2010-09-28 | Quest Software, Inc. | System and method for quiescing select data modification operations against an object of a database during one or more structural operations |
| US7065538B2 (en) * | 2000-02-11 | 2006-06-20 | Quest Software, Inc. | System and method for reconciling transactions between a replication system and a recovered database |
| EP1273167B1 (en) * | 2000-04-10 | 2005-12-07 | United Video Properties, Inc. | Interactive media guide with media guidance interface |
| US7231391B2 (en) * | 2001-02-06 | 2007-06-12 | Quest Software, Inc. | Loosely coupled database clusters with client connection fail-over |
| US20020129146A1 (en) * | 2001-02-06 | 2002-09-12 | Eyal Aronoff | Highly available database clusters that move client connections between hosts |
| US20040162836A1 (en) * | 2001-02-06 | 2004-08-19 | Eyal Aronoff | System and method for altering database requests and database responses |
| US7225193B2 (en) * | 2001-12-21 | 2007-05-29 | Honeywell International Inc. | Method and apparatus for retrieving event data related to an activity |
| US7152068B2 (en) * | 2001-12-21 | 2006-12-19 | Honeywell International Inc. | Method and apparatus for retrieving time series data related to an activity |
| US7027954B2 (en) * | 2001-12-21 | 2006-04-11 | Honeywell International Inc. | Method and apparatus for retrieving activity data related to an activity |
| US7496591B2 (en) * | 2001-12-21 | 2009-02-24 | Honeywell International Inc. | Method and system for capturing, storing and retrieving events and activities |
| US7958436B2 (en) | 2005-12-23 | 2011-06-07 | Intel Corporation | Performing a cyclic redundancy checksum operation responsive to a user-level instruction |
| US8046550B2 (en) * | 2008-07-14 | 2011-10-25 | Quest Software, Inc. | Systems and methods for performing backup operations of virtual machine files |
| US8060476B1 (en) | 2008-07-14 | 2011-11-15 | Quest Software, Inc. | Backup systems and methods for a virtual computing environment |
| US8135930B1 (en) | 2008-07-14 | 2012-03-13 | Vizioncore, Inc. | Replication systems and methods for a virtual computing environment |
| US8429649B1 (en) | 2008-09-25 | 2013-04-23 | Quest Software, Inc. | Systems and methods for data management in a virtual computing environment |
| US8996468B1 (en) | 2009-04-17 | 2015-03-31 | Dell Software Inc. | Block status mapping system for reducing virtual machine backup storage |
| US9778946B2 (en) | 2009-08-07 | 2017-10-03 | Dell Software Inc. | Optimized copy of virtual machine storage files |
| US8453145B1 (en) | 2010-05-06 | 2013-05-28 | Quest Software, Inc. | Systems and methods for instant provisioning of virtual machine files |
| US9569446B1 (en) | 2010-06-08 | 2017-02-14 | Dell Software Inc. | Cataloging system for image-based backup |
| US9547562B1 (en) | 2010-08-11 | 2017-01-17 | Dell Software Inc. | Boot restore system for rapidly restoring virtual machine backups |
| US8898114B1 (en) | 2010-08-27 | 2014-11-25 | Dell Software Inc. | Multitier deduplication systems and methods |
| JP5758728B2 (ja) * | 2011-07-26 | 2015-08-05 | 株式会社日立ハイテクノロジーズ | 荷電粒子線装置 |
| US9311375B1 (en) | 2012-02-07 | 2016-04-12 | Dell Software Inc. | Systems and methods for compacting a virtual machine file |
| JP7017985B2 (ja) | 2018-06-05 | 2022-02-09 | 株式会社日立製作所 | システム及び処理条件の決定方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1329721A (en) * | 1970-05-26 | 1973-09-12 | Plessey Co Ltd | Data processing devices |
| US3900834A (en) * | 1972-09-05 | 1975-08-19 | Bunker Ramo | Memory update apparatus utilizing chain addressing |
-
1975
- 1975-06-19 US US05/588,523 patent/US4130867A/en not_active Expired - Lifetime
-
1976
- 1976-06-18 JP JP51071307A patent/JPS602691B2/ja not_active Expired
- 1976-06-21 BE BE168157A patent/BE843219A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS522240A (en) | 1977-01-08 |
| US4130867A (en) | 1978-12-19 |
| BE843219A (fr) | 1976-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602691B2 (ja) | 内部プログラムデータ処理装置 | |
| US4044334A (en) | Database instruction unload | |
| US4077058A (en) | Method and apparatus for executing an extended decor instruction | |
| US4025901A (en) | Database instruction find owner | |
| US4297743A (en) | Call and stack mechanism for procedures executing in different rings | |
| US4084228A (en) | Process management structures and hardware/firmware control | |
| US4432051A (en) | Process execution time accounting system | |
| US4369494A (en) | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system | |
| US4084224A (en) | System of controlling procedure execution using process control blocks | |
| US4395757A (en) | Process synchronization utilizing semaphores | |
| US4316245A (en) | Apparatus and method for semaphore initialization in a multiprocessing computer system for process synchronization | |
| US4024508A (en) | Database instruction find serial | |
| US4394725A (en) | Apparatus and method for transferring information units between processes in a multiprocessing system | |
| US4374409A (en) | Method of and system using P and V instructions on semaphores for transferring data among processes in a multiprocessing system | |
| US4042912A (en) | Database set condition test instruction | |
| US4320451A (en) | Extended semaphore architecture | |
| US4187539A (en) | Pipelined data processing system with centralized microprogram control | |
| US4318182A (en) | Deadlock detection and prevention mechanism for a computer system | |
| US5218712A (en) | Providing a data processor with a user-mode accessible mode of operations in which the processor performs processing operations without interruption | |
| US4498132A (en) | Data processing system using object-based information and a protection scheme for determining access rights to such information and using multilevel microcode techniques | |
| JPS58137200A (ja) | デ−タ処理装置 | |
| JPS5939785B2 (ja) | デ−タ処理装置 | |
| JPS5911943B2 (ja) | デ−タ処理装置の為のトラツプ機構 | |
| US4351024A (en) | Switch system base mechanism | |
| JPH01503011A (ja) | キャッシュマネッジメントシステムを含むデジタルデータ処理システム用汎用プロセッサユニット |