JPS602693B2 - マルチプログラム・コンピユ−タ・システム - Google Patents

Description

【発明の詳細な説明】 本発明は、一般的には、コンピュータシステムに関する
ものであり、更には、マルチプログラミング／多量処理
の状況において、コンピュータプロセスを制御するシス
テムおよび方法に関するものである。

・第四世代システムは、下記の必要条件を満たすことが
できる。

１ 当該システムは、コミュニケーションおよびコント
ロールシステムとして分類される。

２ 当該システムは、以前の機械の如く、主として、プ
ログラムによるよりはむしろデータにより制御される。

３ ハードウエアは、コミュニケイシヨンとコントロー
ルの手順を制御する；システムコントロールプログラム
の使用は、実質的に減少あるし、一 は除去される４
大部分の処理は、実時間で実行される：オペレーション
は、必要な応答時間内にアウトプットを供給する速度で
、インプットに実施される。

５ 当該システムは、容易に拡大する。

ハードウェアとソフトウェアは、デザインでは機能的な
モジュールである。第一世代のハードウェアーソフトウ
ェアコンピュータシステムにおける処理は、比較的簡単
なも一のであった。

そこでは、ジョブあるいはプログラムは、基本的処理ユ
ニットと考えられていた。各ユーザが始めたジョブある
いはトランザクションに関しては、プログラムは通常、
そのジョブあるいはトランザクションが完了するまで、
割込みをほとんど伴わないか、あるいは、まったく伴わ
ずに進行した。高度のランゲージプログラムの編集およ
び実行で、フオートランのような簡単なジョブの多くは
、シングルプロセスとして進行することができたし、ま
た、進行した。しかしながら、更に驚かしいジョブは、
マルチタスクオペレーションを必要としたし、また、進
行するにつれて、他の諸プロセスを作りだすのが常であ
った。（プロセスとは、ある活動の進行を意味する概念
であり、プログラムの概念と混同しないように注意され
たい。何故ならば、プログラムは活動の記述であり、一
つあるいはそれ以上のプロセスにより使われることがで
きる。われわれは、プ。グラムを実行するとき、プロセ
スあるいはプロセッサのどちらかについて話して差し支
えない。基本的処理ユニットであるプロセスの概念は、
第三世代のコンピュータのマルチプログラミング／多量
処理状況の必要を満たすために発展した。

多くのユーザが、同時にサービスを要求する、そのよう
な状況において、コンピュータシステム内で、リソース
のために匹敵するマルチプルプロセスを思いつくことは
当然のことである。

各プロセスは、コンピュータにより実行されるプログラ
ムで、データに作用しユーザのジョブあるいはそのジョ
ブのある段階を実施するプログラム（すなわち、命令の
整理された収集と命令に関連する他のデータ）よりなる
。多くの当該プロセスが、システムから同時の注意を要
求する場合、当該プロセスと、および当該プロセス間の
コミュニケーションタスク、および、特に、第四世代シ
ステムの必要条件のゆえに、リソースを制御しそしてリ
ソースを当該プロセスにアロケーションするタスクは、
きわめて複雑になっている。バロウズＢ−６５００およ
びＢ−７５００コンピュータは、「バロウズＢ−６５０
０／８一７５００雀積〆カニズムー手順・ＡＦＩ的春季
合同コンピュータ会議・１９総べ−ジ２４５一２５１・
トンブソン、ワシントンＤＣ」と題する、Ｅ．Ａ．ホウ
チとＢ．Ａ．デントによる記事の中でも検討され「また
、「バロウズＢ−６５０氏手山頂‘こ関するプロセスハ
ンドリング・第四回オーストラリアコンピュータ会議・
アダリド、南オーストラリア、１９６９」と題する、Ｊ
Ｇ．クレアリによる記事の中で検討されており、堆積メ
カニズムを利用することにより、プロセス制御の、ある
種の方法を提供している。

基本的には、“各プロセスは、堆積のために選定された
メモリであり、その中には、ローカル変数、プログラム
手順の照合、データアレイ、および現行のプロセスの状
態が記憶されている・・・・・・・・・堆積は、はじめ
技少量として、ストレージヱリアの外に働く・・・…・
・・活動的プロセスは、活動的堆積により表わされるゾ
（Ｊ．Ｇ．クレアリ上記ページ２３１一２３２）、従っ
て、堆積は実行中のプログラムの動的歴史を記憶する能
力を有する。オベレーテイグシステに関するＡＣＭの第
２シンポジウム（６０〜７０頁、１９６９年）で発表さ
れた、Ａ．Ｊ．ベルンシュティン、Ｇ．Ｄ．デトレフセ
ン、およびＲ．日．ケルによる、“プロセスコントロー
ルとコミュニケィション”と題する論文は、“一般目的
のオペレーティングシステムの内部に実施されたプロセ
スの構造およびプロセス間のコミュニケーションの設備
”を記述している。このシステムにより、一つのプロセ
スは、その論理セグメントとよばれる四つの部分にいた
るまで、その部分より成っている。

これらのセグメントは、プロセスが記憶されているとき
、物理的に分離したロケーションにあってもかまわない
。これらのセグメントの再配置と保護は、四つのレジス
タにより達成される。一般的に、諸プロセスは、プロセ
スにより発せられる原語（すなわち、擬似命令）を実施
するオペレーティングシステムと、それによって諸プロ
セスが相互に連絡するメカニズムを利用することにより
制御される。

最初に、コミュニケーションは、共有事象がファイルを
共有するのと同じ方法で共有事象を含む。各プロセスは
、各々の現行のオープンファイルにとって独特なェント
リを含む同じＭＴ（活動アイテムテーブル）を指すＫＩ
Ｔ（既知アイテムテーブル）ェントリを有する。この構
造により、一つのプロセスは、事象が発生するとき通知
（ＮＯＴＩＦＹ原語を発することにより）を必要とする
かもしれない。その結果として、オペレーティングシス
テムは、通知を持っている依頼プロセスを確認する事象
と関連する事象キューの上にェントリを作り出す。この
点において、依頼プロセスは実施を継続してもよいし、
あるいは、ＢＬＯＣＫ原語を発して中断してもよい。こ
の事象は、ある他のプロセスがその事象に対しＣＡＵＳ
Ｅ原語を発するときに発生するとゆわれており、同じ原
語を用いる指令機構においてカタログされ処理されるこ
とができる。その後、情報は、一方のプロセスから他方
のプロセスに、あるし、は、さもなければ、一定のタス
クを実施することに協力するプロセスに転送されること
ができる。オペレーティングシステムにおける他の原語
は、諸プロセスを作りだしたり生んだりし、あるいはそ
れらを破壊する。プロセスコミュニケーションとコント
ロールのこの技術は、実行中のプログラムの規則正しい
動的歴史を提供しないが、プロセスと事象マネジメント
のソフトウェアマルチプレキシングの幾つかの概念を導
入する。

この技術は、特権により一方から他方のプロセスの保護
の準備をしない。また、この技術は、一方から他方のプ
ロセスヘメッセージを送る効果的な方法をも準備しない
。その上、アドレスプロセスとりロケーションは、第四
世代システムでは不十分のようにおもえる。第四世代シ
ステムに必要なものは、プロセスを有効にアドレスし、
リロケートし、そして、プロセスの状態を確認する情報
機構を提供するファームウェア／ハードウェアシステム
であり、更に、これらの状態を制御し、また、特権によ
り他のプロセスおよびそれ自体から保護のためにプロセ
スをサポートする情報機構を提供するファームウェア／
ハードウェアシステムであり、また、有効にプロセスを
送り、他のプロセスと同時に起こり、また、モジュール
の方法でプログラムを作成したユーザが、一方のプログ
ラムモジュールから別のプログラムモジュールに進むこ
とを認めるファームウェア／ハードウエアシステムであ
る。オペレーション費用を減少させるプロセスコントロ
ールのためのシステムと方法を提供することが、本発明
の別の目的である。

その中で、プロセス状態情報とコントロール情報が集中
化しているプロセスコントロールのためのシステムと方
法を提供することが、更に別の目的である。

ランニングの状態のみならず準備および待ちの状態で、
一つのプロセスが消費する時間を報告するシステムと方
法を提供することが本発明の別の目的である。

本発明の、これらのあるいは他の目的は、本書の中に含
まれている製図に関連して読まれるとき、本発明の選択
された実施態様の記述から明らかになるであろう。

発明の概要 マルチプログラミングの環境における諸プロセスは、四
つの可能な状態を有する。

即ち、進行、準備、待ち、および中断。プロセスは、中
央処理装置（ＣＰＵ）の制御を有するとき、進行の状態
にある。

準備の状態は、そのプロセスがＣＰＵの制御を有しない
場合を除いて、ランニングに等しい。プロセスは、特殊
な事象が生じるまで、そのプロセスが継続することがで
きぬ場合、待ちの状態にある。中断状態のプロセスは、
ある時間止まっていて、後に回復するプロセスである。
コンピュータシステム内の各プロセスは、プロセスコン
トロールブロック（ＰＣＢ）とよばれるハードウェア機
構に関連しており、このプロセスコントロールブロック
は、ナルスピ−ドをもつバーチュアルプロセツサとして
作動し、また、論理的プロセッサにより要求されている
コントロール情報、即ち、プロセス実行のために必要な
ハードウェアリソ−スとコントロール情報の収集を含ん
でいる。

プロセッサの唯一のジョブが、信号が到着したとき、あ
るいはその後、プロセスにより送られた信号を聞くこと
であるときはいつでも、バーチユアルプロセツサ（ＰＣ
Ｂ）は、リアルセントラルプロセッサユニット（ＣＰＵ
）におきかえられる。プロセスが単に聴取装置として、
プロセッサを用いはじめる環境は次の通りである。Ｗ
プロセスの状態が、ランニングの状態から待ちの状態に
スイッチされるとき、あるいは、【〇ー プロセスの状
態が、ランニングの状態から中断の状態にスイッチされ
るとき。

両方の場合に、ＣＰＵは、ＰＣＢに譲歩し、ＰＣＢにお
きかえられる。

ＰＣＢの絶対アドレスは、時には、プロセスの論理名で
よばれる２つの整数、ＪとＰにより限定される。ファー
ムウェアにより知られている絶対ロケーションには、Ｊ
テーブルとよばれるテーブルがある。Ｊテーブルの記入
Ｊは、Ｐテーブルとよばれるテーブルの絶対アドレスｐ
ｊを含んでいる。Ｐテーブルの記入Ｐは、論理的名称（
Ｊ、Ｐ）により限定されるＰＣＢの絶対ロケ−ションを
含んでいる。選択された実施態様の説明 一般的検討 本発明は、典型的に、ハードウェア／フア−ムウエアノ
ソフトウエアオベレイテイングシステムにより調整され
、この後で記述されるハードウェアシステム環境におい
て有効に作用する。

図１に関連して、サプシステムは、プロセッササプシス
テム１０１、ストレージサブシステム１０２、および一
つあるいはそれ以上一３２まで−の周辺サプシステム１
０３である。各周辺サブシステムは、周辺コントロール
ユニット（ＰＣＵ）１０６、多くの装置アダプタ（ＤＡ
）１０７、および２５６にいたる周辺インプット／アウ
トプット装置１０８とから成っている。ストレージサブ
システムは、各々３２から５１２キロバイトの、１から
４個の半導体記憶モジュールから成っている。１プロセ
ッササブシステム プロセツササブシステム１０１において、ＣＰＵＩ０４
は、このシステムのために基本的な処理オペレーション
を実施し、記憶装置１０２とインタフェイスする。

ＩＯＣＩ ０５は、ストレージサブシステム１０２と周
辺装置１０６との間のすべての情報交換を制御する。ィ
中央処理装置 ＣＰＵは、主要記憶同時装置１０９、バッファーストア
１１０、計算菱魔１１１を含む種々な素子、および任意
のエミュレーション設備１１２を含む。

主要記憶同時装遭１０９は、計算装置１１１、バッファ
ーストア１１０、およびＩＯＣＩＯ９間で主要記憶菱直
の使用に関する衝突を解決する。衝突は、優先順位ベー
スで解決される。ＩＯＣは、記憶書き込み（計算装置か
ら）および、その後、記憶読み取り（バッファーストア
）が従う最高の優先順位を有している。主要ＣＰＵは、
また、主要記憶アドレツシングを制御し、もっとも最近
に使用された主要記憶アドレスを記憶するために用いら
れる君度想記憶装置を制御するアドレス制御装置ＡＣＵ
１３１を含む。バッファーストア１１０は、主要記憶の
選択した部分を再生し、平均記遠アクセスタイムを減少
するため計算装置とインターフェイスする小型の高速バ
ッファ記憶装贋である。各記憶読み取り中、バッファー
ストアと主要記憶袋贋の両方が呼び出される。引き出さ
れるべき情報が、既にバッファーストアにある場合、主
要記憶読み取りは、終了しており、情報は、バッファー
ストアから引き出される。

さもなければ、主要記憶装置１０２は、読み取られる。
このことがおこなわれるたび毎に、ＣＰＵは、求められ
ている情報を含む３２バイトを引き出す。この情報は、
将釆の記憶照合のためにバッファーストアにとどまる。
バツフアーストアが、ソフトウエアにとって明白なもの
であるので、一定の時点でコンピュータを制御するプロ
グラムは、コンピュータが処理している情報が、バッフ
ァーストアから引き出されるのか、あるいは、主要記憶
装置から引き出されるのかを決定することができない。
計算装置１１１は、ＣＰＵ内で、すべてのデータ処理と
アドレスジェネレイションを行う。

計算装置内における典型的なコントロールストア１３０
（マイクロプログラミング：原理と実施と題する書物を
参照のこと。サミルＳ・ハツソン、ブレンティスホール
社）は、システムをイニシヤライズし、ＣＰＵＵ０４と
ＩＯＣＩ０５を制御し、定められた命令を解読するファ
ームウェアを含んでいる（示めされていない）。

随意に、コントロールストアは、科学的命令、検査ルー
チン、ェミュレイシヨンパツクケージ、あるいは、プロ
セッササブシステムの能力を拡大する特殊目的の特徴を
提供するかもしれない。選択として、ＣＰＵは、インス
タントシステム以外に、システムのェミュレィションを
提供する。

ェミュレータ１１２は、ファームウェア、ソフトウェア
、そして、ある場合には、ハードウェアの部品である。
ロ インプットーアウトプツト制御装置プロセッササブ
システムのＩＯＣＩ０５部分は、周辺サブシステム１０
３とストレージサブシステム１０２間のデータ通路を提
供する。

この通路は、周辺の指令の開始を考慮し、そして、その
結果として生ずるデータ転送を制御する。

ＩＯＣは、典型的に、３２チャンネルにいたる制御装置
をあつかうことができる（示めされていない）。ハ 周
辺サブシステム 図１の周辺サブシステム１０３において、ＰＣＵＩ０６
は、ｉ／ｏオペレーション中にｉ／ｏ装置１０８を制御
することによって、ＣＰＵＩ０４上のロードを救援する
唯一のマイクロプログラミングプロセッサである。

このＰＣＵは、チャンネルプログラム中に含まれている
命令を実施することによりこれを行う。このプログラム
は、ＰＣＵ内で実施されるので、結果的には、算術演算
、論理演算、転送オペレーション、シフトオペレーショ
ン、およびブランチオペレーションとなる。

装置の各制御の種類に応じて、ＰＣＵの幾つかの種類が
ある。即ち、単位記録、大量（磁気ディスク）記憶装置
、磁気テープ、コミュニケーション、その他。装置アダ
プター１０７は、あらゆるＰＣＵとＰＣＵが制御する装
置との間を調整する。

各々は、特殊なタイプの装置で「 コミュニケーション
を実施するに必要な、ゆだねられたファームウェアと論
理とを含んでいる。そのタイプにより、ＤＡＩ０７は一
つあるいは幾つかの装置を制御する。ＰＣＵは、主要記
憶のために、それに付属する装置間の衝突を解決する。

しかし、ＩＯＣは、ＰＣＵ間の衝突を解決する。ニ ス
トレージサプシステム 主要記憶装置１０２は、酸化金属半導体 （ＭＯＳ）チップの形態の容量性ストレージ媒体から成
る。

この媒体は、情報を維持するため記憶更新原理において
作用する。各々の記憶ロケーションは、１０００分の２
秒毎にすくなくとも一度、典型的に、記憶更新される。
デザインは、記憶更新タイミングとメモリアクセスとの
間に衝突がほとんど発生しないことを保証している。（
衝突の場合、記憶更新は優先する。）主要記憶の初めに
おいて、ある部分がハードウエアとファームウエアのた
めにリザーブされる。

この部分の上限は、システムソフトウェアにとって明ら
かな境界アドレスレジスタ（ＢＡＲ−後に記述）の内容
により限定される。ＢＡＲの内容は、システム初期設定
時に設定される。

ＢＡＲにおいて規定されるアドレスの下の記憶エリアは
、周辺サプシステム、ＣＰＵを制御するファームウェア
、あるいは、エミュレーションのためのマイクロプログ
ラムおよびテーブルのコンフイギユレーションを限定す
るＩＯＣテーブルを含む。

ＢＡＲにおいて規定されるアドレス下の部分の規模は、
システムコンフィギュレーションにより異る。

マイクロプログラムが主要記憶にあるか、あるいは、コ
ントロールストアにあるかは、システムコンフイギユレ
ーシヨンにより異る。そして、アプリケーションは、シ
ステム上で実施する。

Ｄ 基本機械機構 このハードウェアに利用されている代表的な３つの基本
的なデータ機構がある。

即ち、データフオーマット、ソフトウェア可視レジスタ
、および命令フオーマット。イデータフオーマツト 情報は、８パラレルビットの倍数におい て、記憶位置とＣＰＵの間に転送される。

情報の各８−ビットユニットは、１バイトと呼ばれてい
る。パリティあるいはエラー訂正データは、また、デー
タと共に転送される。しかし、ソフトウェアにより影響
されることはできない。それ故に、この特許明細におい
て、データの用語は、連合パリティあるいはエラー訂正
データを除外する。

。 ′ゞイト１バイト内のビットは、左から右へ、０から
７まで教えられる。

バイトは、別々にあるいは群で処理される。２バイトは
ハーフワードを構成し、４バイトは、１ワードを構成し
、８バイトはダブルワードを構成し、そして１８ゞィト
は７オードワードを構成する。

これらは、命令を含めて、すべてのデータのための基本
的フオーマツトである。ハ デ−タ表示 すべてのデータは、２進形の中にあり、２進、ＩＱ隼、
あるいはアルファニューメリツクで説明されても良い。

データビットは、２進化ＩＱ隼データとして、４の群；
すなわち、アルファニューメリツクとしては８、２進数
としては１６からＭの群で説明される。後者は、２進法
における符号化、固定化、あるいは浮動小数点数として
説明される。ダブルワ−ドにいたる隣接ビッツの数は、
また、ストリングとして操作されることができる。設定
されるアルフアニユーメリツクのキヤラクタは、ＥＢＣ
ＤＩＣで表示される。ＡＳＣＩＩは、代替の交換コード
として支持されている。ニ ノゞイトアドレス 主要記憶装置におけるバイトロケーションは、ゼロから
始つて、連続的にバイトの群は、もし左バイトのアドレ
スが、各々２、４、８あるいは１６の１倍数であるなら
ば、ハーフワード、ワード、ダブルワード、クオードワ
ードの１列に整列させられていると云われている。

ハーフワード、ワード、ダブルワード、あるいはクオー
ドワードが、そのように１列に整列しているときはいつ
でも、そのユニットは、そのアドレスから引き出される
ことができる。主要記憶菱直におけるデータのロケーシ
ョンは、アドレスの発展中に、間接的にアクセスされる
データデスクリプターによって明らかにされる。ホ 可
視レジスタ ＣＰＵＩ０４には、３３のユーザ可視レジスタがある。

図１において、その内容がＣＰＵの状態を集合的に限定
している。

４つのタイプがある。

（図２参照）１ジエネラルレジスタ ２ ベースレジスタ ３ 科学的レジスタ（任意） ４ 多方面レジスタ へジエネラルレジスタ ジェネラルレジスタ（ＧＲ）は、固定小数点２進数字と
ビットストリングを操作するために用いられる。

ＣＰＵＩ０４−ＧＲＯからＧＲ・ １５に、代表的に１
６の３２−ビットジェネラルレジスタがある。ジエネラ
ルレジスタＧＲ８からＧＲ１５は、また、指標レジスタ
として用いることができる。指標レジスタとして用いら
れたとき、それらは、ここでは×０から×７と呼ばれる
。指標化は、レジスタに含まれている３２−ビット２の
桶数整数を用いて実施される。ト ベースレジスタ ベースレジスタ（ＢＲ）は、命令カウンタおよび堆積レ
ジスタ２０２一２０３と同様なフオーマツトを有してい
る。

ベースレジス外ま、記憶の部分を限定するためアドレス
計算中に用いられる。

代表的に８個の３２ービツトベースレジス夕、ＢＲＯか
らＢＲ７がある。チ 科学的レジスタ 科学的レジスタ（ＳＲ）は、浮動小数点２進数で計算の
ための任意の装置である。

ＳＲＯからＳＲ３と呼ばれる代表的な４個の８ーバイト
科学的レジスタがある。科学的レジスタは、図２のフオ
ーマツト２０４−２０５を有している。リ 多方面レジ
スタ ５個の他のレジスタがある。

すなわち、・フオーマツト２０２−２０３を有する命令
カウンタ、 ・フオーマツト２０７を有するステータスレジスタ ・堆積レジスタ（Ｔレジスタと呼ばれ る）、 ・フオーマツト２０２−２０３を有する境界アドレスレ
ジスタ ・フオーマツト２０８を有するハードウェアコントロー
ルそしてマスクレジスタ。

命令レジスタは、実施される命令のアドレスを含む３２
ービットのレジスタである。

ステータスレジスタ（ＳＴＲ）２０７は、目下実施され
ている手順に関する事実、例えば；アンダフローが、も
っとも最近オペレーションにより発生したのかどうかを
記憶する８−ビットレジスタである。Ｔーレジスタとし
て知られている堆積レジス外ま、目下の活動的な手順に
関連している降下堆積のトップを示すポインターを含む
３２ービットのレジスタである。下に記述される堆積群
は、ワークスペースを提供し、ローカル変数を貯わえ、
そして手順記入とＩＪターンィンフオメーションを保存
するメカニズムを提供する。

境界アドレスレジスタ（ＢＡＲ）２０６は、ソフトワヱ
フがアクセスすることのできる最低の絶対主要記憶アド
レスを指定する２８−ビットレジス夕である。このレジ
スタは、システム初期設定中に移送され、ソフトウェア
により読み取られることができるにすぎない。ハードウ
エアコントロールマスクレジスタ２０８は、機械状態情
報を記憶する８−ビットのレジスタである。ヌ 命令フ
オーマツト 多少とも利用されているとしても、約２００の命令があ
る。

各命令は、四つの異なれる長さの一つであるが、常に、
バイトの長さの偶数である。命令は、連続的ストレージ
ロケーションの中に記憶される。一番左のバイトのアド
レスは、２の１倍数であり、命令のアドレスである。命
令の８個のもっとも重要なビット（そして、幾つかの場
合には、８から１１、あるいは１幼）ら１５）は、オペ
レーションコードを表示し、一方、残存するビットは、
一つあるいはそれ以上の演算数を表示する。

演算数は、レジスタデゼィグネ−夕、変位デゼィグネー
タ、アドレスシラブル（論理的アドレス）、リテラル値
、直接リテラル値であるかもしれない。演算数の種類と
数は、命令フオーマットにより決定される。

ｍ システムオルガニセーシヨン イジョブステップとタスク コンピュータシステムで実施される作業 は、ジョブコントロールランゲージ経由で一連のジョブ
ステップにより外面的に限定される。

ジョブステップは、ハードウエアリソースが割り当てら
れる作業単位である。典型的に、ジョブステップは、幾
つかのタスクより成っている。タスクとは、平行せずに
実行される命令の流れより成る、ユーザが限定する作業
の最少単位である。○ プロセス タスクとジョブステップのユーザ可視概念は、各々プロ
セスとプロセス群により、ハードウェアの中に表示され
る。

プロセスとは、ＣＰＵにより非同期的に実行されること
のできる整理された一連の命令として定義される（すな
わち、幾つかのプロセスは、活動的で共有のリソースで
あることができるが、ただ一つのプロセスは、実際には
、ある一つの時点で進行している。

）プロセス群とは、一つのジョブステップを実施するた
めに必要な、関連する一組のプロセスである。

ハ ブロセスコントロールブロツクとシステムべ−スプ
ロセスは、その実施中に、種々な点で、ＣＰＵのコント
ロールをやめることができるので、主要記憶装置におけ
る、ストレージェアリアは、ＣＰＵの状態情報は、プロ
セスがＣＰＵのコントロールを再開する前に、あらかじ
めＣＰＵの条件を整えるために利用される。

プロセスに指定されたストレージェアリアは、表４にお
いて、プロセスコントロールブロック（ＰＣＢ）４００
と呼ばれている。

ＰＣＢに含まれるデータは、そのプロセスに指定された
記憶ェアリアのアドレス（アドレススペース）、すべて
の適切なしジスタの内容、およびプロセスの状態を含ん
でいる。かくして、ＰＣＢは、情報ロスないこ、プロセ
スを開始あるいは再開する必要な情報のための一時的ス
トレージェアリアとして役立っている。

各々のＰＣＢは、ハードウェアにとって可視的なもので
あり、そして、システム初期設定中に発展し、システム
オペレーション中に修正された一組のハードウェアを経
由して、オペレーティングシステムによりアドレスされ
るこてができる（表５）。システムベース（表５および
６）と呼ばれる絶対主要記憶ェアリアがある。

このェアリアは、ファームウェアによって発展させられ
、そして、読みとられることができるが、書き取られる
ことができないベースアドレスレジスタ（ＢＡＲ）５０
１を経由して、アクセスされることができる。

システムベース５０２は、目下進行中のプロセスのため
に、各々ジョブステップナンバーとプロセスグループナ
ンバー（Ｊ・Ｐ）を含む、多くのシステムの属性を含ん
でいる。システムベースにおけるもう一つの属性は、Ｊ
テーブル５０３として知られているハードウェア限定デ
ータ機構を指す指針である。このテーブルは、目下、シ
ステム中にある、あらゆるジョブステップのためのェン
トリを含んでいる。Ｊテーブル５０３における各ヱント
リは、ハードウェア限定データ機構である、関係Ｐテー
フルを指している。このテーブルは、プロセスグループ
を限定し、プロセスグループにおけるあらゆるプロセス
のためのェントリを含む。各Ｐーテーブルのェントリは
、ＰＣＢ４００を指している。表５に関して、コミュニ
ケーションユニット５０６経由で、Ｊナンバーにより指
標されたＪテーブル指針５０５は、Ｊーテーブルェント
リ５０３にアクセスを提供する。

このェントリは、コミュニケーションユニット５０６経
由でＰナンバーにより指標化されたとき、Ｐーテーブル
エントリ５０４にアクセスを提供するｐ−テーブル指針
を含む。

Ｐ−テーブルェントリは、目下進行中のプロセスのＰＣ
Ｂを指す指針５０７を含む。かくして、オベレーテイン
グシステムは、ＢＡＲ５０１の内容を用いている活動的
ＰＣＢをアクセスすることができ、そして、その関係す
る論理的名称（Ｊ・Ｐ）があたえられている他のＰＣＢ
に接近することができる。

ニ メモリセグメンテーシヨン マルチプロセス環境において、本書の中で記述する如く
、一定の時点で記憶装置の中に多くのプロセスがある。

これらのプロセスは、規模において異なり、記憶割当て
問題を生ずる記憶を要求する。

オペレーティングシステム（本書中には示めされていな
い）と協力して本書中に記述されるハードウェアは、動
的にメモリスペースを割当てることによって問題を解決
する。

記憶必要条件のランダムな性質の故に、記憶は、可変的
サイズセグメントの中で割当てられ、そして記憶割当て
は、プロセス進行タイム中に再構成されることができる
。

かくして、プロセスは、多くの非隣接記憶セグメントを
割当てられる。

この記憶割当方法は、セグメンテーションと呼ばれてい
る。セグメンテーションは、あるプロセスの一部あるい
は、すべてがリロケイトされるときはいつでも、記憶ア
ドレスが修正されなければならないという点において、
付加的問題を提示する。

この問題を緩和するために、本書中に記述されているシ
ステムは、技術を提供する。それによって、プロセスが
用いるアドレスは、絶対主要記憶アドレスよりはむしろ
、論理的である。

これらの論理アドレスは、絶対アドレスを発展させるた
めに用いられる。

セグメンテーションにより、また、セグメントデスクリ
プタ−のシステムを経由して、各プロセスが、それ自体
の、あるいは、関連する記憶セグメントをアクセスする
ことを許す。

セグメントデスクリブターをアクセスすることによって
、プロセスは、セグメントのアドレスを得る。

セグメントデスクリプターは、主要記憶装置の中に含ま
れており、オペレーティングシステムにより維持される
。

各プロセスは、２０６８にいたる記憶セグメントのアク
セスを有するかもしれない。

通常、これは、各プロセスにつき等しい数のセグメント
デスクリプターを必要とするであろう。しかし、セグメ
ントは、共有されることができるので、オペレーティン
グシステムグループは、デスクリプターをセグメントテ
ーブルに分ける。このグループ化は、一つのプロセス（
タスク）、プロセスグループ（ジョブステップ）、ある
いは全体的に（システムの広さ）、アクセス能力にもと
ずし、ている。各プロセスは、それに関連する、１５に
いたるセグメントテーブルを有しているかもしれない。
この技術は、各セグメントのために、セグメントテーブ
ル経由で、プロセスがアクセスすることができる、ただ
一つのセグメントデスクリプターを必要としている。

かくして、セグメントデスクリプターに要求されている
記憶スペースは、減少する。リロケーション中の記憶更
新は、減少し、そしてなんらかのプログラム保護が提供
される。（プログラム保護のための主要メカニズムはリ
ングシステムである。）プロセスは、それがどのセグメ
ントをアクセスするかを決定することができるものでな
ければならない。

従って、システムは、プロセスに、２つのセグメントテ
ーブルワードアレイ（ＳＴＷＡ）をあたえる。これらの
アレイは、プロセスをアクセスすることのできる、すべ
てのセグメントテーブルのアドレスを含む。

２つのセグメントサイズ、大と小、があるので、各プロ
セスにつき２つのセグメントテ−ブルワードアレイがあ
る。

大のセグメントは、最大サィザＺ２バイトを有する。一
方小のセグメントは、最大規模〆８バイトを有する。す
べてのセグメントは、最大限にいたるまで、１６ーバィ
ト増大において、サイズで異る。システムは、典型的に
２８にいたる大のセグメントおよび２０４０の小のセグ
メントを収容することができる。

セグメントテーブルワードアレイはオペレーティングシ
ステムによりリロケイトするかもしれない。

それ故に、プロセスは、その関連ＳＴＷＡの絶体アドレ
スを知らなければならない。プロセスのためのＰＣＢは
この情報を含み、表４上では、アドレススペースワード
ＡＳＷＯ−１として知られている２つのワ−ドを含む。
各ワードは、セグメントテーブルワードアレイＳＴＷＡ
を指している。オペレーティングシステムは、関連する
ＳＴＷＡがリロケイトするときはいつでも、ＡＳＷの内
容を更新する。指針のチェーンを除々に進めること、そ
してセグメントデスクリプターをデコードすることは、
ファームフェアの機能であり、かくして一度開始されれ
ば、オペレーティングシステムにとってすらも不可視で
ある。セグメンテーションは、プロセスにとって利用で
きるものであるので、アドレススべ−スの２億バイト以
上を限定する。

この数は、主記憶の能力を越える。従って、２次ストレ
ージ（磁気ジスクあるいは磁気ドラム）は、主記憶に関
連して用いられる。オベレーテイングシステムは、シス
テム がｔ実際に得られるよりもはるかに大きな主記憶を有す
るという錯覚を作り出す。

この概念は、仮想記憶と呼ばれる。ある特定の時点で、
限定されたセグメントは、物理的に主記憶装置にあるか
、あるいは、ないかもしれない。

セグメントデスクリプターの内容は、関連するセグメン
トが主託億装置にあるかどうかを示めす。ハードウェア
は、主記憶装置にないセグメントをアクセスする、プロ
セスの試みを看破し、そして、オペレーティングシステ
ムに通知する。オペレーティングシステムは、希望する
セグメントを、二次ストレージから主記憶装置の中へ転
送させる。次に、オペレーティングシステムは、セグメ
ントの絶対アドレスがみし、出されることのできる唯一
の場所であるセグメントデスクリプターの中へ、セグメ
ントの記憶アドレスをおく。このオペレーションはプロ
セスにとって不可視であり、かくして、そのセグメント
が主記憶装置の中にないのか、あるいは、そのセグメン
トが主記憶装置中でリロケィトされなければならないか
は気ずかれていない。本書中で記述されているコンピュ
ータシステムは、プロセスが相互に干渉すること、およ
び、独断で相互のアドレススペースを共有することを防
ぐことによって、データと手順の保護を提供する。

この保護は、記憶セグメンテーション経由でアドレス能
力を限定することにより、また、リングシステムにより
達成されることができる。セグメントテーブルは、シス
テム内の種々なプロセスのアドレススペースを分離する
。

プロセスは、常に、実施中に、セグメントされたアドレ
スを用いる。セグメントされたアドレスは、そのセグメ
ント内で、セグメントナンバーおよび関連するアドレス
よりなる。ハードウエアは、プロセスにより用いられた
アドレスが、そのプロセスに与えられたアドレススペー
スの一部であることを検査する。アドレスが所定のアド
レススペースの外にある場合、例外が発生する。

ハードウェアは、照合プロセスのセグメントテーブルを
用いるので、プロセスは、他のプロセスのアドレススペ
ース内でデータを照合することができない。

かくして、プロセスあるいは、プロセスグループが、他
のプロセスグループに属している実体を照合する可能性
はない。一般に、システム内のアドレススペースにおけ
る重復は、すべてのプロセスにより共有される、これら
のセグメントのために発生する。

これらの周知のセグメントは、アドレス衝突に対して保
証するために検査するシステムブログラムにより作り出
される。かくして、セグメンテーションは、ユーザプロ
グラム相互を保護し、オペレーティングシステムをユー
ザプログラムから保護する。

幾つかのプロセスが共有するセグメント は、これらのプロセスの一つによって、誤用から保護さ
れない。

この問題を解決するために、リングシステムが利用され
る。これにより手順とデータのセグメントは、４ークラ
スハイアラーキの中へ一団とされる。４つのりングクラ
スは０から３までの番号が付される。

各リングは、最大の特権を有するレベル０（最つとも内
部のリング）および最小の特権を有するレベル３（最つ
とも外部のリング）で、システム特権のレベルを表示す
る。

システム内のあらゆる手順は、それにあたえられた、最
小と最大の実行リングナンバーを有しており、そして、
そのナンバーは誰れが手順をコールしているかを明らか
にする。手順は、他の手順をコールすることができ、パ
ラメータを他の手順にパスすることのできるサブルーチ
ンである。リングシステムの一般的ルールは下記の如く
である。

１ 内部リングにおける手順は、外部リングにおけるデ
ータに自由なアクセスを有する。

逆に、外部リングにおける手順は、内部リングにアクセ
スできない。

２ 外部リングにおける手順は、内部リングにおける手
順にブランチすることができる。

しかし逆はみとめられない。３ データを含む各セグメ
ントは、２つのりング値を与えられている。

１つは読み取り （ＲＯ）のためであり、他は書き込み （ＷＲ）のためである。

これらのリング値は、最大のリング値を規定している。

この場合、手順は読み取りあるいは書き込みのどちらか
の方法で、データをアクセスするとき、実行することが
できる。

手順命令が実施される度毎に、その手順のりングナンバ
ー（有効アドレスリング、 ＥＡＲ）は、照合されるデータを含むセグメントにあた
えられたリングナンバーに対し検査される。

ＥＡＲは、命令カウンターにおけるプロセスリングナン
バーの最大数であり「そしてアドレス通路にみし、ださ
れるベースレジスタとデータデスクリブターにおける、
すべてのりングナンバーの最大数である。デ−夕のアク
セスは、リングナンバーの比較にもとずきみとめられる
か、あるいは、拒否されるであろう。例えば、３の最大
読み取りリング値および１の最大書き込みリングを有す
るセグメントに、システムテーブルが存在する場合、リ
ング３におけるユーザ手順実行は「そのテーブルを読み
取るかもしれないが、しかし、そのテーブルを更新しな
いかもしれない。ブレデザインによって、リング０およ
び１は、オベレーテイングシステムのためにリザーブさ
れリング２および３は、ユーザのためにリザーブされる
。

リング０は、全システムオペレーションにとって重大な
これらのセグメントを含んでいる。リング１は、大量の
システムセグメントを含み、そのシステムセグメントの
失敗は、破滅的とならず、回復を許すであろう。ユーザ
は、チェックアウトプログラムのためにリング２を利用
してもよいし、また、手直しされたプログラムのために
リング３を利用してもよい。

へ 手順コール 手順コールは、本書中に記述されているシステムにおい
て重要なオベレ−ションである。

手順コールは、一方の手順から他方の手順へパスするた
めに用いられ、ユーザ手順がオペレーティングシステム
サービスを用いることを許可するために、用いられ、オ
ペレーティングシステム内で、モジュール機構を達成す
るために用いられる。手順コールは、命令によって、ま
た堆積（図７Ａ）と呼ばれるハードウェアの承認された
実体によって実施される。堆積は、あと入れ先出いこも
とずし、て、データの検索を受け入れ、貯蔵し、許すメ
カニズムである。

堆積は、堆積セグメントと呼ばれる特別なセグメントの
中にある。堆積セグメントは堆積フレーム７０１（図７
Ａおよび，Ｂ）と呼ばれ、動的に各手順に割当てられて
いる、多くの隣接部分から成っている。第一の堆積フレ
ームは、セグメントのトップに移送され、次のフレーム
は、そのあとに移送される。移送される最後のフレーム
は、堆積のトップとみなされる。Ｔ−レジスタ７０２は
、目下の活動的なプロセスのため堆積のトップをロケー
トする。

仮想Ｔーレジスタは、システム内において、他のすべて
のプロセスのＰＣＢに存在する。図７Ｂの堆積フレーム
７０１は、３エリアより成る。

即ち、変数を貯蔵する作業エリア７０２、レジスタの内
容を貯えるセーブエリア７０３、手順間でパラメータを
パスするコミュニケーションエリア。手順コールの前に
、ユーザは、貯蔵することを欲する、これらのレジスタ
を規定しなければならない。

ユーザは、コールされる手順へパスされるパラメータを
コミュニケーションエリアの中へ移送しなければならな
い。

コールが為される時、ハードウェアは、命令カウンタＩ
Ｃの内容を貯蔵し、そして、コールされた手順からリタ
ーンを容易にするためベースレジスタを規定する。各手
順コールは、堆積セグメント７０１内で堆積フレームを
作り出し、その後のネステイングしたコールは、付加的
フレームを作り出す。

これらのコールされた手順の一つからの各退去は、堆積
フレームが堆積から消去される原因となる。かくして、
コールの歴史が維持され、それは順序正しいリターンを
容易にする。異るリング内で実行している手順間の保護
を保証するため、異る堆積セグメントが用いられる。

各プロセスにつき各保護リングに相当する一つの堆積セ
グメントがある。ＰＣＢは、各プロセスに関連するりン
グ０，１および２のため堆積セグメントのスタートを指
す３の堆積ベースワードを含んでいる。リング３堆積セ
グメントは、内部コールによって入れられることは決し
てあり得ない。それ故に、その堆積スタートアドレスは
、ＰＣ離村で必要とされない。

Ｎ プロセスマネジメントと同期性 本書におけるシステムは、ソフトウェア・ハードウェア
、およびファームウェアの結合を用いて、オペレーティ
ングシステムにより制御される多量処理オペレーション
を提供するものである。

ソフトウェアは、システム内でプロセスを作り出し消去
する。一方ハードウェアとファームウェアは、ＣＰＵ上
のプロセスを倍数にする。その上、ソフトウェア、ハー
ドウェア、およびファームウェアの結合は、プロセス間
の同期を提供する。プロセスは、通常、しかし常にでは
ないが、関連するジョブハンドリング中にインプット／
アウトプットオペレーションの開始および終了時に、お
よび、他の場合には、オペレーティングシステムにとっ
て必要とみなされる目的で、開始されたり、また中止さ
れたりする。

従って、コミュニケーションシステムは、有効に、関連
するプロセスを開始したり中止したりすることが必要で
あり、また、有効にプロセス間に情報をパスすることが
必要である。本書中のハードウエアは、プロセス間のコ
ミュニケーションリングを提供するために、信号機と呼
ばれる内部メッセージを提供する。ィ プロセス状態 プロセスは、常に、四つの可能な状態の一つにある。

即ち、進行、準備、待ち、あるいは中断。ハードウェア
は、これらの四つのプロセスの状態を認識し、そして、
プロセス発信、状態変更を実施し、プロセス状態にもと
ずくデータ機構を維持するために種々なファームウェア
手順を実施する。ＰＣＢは、その関連プロセスの現行状
態をフィールドを含む。プロセスは、ＣＰＵの制御を有
するとき、進行状態にある。

この状態は、ＣＰＵにアドレススペースとスターティン
グアドレスを供給することを含む。その後、ＣＰＵは、
プロセスの手順セグメントにおいて、命令を実施する。
現在進行中のプロセスのために、ＰＣＢのプロセス名Ｊ
テーブルワード（論理アドレス）は、システムベース（
図６）内で、進行プロセスワード（ＢＡＲ＋６０）に維
持される。（注意：図５に示めされているシステムベー
スは、幾つかの詳細の省略のほかは、図６に示めされた
システムベースと同じである。

）準備状態は、プロセスがＣＰＵに認識されていないの
で、ＣＰＵの制御を受けていないということを除き、進
行状態に等しい。

準備状態におけるプロセスは、他の準備状態を伴うＣＰ
Ｕと進行プロセスにとって論争の中にある。プロセスが
、信号機を経由するメッセージのような特殊な事象が生
じるまで継続することができない時、それは、待ち状態
にある。

待ちプロセスは、ＣＰＵ‘ことつて論争の中にはない。
しかし、それは、要求されている事象にとって、他の待
ちプロセスとの論争の中にあるかもしれない。中断プロ
セスは、ソフトウェアにより、ある時間中止されていて
、後に再開されるかもしれないプロセスである。

プロセスの中止および再開の決定は、プロセスにとって
外部的である。かくして、中断プロセスは活動的でなく
、従って、事象発生の通告を受けることができず、また
、ＣＰＵを利用することができない。プロセスは、下記
の状態で中断する： （１’終了命令を実行することによる（すべてのその機
能完了の結果として）。

■ オペレーティングシステムによる中断命令の実施に
よる。

【３｝ 例外状態の発生による。

これによって、制御は、オペレーティングシステムに移
転する。

ロ プロセス発信 プロセスは、進行しながら、随意にプロセスの作用によ
り、ある状態から他の状態に動く、あるいは不随意に、
他のプロセスの作用により、ある状態から他の状態に動
く。

デスパッチャーとして知られているＣＰＵファームウェ
アは、状態間のプロセスの処理を制御する。デスパッチ
ヤーは、準備あるいは待ち状態にあるプロセスを操作す
るため、−組のキュー（後に記述）を使う。中断プロセ
スは、ソフトウェアにより制御される。

図６，８および９に関して、準備あるいは待ちプロセス
は、ＰＣＢおよびプロセスリンクと呼ばれる特殊キュー
ェントリにより表示される。

図９は、ＧＯセグメント８０２の内容物の分解図を示め
し、また、活動プロセスのプロセスリンク８０３ａ一８
０３ｂおよび８０３ｃ一８０３ｇ、中断プロセスのフリ
−プロセスリンク８０５ａ−８０５ｃを含む。各プロセ
スリンクは、プロセス名（Ｊ・Ｐ）、プロセス優先順位
、およびキューにおける次のプロセスリンクの指針を規
定する。待ちキュー８０３ａ−ｂおよび準備キュー８０
３ｃ−ｇのような種々なタイプのキューがある。Ｊテー
ブルに類似し、Ｇテーブルとして知られているハードウ
ェア装置（図６と８）は、すべての一般的セグメント８
０２−８０２ｎ（既知のシステム中）に対する指針を含
む。

Ｇテーブル８０ １の技初の素子、ＧＯは、デスパツチ
ヤキユーを含むセグメント８０２を指す。Ｇテーブル８
０１に対するＧテーブル指針は、図５上でシステムベー
ス５０２にみい出される。また、ＧＯセグメント８０２
において、準備キュー８０３ｃ一８０３ｇのヘッド８０
５を確認する内部プロセスキューワード（ＩＰＱＷ）と
呼ばれるヱントリは、システムベースにある。かくして
、デスパツチヤは、準備キュー８０３ｃ‐８０３ｇに相
談することによって、すべての準備プロセスを試験する
ことができる。

現在進行中のプロセスが、状態を変えるとき、デスパツ
チヤは、準備キューのヘッドで、プロセスリンクを除去
し、そのＰＣＢをアクセスするためにＪ・Ｐ名を使う。
その後、ＰＣＢにより限定されるプロセスは、新しい進
行プロセスとなる。一つ以上のプロセスが、同じ事象上
で待っているかもしれないので、待ちプロセス８０３ａ
一８０３ｂのキューは、各事象のために存在する。

また、諸待ちプロセスは、ＧＯセグメントに存在するプ
ロセスリンク８０５経由して、共にストリングされる待
ちキューのヘッドに対する指針は、信号機９０３（後に
記述される）に存在する。プロセスが待っているかもし
れない多くの事象が存在する。それ故に、多くの待ちキ
ューがあり、その各々は関連する信号機９０３，９０４
を有する。準備あるいは待ちプロセスの数は、動的に変
化する。

かくして、準備および待ちキューに要求されているプロ
セスリンクの数もまた変化する。この事実は、デスパッ
チャのために記憶マネジメント問題を導入する。問題は
、フリープロセスリンクキュー８０５ａ−ｃと呼ばれる
他のキューによって解決される。

このキューは、準備あるいは待ちキューにより使用され
ていず、そして、準備あるいは待ちプロセスの特殊なキ
ューを拡大するために用いられることのできる、セグメ
ントＧＯにおけるプロセスリンクのすべてを一緒に連絡
する。

フリープロセスリンクキュー８０５のヘッド９０２に対
する指針９０１は「ＧＯセグメント８０２の初め近くに
存在する。

ハ プロセス同期性 プロセス同期性は、同じタスク上で作業する２プロセス
の活動を調整することが要求されている。

同期性は、コミュニケーションするプロセスのアドレス
スペースに存在するデータ機総である信号機９０３一９
０４を用いて達成される。信号機は、事象発生を信号し
、メッセージのキューを処理するために用いられる。

この文中における事象とは、プロセスによつつて観察さ
れ、他のプロセスにとって関心ある事柄である。事象は
、非同期オペレーションの完了であるかもしれず、ある
いはリソースの有用性であるかもしれない。プロセスは
、事象発生を信号するために２つの信号機オペレーショ
ンを用いる。

一つのオペレーションは、信号を信号機に送り、他は、
信号機から信号をとらえる。（発信オペ′レーションは
、度々Ｖーオベレーションと呼ばれ「受信オペレーショ
ンは、Ｐーオベレーションと呼ばれる。）発信オペレー
ションは、プロセスにデータあるいはデータの準備がで
きているという信号を送らせる。

信号機は、他のプロセスが信号をとらえる準備のできる
まで、その信号を貯蔵する。かくして、発信プロセスは
、それがデータを送ったので「進行することが自由にで
きる。受信オペレーションは、規定の信号機を試験し、
そして、信号をとられる。信号がある場合、受信プロセ
スは実施を続ける。

しかし、信号機上に信号がない場合は、受信プロセスは
、待ち状態に入る。その後、信号機は、待ちキューのヘ
ッドに対する指針の役目をする。このプロセスは、他の
プロセスが、ある特殊な信号機に信号を送るまで、信号
機で待ち行列している待ち状態にとどまる。かくして、
信号機は、あるプロセスが信号をとらえるまで、その信
号を保持することができる。あるいは、信号機は、信号
がプロセスに送られるまで、そのプロセスを保持するこ
とができる。メッセージは、また、プロセスからプロセ
スへパスされることができる。

メッセージは、信号および付加的情報と同じ現行の質を
有するか、あるいはそのような質を有しない。

情報のある部分は、ハードウェアにより供Ｖ給され、ま
た、ある部分はメッセージを送ったプロセスの手順によ
り供孫台される。メッセージは、発信プロセスのプロセ
ス名を伴う。

かくして、多くのプロセスは、信号機を通して、発信者
の名称を付した情報を送ることができる。メッセージ信
号機は、プロセスによりとらえられるべく待つているメ
ッセージのキューを有するかもしれない。

信号機に関しては記憶マネジメント問題を提示しながら
「記憶スペースの必要条件が増減する。再び、問題は、
自由メッセージリンクのキューで解決される。

それらのリンクは、メッセージリンクを供給したり吸収
したりすることが必要であるとき、容易に見し、出され
ることのできるセグメントの既知の場所に存在する。信
号機および信号機上に作られるキュー は、異なるプロセスにより共有されるので、全信号機機
構は保護される。

このことは、信号機を含んでいるセグメントのアクセス
を制限するハードウェアとソフトウェアの規定により達
成される。かくして、信号機は、信号機デスクリブター
セグメントの中になければならず、そのセグメントの幾
つかは、Ｇセグメントであるかもしれない（もしシステ
ムコミュニケーションが必要であるならば。）しかしな
がら、すべてのＧセグメント（ＧＯを徐く）は、信号機
デスクリプタセグメントである。各信号機デスクリブタ
は、信号機に対する指針を含む。

かくして、信号機に対する付加的保護を提供しながら、
信号機アドレスは、信号機デスクリプタを経由して発展
させられる。信号機セグメントは、セグメント内でセグ
メントナンバーおよび関連ロケーションを用いて、ある
いは直接にＧ、Ｄナンバ−を用いて、論理的にアドレス
されることができる。

プロセスコントロールブロック機構 図４に関して、プロセスコントロールブロック（ＰＣＢ
）のフオーマツトが示めされている。

プロセスコントロールブロック４００は、ＣＰＵ地位を
貯蔵するため、プロセスが利用することのできる主記憶
装置におけるストレージヱリアである。ＰＣＢをアドレ
スすることは、表５に関連して上記に記述したようにし
て実施される。ＰＣ母旨針５０７（表５）は、表４の記
憶ロケーション０でプロセスコントロールブロックＰＣ
Ｂを指している。下方向への進行において、記憶ロケー
ションは、４バイトだけ増加し、一方記憶ロケーション
０から上方向への進行では、記憶ロケーションは、８バ
イトだけ増加していることに注目されるであろう。下方
記憶ロケーションは、０から正であるとみなされる。一
方、０から上方向のロケーションは、負の方向とみなさ
れる。上方向のロケーションは、任意であり、プロセス
コントロールブロックに含まれるかもしれないし、ある
いは含まれないかもしれない。また、１４８から１７６
のロケーションもまた任意である。（注意：記憶ロケー
ションのもとでの数字は、プロセスコントロールブロッ
クＰＣＢの０照合ロケーションから、バイトでの変位を
規定する。）バイト０から１６にいたる（但し１６を含
まず）バイトでスタートし、長さで４バイトである各プ
ロセスメインワードＰＭＷを伴い、四つのプロセスメイ
ンワードＰＭＷＯからＰＭＷ３が貯蔵されている。プロ
セスメインワード０は、バイト０を占め、４部より成っ
ている。すなわち、能力バイト、優先バイト、順位バイ
ト、状態バイト、デコーダ延長バイトＤＥＸＴ。

図１０ａから１０ｄに関しては、図１０ｂに示めされた
能力バイト１００１の追加の詳細と共に、プロセスメイ
ンワードＰＭＷＯの詳細が示めされている。図１０ｂに
関しては、最初のビツト１００５は、タイムアカンテイ
ング機能が、そのプロセスのために実行されているか否
かを示めすためのアカウンテイングモードビツトである
。アカウンテイングモード１００５が、２進数０にセッ
トされるとき、タイムアカウンテインング機能は、プロ
セスのために実施されない。一方、アカウンテイングモ
ード１００５が２進数１にセットされるとき、タイムア
カウンテイングは実施されている。科学的モードビット
１００６は、ゼロにセットされたとき、機械の科学的レ
ジスタの貯蔵は実施されず、図４で１４８から１７６の
バイトでロケイトしている科学的レジスタの貯蔵エリア
は、プロセスコントロールフロックＰＣＢに存在しない
。科学的モードビット１００６が２進数１にセットされ
るとき、科学的任意の特質が存在し、プロセスにおいて
用いられる。そして、科学的レジスタ貯蔵エリアは、必
要なとき、科学的レジスタの内容を貯蔵するために用い
られる。標準コードセットが用いられていることを示め
す位置における２進数０を伴い、コードモードビット１
００７は、標準コードセットあるいは適性コードセット
が、プロセスにより用いられているかどうかを示めす。
一方、第３ビットポゼション１００７における２進数１
は、適性コードセットが用いられていることを示めす。
能力バイトのビットの残りは、ゼロにセットされる。優
先順位バイト１００２の詳細は、図１０ｃに示めされて
いる。

図１０ｃに関して、優先順位バイト１００２の最初の４
つのビット１００８は、一定のプロセスコントロールブ
ロックＰＣＢと関連するプロセスの優先順位レベルをセ
ットするために利用される。各プロセスは１６レベルの
優先順位の一つが与えられており、それは競合プロセス
を順序だてるために用いられる。即ち、イ 準備プロセ
スの中で進行されるプロセスを選定するため。

ロ プロセスをキューにおくためである。

優先順位は０から１５に減少する。一定の優先順位レベ
ルのためにＦＩＦ０（先入れ先出し）ルールが適用され
る。次の優先順位バイト１００２の４ビット１００９は
ゼロである。

図１０ｄに関しては、状態バイト１００３の詳細が示め
されている。

状態バイトは、プロセスコントロールブ。ックＰＣＢ４
００‘こ組み合せられているプロセスに関する情報を提
供するために用いられる。活動的フィールドビットＡＩ
ＯＩＯは、プロセスが活動的であるとき、２進数１にセ
ットされる。中断フィールドＳＩＯＩＩは、プロセスが
中断しているとき、２進数１にセットされる。サブステ
ートフイールドＳＳＩＯ１２は、２ビットフィールドで
あり、プロセスの下記のサブステートを限定する。ィ
２進数００にセットされるとき、プロセスは不活発であ
る。

ロ ２進数０１にセットされるとき、プロセスは、準備
プロセスのキュー（Ｑ／ＰＲ／ＲＤＹ）で待機している
。

ハ ２進数１０にセットされるとき、プロセスは、信号
機のキュー（Ｑ／ＰＲ／Ｓ）で、信号機上で待機してい
る。

ニ ２進数１１にセットされているとき、プロセスは、
プロセッサにより実施されている。

中間オペレーションフィールド（ＭＯＩ）１ ０１３は
、ィンタラプトが生じるとき、２進数１にセットされ、
命令の実施中−すなわち、プロセスの完了前に備えられ
る。

拡大した装置モードビットＥＸＴＤＩＯ１４は、プロセ
スが機械のエミュレーションモードである拡大した装置
モードで操作されるとき、１にセットされる。ビット１
０１５と１０１６は、０にセットされる。プロセスメイ
ンワードＰＭＷＯの第４バイトは、装置拡大数を含み、
システムがエミュレーションモードにあるとき利用され
る。プロセスメインワードＰＭＷＩは、プロセスコント
ロールブロックＰＣＢの、バイト４一７に貯蔵される。

ＰＭＷＩの詳細は、図１０ｅに示めされている。ステー
タスバイト１０１ ６は、ＰＭＷＩにおける最初のバイ
トであり、ステータスレジスタ内容を貯蔵する。マルチ
プロセッサバイトＭＰＩＯ１８は、マルチプロセッサ構
造において重要である。さもなければ、このフィールド
は０である。プロセスメインワードの第２および第４バ
イトは、それぞれＭ旧２フィールド１ ０ １ ７およ
び１０１９であり、それは通常のオペレーションのため
には０でなければならない。

プロセスメインワードＰＭＷ２は、プロセスコントロー
ルブロツクのバイト８から１１を占め、図１０ｆでより
詳細に示めされている。

図１０に関しては、ビット４からビット３１のフイ−ル
ドは、プロセスが待ち状態あるいは中断状態にあるとき
、ＰＣＢが結合する信号機の論理名ＳＥＧ，ＳＲＡＩ０
２１を含む。例外クラスおよびタイプ１０２３は、プロ
セスが例外のあとで中断状態に入る原因となるィンタラ
プト様の例外のクラスとタイプを含む。ビット４から１
５のフィールドは、プロセスが、上記にのべたビットに
先立って「異る状態にあるとき、無意味な１０２２であ
る。プロセスメインワードＰＭＷ３は、ＰＣＢ４００に
おいて、バイト１２から１５を占め、装置拡大テーブル
を指している。

ＰＭＷ３の詳細に関する図１０ｇに関して、ＤＥＴＳＺ
フィールド１０２４は、テーブルにおけるェントリの数
を限定し、そして、もしこのフィールドがゼロであるな
らば、装置拡大はプロセスに許されない。ＤＥＴＡフイ
−ルド１０２５は、１んゞィトの単位で装置拡大テ−ブ
ルの絶対アドレスであり、ＤＥＴＳＺが０でない場合に
のみ重要である。装置拡大テーブルは、ＤＥＴＳＺェン
トリより成り立っている。各ェントリは１バイトサイズ
である。テーブルのＤＥ×Ｔｔｈヱントリは、プロセス
が装置拡大モードＤＥ×Ｔで活動する能力を限定する。
ＤＥ×Ｔ比バイトが０であるとき、装置拡大ナンバーＤ
Ｘ×Ｔは許されず、一方もしＤＥ×Ｔ仇バイトが１であ
るならば、装置拡大ナンバーＤＥ×Ｔは許される。０と
１以外のＤＥ×Ｔの値は、違法である。

（図１０ａ ＤＥ×Ｔナンバー１００４参照）ＰＣＢ４
００のバイト１６から２３は各々２つのアドレススペー
スワードＡＳＷＯとＡＳＷＩを含む。

各ＡＳＷはセグメントテーブルワードのアレイを指す指
針を含む。ＡＳＷＯとＡＳＷＩの両方は、それぞれ、図
１０ｈで示めされている同じフオーマツトを有する。

セグメントテーブルワードのアレイのサイズは、アレイ
におけるセグメントテーブルワードの数により限定され
、典型的に、ＡＳＷＯのためには６、およびＡＳＷＩの
ためには８を含む。ＳＴＷＳＺフイールド１０２６は、
セグメントテーブルワードのアレイのサイズを表示する
。セグメントテーブルワードアレイフイールドＳＴＷＡ
Ｉ ０ ２ ７は、１ふゞィトの単位でアレイの絶対ア
ドレスを含む。即ち、アレイの絶対アドレスは、バイト
で１６倍のＳＴＷＡである。バイト２４から２７は、図
１０ｉで更に詳細に示めされている例外ワードＥＸＷを
含む。

例外ワードは、プロセスメインワードＰＭＷ２に貯蔵さ
れているように、そのクラスに応じて、プロセス例外に
つづいてとられる行動を限定する例外クラステーブルを
指す指針（ＳＥＧ，ＳＲＡ）１０２９を含む。（図１０
ｆ参照）例外ワードＥＸＷのＭＢＺフィールド１０２８
は０でなければならない。ＰＣＢの３１を通してバイト
２８に位贋する堆積ワードＳＫＷは、プロセスが進行し
ていないとき、プロセスの堆積のＴレジスタのトップの
値を含み、図１０ｊで更に詳細に示めされている。

図１ ０ｉに関しては、バイト０と１は、ＴＡＧフィー
ルド１０３１を限定する。ＴＡＧは、その内容によって
デスクリプタのタイプを表示し、ＳＫＷにとって０でな
ければならない。ＳＫＷのビット２と３は、保護の目的
で、堆積の区別したアドレスに組み合わされたりングナ
ンバーを含むＲＷＧフィールド１０３１を含む。

ビット４から３１は、セグメントナンバーＳＥＧを含み
、セグメント関連アドレスＳＲＡＩ０３２は、セグメン
トテーブルに記述されるセグメントを確認し、そして、
セグメント内のセグメント関連アドレスを確認するフィ
ールドである。堆積ワードＳＫＷは、プロセスが進行状
態を去る度毎に更新される。堆積ワードは、プロセスが
進行状態になる度毎に、Ｔレジスタの内容を回復するた
めに用いられる。この最後の場合において、ＴＡＧＩ０
３１とＲ瓜ＧＩ０３１はゼロになるように試験される。
さもなければ、違法ＰＣ財例外が発生する。ＰＣＢ４０
０のバイト３２から３５は、時々ＩＣＣと呼ばれる。

命令カウンタ内容ワードＩＣＷを含む。図１０ｋに関し
ては、命令カウンタワードＩＣＷの詳細が示めされてい
る。その中でＴＡＧフィールド１０３３は、２進数００
を含まなければならない。（即ち、ゼロ以外の値は、命
令カウンタでは違法でである。ビット２と３を占める現
行Ｒ皿Ｇフィールドは、メインストレージに対するアク
セス権利の決定に利用されるプロセスの現行のりング数
を限定する。ビット４から３１は、実施される次の命令
のアドレスを限定するセグメントナンバーとセグメント
関連アドレス（ＳＥＧ，ＳＲＡ）１０３６を限定する。
バイト３６から３９におけるＭＢＺフイールドは、０で
なければならない。

（注意：Ｍ旧Ｚフィールドは、常に０でなければならな
いフィールドを表示する。）Ｍ旧Ｚを、名称Ｊ・Ｐから
アクセスされる度毎に試験される。もしそれが０でなけ
れば、違法なＰＣ財例外が発生する。堆積ベースワード
ＳＢＷＯ−２は、プロセスコントロールブロック４００
でバイト４０一５１を占める。

これらのワードは、図１０１でより詳細に示めされてい
る同じフオーマツトを有する。これらは、堆積オペレー
ション中に利用される。そして、用いられるときはいつ
でも、それらのＴＡＧフイールド１０３６とＲＩＮＧフ
イールド１０３７は、ゼロでなければならない。さもな
ければ違法なＰＣＢ例外が発生する。ビット４から３１
は、各々リング０，１、および２のために堆積セグメン
トの最初のバイトの区分されたアドレス（ＳＥＣ，ＳＲ
Ａ）１０３８を含む。プロセスコントロールブロック４
００のバイト５２から８３は、ベースレジスタ貯蔵エリ
ア（８ワード）のためにリサーザされたスペースである
。

バイト８４から１４７はすべての一般的レジスタの値（
１６ワード）を貯蔵するために利用される貯蔵エリアで
ある。バイト１４８から１７９は、科学的レジスタ（８
ワード）を貯蔵するために利用される貯蔵エリアである
。５個のダブルワードは、ＰＭＷＯワードにおけるアカ
ウンテイングモードビツトがセットされたとき、タイム
アカンテイング目的のために、ＰＣＢゼロアドレス上の
ＰＣＢ４００で与えられる。

これらのワードは、ＰＣＢアドレスマイナス８からＰＣ
Ｂアドレスマイナス４０にロケィトする。各ワードは、
ゼロで満たされるビット５２−５３を伴い、最初のその
５２ビットにおいて、１００企分の１秒単位で表示され
るタイム、あるいはタイムインターバルを含む。残余の
タイムアウトダブルワードＲＴ０（ＰＣＢにおいて０よ
り上の最初の８バイト）は、タイムアウト例外が発生す
る前に、プロセスに代って、プロセッサにより実際に消
費される時間量を含む。ＰＴＯワードは、下記の方法に
より更新される。即ち、プロセスが、進行状態を退去す
る度毎に、プロセスタイマー値は、ＲＴＯワ−Ｈこ貯蔵
される。プロセスが進行状態に入る度毎に、プロセスタ
イマー値は、ＲＴＯから移送される。バイト７から１５
における進行時間アカウンティングＲＵＡダブルワード
は、プロセスが進行状態にあるとき、プロセッサタイム
の全量を規定するタイムカウンターである。

アカウントされる時間は、プロセスに代って、独占的に
プロセッサにより実際に消費される時間である。ＲＵＡ
ワードは、下記の方法により更新される。プロセスが進
行状態を退去する度毎に、プロセスタイマーＰＴの値は
、読み取られる。ＲＴＯとＲＴの内容の相違は、ＲＵＡ
に加えられる。

（従って、ＰＴ値は、ＲＴＯに貯蔵される。）プｏセス
が中断中の時間は、計算されないことに注意すること。
ＲＴＯとＲＵＡワードは、もしアカウンテイングモード
ビツトが０にセットされたとしても更新される。しかし
、ＣＥＴ，ＲＴＡ、およびＷＴＡワード（後に記述され
る）は、プロセスメインワードＰＭＷＯが１にセットさ
れる場合にのみ、プロセスコントロールブロックに提供
される。これらは、この場合にのみ更新される。バイト
１７から２３における待ち時間アカウンティングＷＴＡ
ワードは、プロセスが待ちの状態にあるときリアルタイ
ムの全量を規定するりァルタィムカウンターである。Ｗ
ＴＡワードは、下記の方法で更新される。プロセスが待
ちの状態退去する度毎に、日時計値の時間ＴＯＤが読み
取られ、ＴＯＤ値マイナスＣＥＴ値ワードは、ＷＴＡワ
ード‘こ加えられる。バイト２４から３１に位置する準
備タイムアカウンティングＲＴＡは、プロセスが準備の
状態にあるとき、リアルタイムの全量を規定するりアル
タイムカウン夕−であるダブルワードであるＲＴＡは、
下記の方法で更新される。

即ち、プロセスが準備の状態を退去する度毎に、日時計
時間値ＴＯＤが読み取られる。そしてＴＯＤの内容マイ
ナスＣＥＴの内容がＲＴＡに加えられる。バイト３２か
ら３９における現行ェソトリタィムＣＥＴダブルワード
は、プロセスが下記の状態の一つに入る日時を含む。

即ち、準備、待ち、進行、および中断。システムべ−ス
機構 図６に関して、システムベース６００のフオーマツトが
示めされている。

システムベースは、絶対主記憶装置中に存在し、ファー
ムウェアにより発展させられ、読み取ることができるが
、書き込むことのできない境界アドレスレジスタ（ＢＡ
Ｒ）を経由して、アクセスすることができる。

境界アドレスレジスタＢＡＲは、ハードウェアのために
リザーブされた主記憶装置中のエリアの下にあり、そし
て、ハードウェアとシステムベース６００のためにリザ
ーブされた記憶装置中でこのエリアを分解する。

現在の図６に関しては、システムベース６００は、現在
進行中のプロセスのために、ジョブステップナンバーと
プロセスグループナンバー（Ｊ・Ｐ）を含む多くのシス
テム特性を含む。プロセスＪ・Ｐの論理名から対応する
プロセスコントロールブロックＰＣＢの絶対アドレスが
得られる。Ｊテーブルのサイズとアドレスは、Ｊテーフ
ルワード（ＪＴＷ）の内容によって限定される。

このワードは、ＢＡＲレジスタにより限定されるアドレ
スに位置する。ＪＴＷのフオーマツトは図１１ａに示め
されている。図１２上のサイズ（ＪＴＳＺ）１１０１あ
るいはＪテーブル１２０４は、２５５にいたるヱントリ
であるかもしれないＪテーブル１２０４において、ェン
トリの数を限定する。

ＪＴＳＺＩＩＯＩは、８ビットの正の整数である。もし
ＪがＪＴＳＺより大きければ、Ｊテーブル例外のアウト
が発生する。Ｊテーブル１２０４の絶対アドレスは、Ｊ
テーブル指針１１０２を１６で掛けることにより得られ
る。

Ｊテーブル１２０４はＪテーブルエントリを含み、その
フオーマットは図１ １ｂで更に詳細に示めされている
。各Ｊテーフルェントリは、Ｊテーブル指針１１０４を
１６で掛けることによって得られるＰテーブル１２０５
絶対アドレスを限定する。ＰテーブルのサイズＰＴＳＺ
Ｉ Ｉ ０３は、Ｐテーブルにおけるェントリの数を限
定する。ＰＴＳＺは、Ｐテーブルにおいて、ェントリの
数を示めすために、典型的に０から２５５に変化するか
もしれない８ビット正の整数である。もしＰが、ＰＴＳ
Ｚ０より大きければ、Ｐテーブル例外のアウトが発生す
る。Ｐテーブル１２０５の各ェントリは、プロセスコン
トロールブロック指針１１０７を１６で掛けることによ
って、プロセスコントロールブロック（ＰＣＢ）１２０
６の絶対アドレスを限定する。現在ィンジケィ夕ＰＩＩ
０５は、２進数０にセットされたときＰＣＢ１２０６の
不在を表示し、２進数１にセットされたとき、ＰＣＢの
存在を表示する。現在インジ．ナィタＰＩＩ０５が０で
あることがわかるとき、空位のＰテーブルェントリ例外
が発生する。

Ｐテーブルインジケイタ（図１１ｃ）のビツトーから７
は、０（ＭＢＺ）１１０６でなければならない。さもな
ければ、違法なＰテーブルェントリ例外が発生する。シ
ステムベース６００のアドレスＢＡＲブラス４で、図１
１ｄで更に詳細に示めされているＧテーブルワード（Ｇ
ＴＷ）のフオーマツトバイトがある。

図１２００のＧセグメントテーブル１２１２のサイズと
アドレスはＧテーブルワード（ＧＴＷ）の内容によって
限定される。

Ｇテーブル１２１２のサイズ（ＧＴＳＺ）１ １０８は
、典型的に、２５５にいたるェントリであるかもしれな
いＧテーブルにおけるエントリの数を限定する。ＧＴＳ
Ｚは、８ビット正の整数である。もしＧナンバーがＧＴ
ＳＺより大きければ、Ｇテーブル例外のアウトが発生す
る。Ｇテーブル１２１２の絶対アドレスは、Ｇテーブル
指針１１０９を１６で掛けることによって縛られる。Ｇ
セグメントテーブルェントリのフオーマツトは、２ワー
ドサイズ（８バイト）を有しており、Ｇセグメントデス
クリプタと呼ばれる。Ｇセグメントデスクリプタのフオ
ーマツトは、図１１ｅと１１ｆに詳細に示めされている
。すべてのＧセグメントデスクリプ外ま直接的であり、
それ故に、間接ビット１，１１１１は０でなければなら
ない。さもなければ、違法セグメントデスクリプタ例外
が発生する。現在ィンジケイタＰＩＩＩＯは、２進数１
にセットされたとき、セグメントが、当該デスクリプタ
が対応するセグメントナンバーのために、主ストレージ
で限定されることを表示する１ビットフィールドである
。一方、もし現在インジケイタＰＩＩＩＯが０にクリア
したとすれば、セグメ：／トは、限定されず、セグメン
トデスクリプタへの照合は、行くえ不明のセグメント例
外を生じる。得られるビットＡＩＩ１２は、セグメント
が得られるか否かを表示する１ビットフィールドである
。それは、もしこのセグメントが限定されるとするなら
ば（即ち、Ｐは２進数１に等しい）、検査されるにすぎ
ない。さもなければ、それは無視される。もちいられる
フラッグフィールドＵＩＩ１３は、セグメントがアクセ
スされているか否かを表示する。もしＵビットが２進数
０にセットされていない。一方もしＵフィールドが２進
数１にセットされていれば、セグメントはアクセスされ
ている。書き込まれた、フラッグフィールドＷＩＩ１４
は、セグメントが書き込まれているかどうかを表示する
。もし、Ｗが２進数０１こセットされていなければ、セ
グメントは書き込まれていない。一方もしＷが２進数１
にセットされていれば、セグメントは書き込まれている
。ＧセグメントデスクリプタのゲートインジケイタＧＳ
Ｉ Ｉ １５は、２進数０１にセットされなければなら
ない。さもなければ、違法なセグメントデスクリプタ例
外が発生する。このことの理由は、Ｇセグメントは、常
に、信号機を含まなければならないということである。
（即ち、逆は真実ではないとしても、すべての信号機が
しＧセグメントの中にあることは必要でない。）そして
信号機上の命令は、ＧＳコードは２進数０１であること
を要求している。セグメント１２１４のベースの絶対ア
ドレスは、図１１ｅのＧセグメントデスクリプトにおい
て、２４ビットベースフィールド１１１６によって限定
される。このフィールドの内容は、絶対アドレスを得る
ために１６倍増される。図１１ｆのＧセグメントデスク
リプタの第２のワードは、Ｇテーブル１２１２において
、ビットポゼシヨン３２から６３を占める。ＲＳＵフイ
ールド１１ １７、ビット３２から３９はソフトウェア
使用のためにリザーブされ、そして、この場合における
ように、Ｇセグメントデスクリブタとして用いられた時
は、一般的に無視される。ＭＢＺフィールド１ １ １
８は、０でなければならない。

さもなければ、違法なセグメント例外が発生する。ＭＢ
Ｚフィールド１１１８は、ビット４０から５０を占める
ので、それは、小さいセグメントＳＩＺＮのためのフィ
ールドであるＳＩＺＮフイールド１１１９をセットする
。従って、すべてのＧセグメントは、づ・さし、セグメ
ントタイプでなければならない。セグメントＳＩＺＮＩ
Ｉ Ｉ ９は、セグメントにおいてバイトの数を限定
する１２ゞィト正の整数であり、セグメントサイズは、
１６の倍数として説明される。それ故に、Ｇセグメント
１２１４のためのセグメントサイズは、公６バイトを越
えることができない（小セグメント）。再び図６のシス
テムベース６００に関連して、ＢＡＲプラス８とＢＡＲ
プラス４４の間に位置する９システム例外セスワードが
ある。

システム例外セルワードＥＸＣのフオーマツトは、図１
１ｇに示されている。信号機は、システム側外が発生す
るときメッセージを、目的のプロセスに伝送するために
用いられるので、これらの信号機に対する指針は、シス
テム例外セルと呼ばれているロケーション毎にーシステ
ム例外のクラスにつき一つ−記憶装置の９ロケーション
に見し、出される。ＭＢＺフィールド１１２０は、２進
数０にセットされなければならない。さもなければ、シ
ステムチックが発生する。各例外セル（Ｅ×Ｃ）は各々
システム名Ｇ、ＤＩ１２１と１１２２を含む。システム
ベース６００のＢＡＲプラス４４に位置するチャンネル
例外セルは、前に検討したシステム例外セルに類似する
フオーマットを有し、チャンネル例外が発生するとき、
目的のプロセスヘメツセージを伝送するために用いられ
る信号機のシステム名ＧＯを含む。

内部プロセッサキューワードＩＰＱＷは、ＢＡＲプラス
４８ではじまり、位置する。

そのフオーマットの詳細は、図１ １ｈに示めされてい
る。ＩＰＱＷワードは、照合数字９０５および８０５で
図９に示めされているように、準備プロセスキュ−（Ｑ
／ＰＲ／ＲＤＹ）のペットを指している。準備プロセス
のキュー（Ｑ／ＤＲ／ＲＯＹ）は、準備状態にあるすべ
てのプロセスを結合する。それは準備プロセスキューの
トップを指すことにより、ＩＰＱＷワードのＱ／ＰＲ／
ＲＤＹーフイールド１ １２４のＨＥＡＤにより照合さ
れる。Ｑ／ＰＲ／ＲＤＹーフイールド１ １ ２４のＨ
ＥＡＤは、ＧＯセグメントと呼ばれるＧセグメントナン
バー０のベースから、Ｑ／ＰＲ／ＲＤＹの最初のバイト
への変位である１６セット正の整数を含む。もしこのＱ
／ＰＲ／ＲＤＹビットフイールドが０であるならば、準
備キューは、空席であるとみなされる。

ＭＤＺフィールド１ １２３は、０でなければならない
。さもなければ、システムチェックが発生する。システ
ムベース６ ０ ０のＢＡＲプラス５ ２で・、初期と
現行のリトラィカウントのストレージが示されている。

そして、そのフオーマツトは、図１１ｉで詳細に示めさ
れている。ＮＦＳフィールド１１２５は、非機能ストレ
ージフィールドであり、システムベースにより利用され
ない。初期リトライカウントフイールド１１２６と現行
リトラィカウントフィールド１１２７は、機械エラーが
なされて、機械フェール例外条件を生ずる前に、自動命
令リトラィが実施される回数を制御するために用いられ
る。それらは、リセットリトライカワント（ここでは示
されていない）により同じナーンバーで移送される。図
１１ｊで示されているように、進行プロセスワード（Ｒ
ＰＷ）は、システムベース６００のＢＡＲブラス５６に
貯蔵され、モノプロセツサ構造の場合に、その優先順位
を伴い、進行プロセスの名称を貯蔵するために用いられ
る。

ＮＦＳフィールド１１２８と１１３１は各々非機能スト
レージフイールドであり、どの施設によっても、どんな
目的にも用いられることができるが、一般に、システム
ベースによっては用いられない。進‐行プロセスの優先
順位レベルは、ＰＲＩフィールド１１２９に貯蔵される
。非同期トラツプビツトは、ＡＢフィールド１１３０１
こ貯蔵される。一方、非同期的トラップリングは、ＡＲ
Ｎフィールド１１３２に貯蔵される。モノプロセツサ構
造の場合、進行プロセス論理名Ｊ・Ｐは、Ｊ・Ｐフィー
ルド１１３３に貯蔵される。図１１ｋｌこ示されている
絶対テーブル指針ワ−ドは、システムベース６００のＢ
ＡＲプラス６０に位直し、そして、ＢＡＲの内容をＩＳ
Ｌプログラム’におけるすべての絶対アドレスに加える
ことにより、初期システム、ロード（ＩＳＬ）プログラ
ムにおいて、絶対アドレスを初期設定するために、初期
システムロードにおいて用いられる。

絶対テーブル指針１１３５は、絶対テーブル（示されて
いない）の位置を限定する。絶対テーブルサイズは、Ａ
ＴＳＺフィールド１１３４により示されている。図１
１ １に示されているＣＰＵシリアルナンバーワードは
ＢＡＲプラス６４に位置する４バイトワ−ドであり、Ｃ
ＰＵシリアルナンバーフイールド１ １３６において、
ＣＰＵのシリアルナンバーを含む。

図１１ｍに示されている主ストレージ上限ワードは、Ｂ
ＡＲプラス藤に位贋し、主ストレージにおいて最後に縛
られるワードの絶対アドレスを与えることにより、主ス
トレージ上限１１３９を表示する。ＢＡＲプラス７２で
、初記システムロードＩＳＬデバイスチヤンネルナンバ
ー（ＣＮ）１１４０とハードウエアデバイスチャンネル
ナンバー（ＣＮ）１１４１を提供するため、図１１ｎに
示されているワード位道する。

コンピュータシステムにおいて用いられる装置のタイプ
とサブタィプは、各々フィールド１１４３と１１４４に
おけるハードウエアデバイスタイプワード（図１１ｏ）
によって示めされており、そこでは、ＲＳＵフィールド
１１４２が、ソフトウエアのためにリザーブされている
。

このワードは、ＢＡＲプラス７６で、システムベースに
おいて見し、出される。図１１ｐに示されている同様な
タイプフオマートを有する同機なワードは、初期システ
ムロード‘こおいて用いられる装置のタイプとサブタイ
プを含む。このワードは、ＢＡＲブラス８０１こ位置し
ている。コンピュータのリスタートポタンが押されたと
き、シミユレーシヨンしたＶーオベレーシヨンが、信号
機上で実施され、準備状態に入る。

この信号機に対する指針は、システムベース６００のＢ
ＡＲプラス８４でみい出され、リスタートセルコールと
呼ばれ、図１１ｑに示されているフオーマットを有する
。このフオーマットは、上に記述されたシステム例外セ
ルに類似しており、各々Ｇフイールド１１４９と〇フイ
ールド１１５０における信号機のシステム名Ｇ、Ｄを含
む。ＭＤＺフィールド１１４８は０でなければならない
。コンピュータシステムに一つ以上のプロセッサがある
場合には、マルチプロセス拡大のためにＢＡＲプラス８
８で、システムベース６００でワードが提供されている
。このワードの詳細は、図１１ｒに示めされている。シ
ステムベースとプロセスコントロールブロック使用の例
図１２に関連して、いかにシステムベースがユーザセグ
メント、システムセグメント、あるし、は、プロセスキ
ュー準備（Ｑ／ＰＲ／ＲＤＹ）セグメントをアドレスし
、アクセスするために、プロセスコントロールブロック
との組み合せで利用されることができるかに関する１例
が示されている。

主記憶装置１２００は、ハードウェア使用のためにリザ
ーブされたポーション１２００を有している。境界アド
レスレジスタＢＡＲ１ ２０２は、ハードウェアのため
にリザーブされたメモリ１２０３のポーシヨンからシス
テムベース１２１５を分離する。境界アドレスレジスタ
ＢＡＲ１２０２は、境界アドレスレジスタの内容を、シ
ステムベースで要求されている。アイテムの４バイト単
位で転位に加えることにより、システムベース１２１５
でアイテムをアドレスするために利用される。このアド
レスは、その後、要求されているシステムベースにおい
てアイテムの最初のバイトを指す。図１２において、Ｂ
ＡＲ１２０２は、Ｊテーブルワード（ＪＴＷ）を指して
いる。Ｊテーブルワードは、前に検討したように、Ｊテ
ーブル１２０４を指す指針を有する。図５に示されてい
るＪナンバーにインデックスすることによって、Ｊテー
ブルヱントリ１２１６が得られる。Ｊテーブルェントリ
で、Ｐテーブル１２０５の絶対アドレスを指すＰテーブ
ル指針がある。Ｐテーブル１２０５内でＰナンバー（図
６参照）にインデックスすることにより、プロセスコン
トロールブロック１２０６の絶対アドレスが得られる。
プロセスコントロールブロックＰＣＢ１２０６で、前に
示された如く、二つのアドレススペースワードＡＳＷＯ
とＡＳＷＩがある。

ベースレジスタ１２０１におけるセグメントテーブルナ
ンバーフイールドＳＴＷの高額位ビットは、これらの二
つのアドレススペースワードの一つにアクセスするため
に用いられる。この場合において、ＡＳＷＩであり、そ
れは、セグメントテーブルワードアレイＳＴＷＡ１２０
８を指すセグメントテーブルワードアレイＳＴＷＡ指針
を有する。ベースレジスタ１２０１のセグメントテーブ
ル・ナンバーＳＴＮと共に、８セグメントテーブルワー
ドの一つは、８セグメントテーブル１２１ ０の一つを
指すＳＴＷＡ１２０８で、アクセスされる。その後、ベ
ースレジスタ１２０１からのセグメントテーブルエント
リＳＴＥは、セグメントデスクリブタが位置しているセ
グメントテーブル１２０１で、２５６エントリの一つの
ェントリをするために利用される。その後、セグメント
デスクリプ外ま、ユーザセグメント１２１１をアクセス
するために利用される。信号機を貯蔵するために利用さ
れるシステムセグメント１２１４をアクセスするために
、ＧテーブルワードＧＴＷは、システムベース１ ２
１ ５で利用される。Ｇテーブルワードのアドレスは、
システムベースにおけるＧテーブルワードの転位を境界
アドレスレジスタＢＡＲ１２０２に加えることにより得
られる。（図６参照）ＧテーブルワードＧＴＷは、Ｇテ
ーブル１ ２ １２を指すＧテーブル指針を含む。

システムに得られるＧナンバーを利用し、そしてＧテー
ブルにおいてインデックスすることにより、Ｇセグメン
トデスクリプターはアクセスされる。そして、それは、
システムセグメント１２１４をアドレスするために利用
される。同様に、システムベース１２１５は、準備プロ
セスキューセグメント（Ｑ／ＰＲ／ＲＤＹ）セグメント
１２１３を指す内部プロセッサキューワードＩＰＱＷを
ロケイトすることによりＱ／ＰＲ／ＲＤＹ１２１３をア
クセスするために用いられる。

制御装置図１３ａ−１３ｃに関して、制御装置の詳細が
示される。

制御装置は、たとえ中央処理装置（ＣＰＵ）から分離し
て示されているとしても、実際には、ＣＰＵの１部分で
あり、コントロールアトアユニツトＣＳＵ１３０１、コ
ントロールアトアィンターフェィスアダプタＣＩＡ１３
０２と付属サブユニツト、コントロールストアローダＣ
ＳＬ１３８３、およびコントロールユニットＣＬＵ１３
０４から成っている。コントロールアトアユニツトＣＳ
Ｕ１ ３０ １は、コントロールとロードユニットＣＬ
Ｕ１ ３０４およびコントロールストアインターフェイ
スアダプタＣＩＡ１３０２を経由して、コントロールス
トアローダＣＳＬ１３０３からマイクロ指令を受ける。

通常のオペレーティング条件下では、マイクロプログラ
ムは、システム初期設定中に外部ソ−スから移送され、
機械の永久的コントロール機能となる。しかしながら、
コントロールストアユニットＣＳＵ１３０１は、種々な
中央処理装置ＣＰＵ１３０６のオペレーションモードを
提供する方法で、再移送され初期設定される能力を有す
る。ＣＳＵ１３０１の制御のもとでＣＰＵのオペレーシ
ョンの下記のモードが得られる。の ネイテブモード 仲エミュレーションモード レ一 同時的ネイテブおよびエミュレーションモード６
診断モード この能力は、ＣＳＵに存在するマイクロ命令が、エミュ
レーションユニット１３１６、演算論理ユニットＡＬＵ
１３１７、命令取り出しユニットＩＦＵ１３１８、アド
レスコントロールユニットＡＣＵ１３１９およびデータ
マネジメントユニットＯＭＵ１３２１の如きすべての他
のＣＰＵ機能ユニットのオペレーションを制御するため
に用いられるマイクロオペレーションのソースである。

また中央処理装置ＣＰＵ１３０６の中には、前に記述し
た一般レジスタ１３０７、ベースレジスタ１３０８、科
学レジスタ１３０９、Ｔ−レジスタ１３１０〜ステータ
スレジスタ１３１１、命令カウンタＩＣ１３１２、およ
びハードウエアコントロ−ルマスクレジスタ１ ３１
３力ミラ示される。典型的に、コントロールストアユニ
ットＣＳＵ１３０１は、読み取り／書き込み、ランダム
アクセスストア（ＲＡＭ）と結合した駅２極式集積回路
プログラム読み取りのみの記憶装置（ＰＲＯＭ）である
。それは、典型的な１５０十１セコンド読み取りサイク
ルと４５０十１セコンド書き込みサイクルを有する。コ
ントロールストアの各位層は、一つの８４ビットマイク
ロ命令ワード（後で更に十分に記述する）を貯蔵し、各
マイクロ命令ワードは一つのＣＰＵサイクルを制御する
。コントロールストアユニットＣＳＵ１ ３０１のコン
トロールストアの各位層が読みとられるので、その内容
は、各シグナルがＣＰＵ内で特定のオペレーションを生
じさせる原因となる。マイクロオペレーションコントロ
ールシグナルを提供するマイクロオペレーションデコー
ダにより解読される。マイクロ命令ワード内でロケーシ
ョンをグループにすることにより（後で詳細に記述する
）、特定のＣＰＵオペレーションあるいは命令を実施す
ることのできるコントロールストアシーケンスが得られ
る。

各命令がＣＰＵで開始されるにつれて、オプーコード内
の一定のビットは、コントロールストアスターティング
シーケンスを決定するために用いられる。命令解読機能
によりセットまたはリセツトされる一定のフロッブ（示
めされていない）の試験は、コントロールストアメモリ
ーが、必要なとき、更に特定のシーケンスにブランチす
ることを許可する。

コントロールストアインターフェースアダプタＣＭ１３
０２は、図１３ｂのコントロールストアメモリ１３３３
のオペレーションを指示するために、コントロールスト
アユニット１３０１、データマネジメントユニットＤＭ
Ｕ１ ３２ １、アドレスコントロールユニットＡＣＵ
１３１９、および演算論理ユニットＡＬＵ１３１７と通
信する。

ＣＭ１３０２は、コントロールストアアドレス変更、試
験、エラー検査、およびハードウェイアドレスジェネレ
ーションの論理を含む。ハードウェイアドレスジェネレ
ーションは、一般に、ェフーシーケンスの開始アドレス
を発展させるため、あるいは、初期設定シーケンスのた
めに利用される。データマネジメントユニットＤＭＵ１
３２ １は、ＣＰＵ１３０６とメインメモリおよび／
あるいは、図１に示めされているバッファストアメモリ
間のインタフェィスを提供する。

どのユニットが、他のユニットが必要とする情報を含ん
でいるかを認識し、その情報を適当な時に、ＣＰＵレジ
スタの中にストロークすることは、データマネジメント
ユニットの責任である。データマネジメントユニットＤ
ＭＵは、また、部分的書き込みオペレーション中にマス
キングを実施する。命令取り出しユニットｍＵ１３１８
は、ＤＭＵ１ ３２ １、ＡＣＵ１ ３ １ ９、ＡＬ
Ｕ１ ３ １ ７およびＣＳＵ１３０１とインタフェイ
スし、命令を与えられるＣＰＵを維持する責任がある。

命令取り出しユニットは、現在の命令の完了前に、その
レジスタ内で得られる次の命令を有する。この能力を提
供するために、命令取り出しユニットびＵ１３１８は、
通常一つ以上の命令を含む一つの１２バイト命令レジス
タ（示めされていない）を含む。更に、ＩＦＵは、ＣＳ
Ｕの制御のもとで、命令が実際に必要とされる前に、メ
インメモリから情報（命令）を要求する。かくして、そ
の１２ゞイト命令レジスタを絶えず更新し続ける。命令
はかくして、通常使われていないメモリサイクルの手段
で実施される。命令取り出しユニットは、また、各命令
を解読し、命令の長さとフオーマットを他のユニットに
知らせる。アドレスコントロールユニットＡＣＵ１ ３
１９は、ＣＩＡを経由してびＵ、ＡＬＵ、ＤＭＵおよび
ＣＳＵと通信する。

ＡＣＵ１３１９は、ＣＰＵにおけるすべてのアドレス発
展に責任がある。ＡＣＵのすべてのオペレーションは、
ユニット間の、およびユニット内の転送も含めて、ユニ
ットにおけるＣＳＵマイクロオペレーションとロジック
により指示される。ＡＣＵの通常サイクリングは、命令
のタイプによるよりはむしろ、命令におけるアドレスタ
イプにより異る。アドレスタイプに応じて、ＡＣＵは、
命令において、各アドレスのために種々なオペレーショ
ンを実施することができる。ＡＣＵは、また、そのセグ
メントナンバーと共に、８個の最も最近用いられたメモ
リセグメントのベースアドレスを典型的に貯蔵する連想
記憶袋贋１３１９ａを含む。

メモリリクエストがなされる度毎に、セグメントのベー
スアドレスがすでに発展され貯蔵されたかどうかを決定
するため、セグメントナンバーは、連想記憶装置に対し
て検査される。もしベースアドレスが連想記憶装置１３
１９ａに含まれるとすれば、このアドレスは、絶対アド
レス発展において用いられ、そして相当の時間量が節約
される。もしベースアドレスが連想記憶装置１３１９ａ
に含まれていなければ、それは、メインメモリテーブル
をアクセスすることにより、発展させられる。しかしな
がら、セグメントのベースアドレスが発展させられたあ
とで、それは、将釆の照合のために、セグメントナンバ
ーと共に、連想記憶装置の中に貯蔵される。演算と論理
ユニットＡＬＵ１ ３１ ７は、ＡＣＵ、ＩＦＵ、ＤＭ
Ｕ、およびＣＳＵとインタフエイスしている。

その第一の機能は、ＣＰＵにより要求されている演算オ
ペレーションとデータマニピュレーションを実施するこ
とである。演算論理ユニットオペレーションは、コント
ロールストアユニットＣＳＵ１３０１からのマイクロオ
ペレーションコントロールシグナルに完全に依存してい
る。スクラツチパツドメモＩＪユニツトＬＳＵ１ ３
１５は、ＡＬＵ１３１７とＣＳＵ１ ３０１と組合せら
れている（度々ローカルストアユニットと呼ばれる。）
それは、典型的に、２５６ロケーション（ロケーション
につき３２ビット）ソリドステートメモリ、および当該
メモリのためのセレクションと読み取り／書き込みロジ
ックより成る。スクラツチパツドメモリ１ ３ １ ５
は、ＣＰＵコントロールインフオメーションと維持可能
情報を貯蔵するために用いられる。更に、スクラツチパ
ツドメモリ１３１５はデータマニピュレーション中にオ
ペランドと部分的結果を一時的に貯蔵するために主とし
て用いられるワーキングロケーションを含む。また、コ
ンピュータシステムのその他の状態を貯蔵するため、典
型的に６４フリップフロツプより成る補助メモリ１３１
７ａは、ＡＬＵ５３１ ７と組合せられている。ＣＰ
Ｕは、また、クロツキングユニツト１３２０を有してお
り、本質的に、１において２ク。

ッキングシステムである。第１のクロツキングシステム
は、コートロールインターフェイスアダプタＣＭ１３０
２のためのタイミングを発生させ、第２のクロッキング
システムは、中央処理装置内で、機能ユニットのオペレ
ーションのためのタイミングパレスを発生させる。図１
３ｃに関連して、コントロールストアワ−ド１３２５の
フオーマツトが示めされる。

コントロールストアワードは、典型的に、８ビットワイ
ドであり、６フィールド‘こ分けられる。イシーケンス
タイプフイールド１３２６（３ビツト）ロ ブランチン
グおよび／あるいは、マイクロオペレーション１３２７
（２３ビツト）ハ コンスタントジェネレーシヨンおよ
びデゼグネーシヨン１３２８（１４ビット）ニ バスに
対するデータ１３２９（８ビット）ホ マイクロオベレ
ーシヨン１３３０（３２ビット）、およびへチエツキン
グ１３３１（４ビット） コントロールストアワード１３２５の３ビットＥフイー
ルドは、シ−ケンスコントロールフイールドとして用い
られる。

インスタントコンピュータシステムのために、七つの異
るシーケンスタィプと一つのりザーブされたタイプが典
型的にある。図１３ｂのブロック１３３５に関連して、
Ｅフィールドが２進数０、１、あるいは２に等しいとき
、マイクロ命令１３２５のブランチングフイールドＡ，
Ｂ，Ｃ，Ｄ，Ｅは、次のアドレスを発生させるために利
用される。ＫＳレジスタ１３３７の最初の６ピッチは、
アドレスレジスタＫＳ１３３７におかけた次のマイクロ
命令の次のアドレスを、提供するために、Ｂフィールド
、Ｃテストリザルド、Ｄテストノリザルト、およびＬフ
イールドと共に利用される。８フィールドが２進数４（
ブロック１３３５参照）にセットされたとき、選択され
る次のアドレスは、ィンタラプトリターンレジスタＫＡ
１３３９から得られる。

ＫＡレジス外こ貯蔵されるアドレスが、ハードウェアィ
ンタラプトが発生したとき、次のアドレスジェネレーシ
ョンロジックにより発生されるアドレスである。Ｅフィ
ールドが２進数５にセットされるとき、ブランチは、マ
イプログラムサブルーチンからサブリターンを開始させ
るために用いられる。用いられるとき、リターンレジス
タＫＲ１３４６の内容は、次のコントロールストアアド
レスとして用いられる。リターンレジスタ１３４６は、
インクレメンタ１３３８から、ＫＲレジスタ１３４６へ
、ＫＳレジスター３３７プラス１における現在のコント
ロールストアアドレスを移送するコントロールストアコ
マンドを発することにより移送される。１レベルネスラ
イングサプルーチン能力は、ＫＴリターンブランチレジ
スター３４７を経由して提供される。

ＫＲレジスター３４６が移送される度毎に、ＫＲレジス
タの古い内容は、マイクロプログラムリターンがコール
される度毎に「ＫＴレジスタ１３４７に転送される。。
ＫＴレジスタの内容は、ＫＲレジス夕に転送するであろ
う。第３レベルネスティングサプルーチン能力は、ＫＵ
レジスタ１３４０‘こより供給される。第４レベルネス
テイングサブルーチン能力は、ＫＶリターンブランチレ
ジスタ１３４９により提供される。コントロールストア
ワードのＢフイルドが、２進数６にセットされるとき、
アドレスされる次のコントロールストアロードは、イン
クレメンタ１３３８におけるＫＳレジスタ１３３７プラ
ス１での現行アドレスに等しい。Ｅフィールドが２進数
７にセットされるとき、ＣＳＵ１３０１は、診断モード
‘こ入り、次のアドレスは、現行アドレスプラス１にな
るまでであろう。上に記述され、ブロック１３３５に示
めされた次のコントロールに対するブランチングのシー
ケンスコントロール加えるに、図１３ｂのブロック１３
３６に示めされている。

ハードウェア発生シーケンスコントロールがある。

（注意：ブロック１３３５と１３３６は、実際には、マ
イクロィンストラクションワ−ドがとる種々なフオーム
を描くように引き出されたハードウェアレジスタである
。）ハードウェア発生ブランチは、Ｅフィールドを無効
にし、固定アドレスをコントロールストアアドレスレジ
スタＫＳ１３３７の中に押しやる無効条件（ェラ−・イ
ニシヤライズ、コントロールストアスキャン、その他そ
の如き）である。ブランチは、インタラプトラインハィ
（示めされていない）を１クロツク期間ＫＡィンタラプ
トリターンレジスタ１３３９に押しやり、Ｅフィールド
のコントロールのもとで発生するアドレスをＫＡインタ
ラプトリターンレジスタ１３３９の中へ貯蔵することに
よりおこなわれる。ハードウェア発生アドレスは、コン
トロールストアアドレスレジスタの中におかれるである
つ。一定のハードウェア／ファームヱア発生ィンタラプ
トは、ィンタラプト条件が満たされるまで、そのクラス
における付加的ィンタラプトが実行されるのを阻止する
インタラプトーブロツクフリップーフロツプ（示めされ
ていず）のとき、優先順位をとる。ファームウェアマイ
クロオペレーションは、ファームウェアコントロール下
にあるシーケンスのためにインタラブトーブロツクフリ
ップーフロックのリセットを制御するために存在する。
ハードウェアの制御下のこれらのシーケンスは、シーケ
ンスの終りに、ブロックーフロツブのリセットを自動的
に発生させる。優先順位で挙げられた下記の条件は、こ
のカテゴリーこ存在する。（イ） コントロールストア
ロード 仰 コントロールストアスキヤソ バ ハードウエアエラー ９ ソフトウエアエラー 残存のハードウェア条件は、インタラプトブロックーフ
ロツクをセットしないが、発生時に、直接作用を発生さ
せる。

優先順位で挙げられる下記の条件は、このカテゴリーに
存在する。Ｗイニシヤライズ 仰ソフトークリア し一 エンタメインテナンスパネル 日 エンタメインナナンスパネル 的 ハ−ドウエア退去 イニシヤライズシグナルは、ＣＳＵ１３０１に２進数０
をアドレスさせ、ハードウェアリセットエラ−をクリア
させ、コントロールストアロードオペレーションを実施
させ、それに、ハードウェアコントロールのもとで、コ
ントロールストアスキャンシーケンスが続く。

それは、また、システムイニシャライズを実施する。ソ
フトークリアシグナルは、ＣＳＵ１３０１に２進数０を
アドレスさせ、ハードウエアリセットエラーをクリアさ
せ、インタラプトプロツクーフロツクをセットさせる。
エンターメインテナンスパネルシグナルはＣＳＵをメイ
ンテナンスパネル（示めされていない）上のＣＳＵアド
レススイッチに存在するアドレスにブランチさせる。エ
ンタメインテナンスチヤンネルシグナルは、メインテナ
ンスチヤンネル（示めされていない）経由で、発生させ
られたアドレスに、ＣＳＵをブランチせる。

移送されるアドレスは、メインテナンスチヤンネルの１
部であるメインテナンスバスＱＭＢ１３４４からであり
、そして、正当化されている。ハードウェア退去シグナ
ルは、ＣＳＵを２進数アドレス２にブランチさせる。こ
のシーケンスは、メインテナンスフアシリテイとして用
いられる。シーケンスの終りで、リターンは、２進数４
にセットされた８フィールドを伴うＥフィールドブラン
チを発生することによりイニシャライズされる。コント
ロールストアロードシグナルは、ＣＳＵをアドレス２進
数０にブランチさせる。

それは、また、ＣＳＵ読み取りサイクルフロツブ（示め
されていない）、システムクロツク１３２０を止め、Ｃ
ＳＵをロードストアに直く。ロード状態で、ＣＳＵは、
コントロールストアローダＣＳＵ１３０３、ＩＯＣ１３
０５、メインメモリ１０２、あるいは、メインテナンス
１３５５から移送されることができる。ＣＳＵから移送
されるとき、自動スキャンは、ロードの終りまで発生さ
せられる。ある他のメデアから移送されるとき、スキャ
ンは、メインテナンスパネル上でマイクロオペレーショ
ンシグナルを発生させるか、あるいは、スキャンスイッ
チをセットするかのどちらかで発せられることができる
。コントロールストアスキャンシグナルは、ＣＳＵをア
ドレス２進数０にブランチさせる。コントロールストア
スキャンは、シーケンスの期間中ハードウェアコントロ
ールのもとにある。スキャン中、システムブロック１３
２０は、オフであり、従って、コマンドあるいはテスト
は実施されない。スキャンシーケンスの終りで、ハード
ウエアは、インタラプトリターンレジスタＫＡの内容を
アドレスレジスタＫＳに転送する。システムクロツクが
かけられ、そしてコントロ−ルはファームウェアにもど
される。ハードウエアエラーシグナルは、ＣＳＵをアド
レス２進数４にブランチさせる。

通常の処理モード‘こおいて、ＣＰＵ機能ユニットにお
いて検出されるハードウェアエラーは、ハードウエアエ
ラーライン（示めされていない）を活動的にする。発生
させられるコントロールストアシーケンスは、取られる
べき行動を決定するためにシステム条件をテストする。
診断モードにおいて検出されるハードウェアであるエラ
ー条件は、マイクロ診断にとって可視的である。マイク
ロ診断は、取られるべき行動を制御する。一方、ソフト
ウェアエラーシグナルは、コントロールストアをアドレ
ス２進数１にブランチさせる。このアドレスは、マイク
ロプログラムコントロールのもとにあるソフトウェアエ
ラーレポーラィングシークェンス開始である。再び図１
３ｃに関連して、Ｅフィールド１３２６は、前に記述し
たように、ブランチコードのための３ビットフィールド
である。

ブランチングおよび／あるいは、マイクロオペレーショ
ンフイールド１３２７は、Ａ、Ｂ、Ｃ、Ｄ、Ｌ、フイー
ルドより成る（図１３ｂのブロック１３３５に示めされ
ている）。その中で、Ａフィールドは、次のアドレスの
上６ビットであり、Ｂフィールドは、６４一方向ブラン
チ上のマスクフィールドの次のアドレスの中４ビットで
あり、Ｃフィールドは、私テストの一つのための６ビッ
トテストフイールドであり、Ｄフィールドは、鼠テスト
の一つのためのもう一つの６ビットテストフィールドで
あり、Ｌビットは、もっとも重要でないビットである。
Ｋフイールド１３２８は、１４ビットフイールドであり
、そのうちの６ビットは、コンスタントフイールドのた
めであり、４ビットはコンスタントあるし、は操作フィ
ールドのためであり、そして、４ビットはコンスタント
のための操作フィールドである。バスフイールド１３２
９に対するデータは、ＱＭＢバス１３４４のＱＡ部分に
対し情報を制御するために４ビットを有するＱＡより成
り、ＱＢフィールド‘ま、ＱＭ旧バス１３４４のＱＢ部
分に対し情報を制御するための４ビットを有する。Ｆフ
イールドは、マイクロオペレーションサプコマンドを発
生させるためにコードされた３２ビットフィールドであ
る。Ｐフィールド１３３１は、検査のためにリザーブさ
れた４ビットより成る。オペレーションにおいて、マイ
クロ命令ワードは、コントロールスィアアレィ１３３３
に貯蔵される。

オペレーションのサイクル中に、コントロールストアア
レイは、ＫＳアドレスレジスタ１３３７の内容によりア
ドレスされる。これは、アドレスにより規定されるロケ
ーションの内容を読み取りラッチのグループの中へ読み
取らせる。読み取りラツチのワード内容の部分は、ＣＰ
Ｕの機能ユニットの各々の中で、ストレッジレジスタに
配分あるいは転送される。各機能ユニットは、システム
クロツクソ−スの制御のもとで、コントロールストアワ
ード‘こより規定される必要なサブコマンドを発生させ
るためのデコード。ジツクサーキツトを含む。一般的に
、デコーデイングは、もしデコーデイングが中心的に実
施されれば、コマンドシグナルを転送するために通常要
求される解読時間を最少限にし、また、ケーブルの数を
減少させるために、中心的に実施されるよりはむしろ、
ＣＰＵの各機能ユニット内で実施される。従って、デコ
ーディングは、ケーブル遅延における相違から生ずるタ
イミングプロプレムを避けるために、各ユニット内でお
こなわれる。更に、各ユニットでサブコマンドをデコー
ドすることにより、機能ユニット内に存在する一定の条
件を代表するこれらのシグナルは、シグナルがＣＩＡユ
ニット１３０２にもどされるべきではないという一定の
サプコマンドの発生のために必要である。典型的なデコ
ーダュニツト１３５９は、マイクロ命令ワードから種々
なフィールドを受け入れ、かつ、マイクロオペレーショ
ンシグナルａ，ｂ，ｃ，ｄ……・・・ｑ，ｒを発生させ
ているように、図１３ｂに示めされている。典型的なマ
イクロオペレーション１３５９は、マイクロ命令ワード
からコマンドを受け取る。マイクロ命令ワードからのフ
ィールドは、デコードされ、そして、複数のラインｓ，
ｔ，ｕ，…・…・・ｙ，ｚ高度の一つをセットする。マ
トリクスは、ポイントＱ，８，ｙ………◇，■でｓ−ｚ
ラインに結合されたコントロールラインインピーダンス
を予め決定することにより形成される。その後、典型的
に、マイクロ命令からのフィールドがデコードされたと
き、ラインｓ−ｚの一つは、高くなる。ギリシャ文字Ｑ
からの１こよりマトリクスに示めされているブラック点
は、２セットのライン間のインピーダンスカプリングを
表示しているので、水平ワイヤに沿って電気シグナル増
加は、インピーダンスカプリング（ブラック点）が表示
されている垂直ワイヤａ−ｒに沿って増加するように結
合されるであろう。各垂直ラインａ−ｒは、その後、Ａ
ＮＤゲート１３６０−１３６５の各一つに対する一つの
インプットとして結合されることができる。他のインプ
ットシグナルは、また、セントラルタイミングユニット
からタイミングシグナルｔｓを含むＡＮＤゲート１３６
０−１３６５の各一つに対する一つのインプットとして
結合されることができる。従って、各々タイミングシグ
ナｔｓが高くなるにつれて、すべての他のインプットシ
グナル高度を有するこれらのゲートが可能にされ、そし
て、ＣＰＵにおける予め決定された機能ユニットに、マ
イクロ命令シグナルを与えるであろう。例えば、もし読
み取りラッチ１３５７からのコマンドが解読され、水平
ラインが高ければ、ａ、ｂ、ｃ、およびｑ垂直コントロ
ールラインが高くなり、そして、ｔｓタイミングシグナ
ルが、引き続きこれらのゲートに適用されるので、ＡＮ
Ｄゲート１ ３６０，１ ３６１，１３６２および１３
６４が可能にされる。従って、垂直コントロールライン
が、ギリシャ文字「 から 」であらわされる各点で水
平コントロールラインに結合されるコンビネーションは
、コントロールストアアレイ１３３３から提供されるマ
イクロ命令により中央処理装置内で機能ユニットを制御
するために、中央処理装置にマイクロオペレーションシ
グナルを供給するための永久的スイッチングマトリスを
表示する。かくして、変更性の特徴を有する永久的ファ
ームウェアは、コンピュータシステムの能力として要求
されているマイクロオペレーションのシーケンスを単に
規定することにより、本発明の機械の中に建設されるこ
とができる。通常の条件下で、デー外ま、ローカルレジ
ス夕ＹＯ１３４３として知られているＣＰＵ書込みデー
タレジスタを経由して、コントロールストアアレイ１３
３３の中に書き込まれる。

コントロールフロツブ（示されていない）は、ストレー
ジアレイの上半分あるいは下半分が書き込まれなければ
ならないかどうかを限定する。コントロールとロードユ
ニット（ＬＵ１３０４からのデータは、メインテナンス
バスＱＭ旧１ ３ ４ ４を経由して、ＣＭ／ＣＳＵに
到着し、コントロールストアアレイ１３３３の中に書き
込まれる前にストレージローカルレジスタＹＯ１３４３
によりバッファされる。ストレージローカルレジスタ１
３４３は、読み取りおよび書き込みローカルレジスタの
両方として共有されるタイムである。マルチプレクサＫ
ＱＭ１３４５は、メインテナンスパネル１３５５あるい
はマイクロ診断のどちらかにより制御されることができ
、それに結びついたレジスタから読み取りアウトパスを
提供する。コンペアレジスタＫＰ１３５０は、非機能的
使用のために提供され、主として、メインテナンス目的
のために使用され、コンベア論理１３５２とデコード論
理１３５１と共に利用される。デスパツチャにより実施
される機能の説明がフローチャート図１４ａ−１４ｉに
示されている。

例えば、図１４ａのブロック１４０２デスパツチャによ
り実施される機能の説明であり、その中で、マイクロプ
ログラムワードは、コントロールストアユニットによっ
て与えられ、デコーダ１３５９で解読するとき、ストレ
ージサブシステム１０２におけるシステムベースからＩ
ＰＱＭを検索し、それをスクラツチパツドメモリ１３１
５に転送するために、適当なシリーズのマイクロオペレ
ーションシグナル１３６０，１３６１、その他を経由し
てＣＰＵの適応部分を制御する。同時に、デスパツチヤ
は、システムベースにおけるＧテーブルワードＧＷによ
って、指し示めされるセグメントデスクリプタのＧテー
ブルから、１４０４ＧＯセグメントデスクリプタ（図１
２参照）を取り出す。

ＩＱＷワードのビット１６−３１は、ＧＯセグメントと
呼ばれるＧセグメントナンバー０のベースから、Ｑ／Ｐ
Ｒ／ＲＤＹ、準備プロセスのキューのヘッド（最初のバ
イト）への転位である１０ゞィト正の整数を含む。もし
、ＩＰＱＷワードのビット１６−３１が０であるとすれ
ば、１４０３準備キューは空位であると考えられる。も
し準備キューが空位であれば、それは目下Ｑ／ＰＲ／Ｒ
ＤＹにおいて待機しているプロセスがなく、準備キュー
は空位であることを示めす。デシジョンブロック１４０
５において決定されなければならない次の問題は、ベー
カントインジケータがセットされているかどうかを測定
することによって、プロセスが現在機械内で進行してい
るかということである。（ベーカントインジケー夕は、
補助メモリｉ３１７ａに位置するフリツプフロップであ
る。それは、プロセッサ内で進行しているカレントプロ
セスＣＪＰがないとき、セットされる。）もしべーカン
トインジケータがセットされるならば（即ち、現在進行
しているプロセスがなければ）、そして、プロセッサを
使用するために待機している準備キューにプロセスがな
いということが、前もって確定しているので、機械はア
イドル状態１４０６もこおいて進行する。しかしながら
、もし、現在機械内で進行しているプロセスがないが、
機械を使用するために待機しているプロセスがなければ
、カレントプロセスは、その次の命令１４０７をアクセ
スする。図１４ａのフローチャートのデシジヨンブロツ
ク１４０３に関連して、もしＩＰＱＷ（即ち、ビット１
６一３１）のポィンタェリアにおいて正の整数があれば
、ＧＯセグメントにおける１２ＱＷワード｝こより指し
示めされる準備キューのヘッドは、スクラッタベッドメ
モ川こ取り出される。

（注意：繰りかえしを避け明瞭にするために、コントロ
ールユニットとＣＰＵに関連するデスパッチャの中間機
能は省略されるであろう。しかしながら、実例によって
前に記述されたような中間機能が典型的に存在すること
が理解されている。）この点にいたり、準備サューで待
機しているプロセスがあることが確定された。更に行動
がなされる前に、セントラルプロセッサに現在進行して
いるプロセスがあるかどうかを測定することが必要であ
る。これは、フローチャート説明のデシジョンブロック
１４１０で測定される。もし、セントラルプロセッサに
現在進行しているプロセスがなければ（即ち、ＣＪＰが
なければ）、滋豚キューのへツドは進行される１４１２
。しかしながら、セントラルプロセッサに進行している
プロセスがあれば、デスパツチャは、誰れが優先順位を
持つかを決定しなければならない・・・・・・…現在進
行しているプロセスか、あるいは、準備キューのヘッド
か？従って、システムベース６００の進行プロセスワー
ドあるいは、ＰＣＢ４００のプロセスメインワード岬Ｍ
ＷＯに位置しているカレントプロセス（ＣＪＰ）の優先
順位バイトは、取り出される１４１３。その後、現在進
行しているプロセスＣＪＰが、準備キュ−のヘッドで待
機している新しいプロセスＮＪＰよりも低い優先順位で
あるかどうかについての決定がなされる１４１４。（デ
シジョンブロツク１４１４参照）もしＣＪＰがＮＪＰよ
りも低い鰻先順位でなければ、ＣＴＰは、セントラルプ
ロセッサのコントロールにとどまり、コンテストィンジ
ケータがリセットされる１４１５。（最後の命令のはじ
めが、ＣＪＰに代って実行され、それによって衝突の可
能性が生れるので、コンテストィンジケータは、一つ以
上の新しいプロセスが準備キューにおかけるときを除い
て、常に０にセットされる。このような条件のもとで、
コンテストィンジケータは２進数１にセットされる。）
しかしながら、カレントプロセスＣＪＰが継続すること
が許可され、更に命令を実行することが許可される前に
、ＣＪＰがデコーダェクステーションモード１４１５で
進行しているかどうかの測定がなされる。もしＣＪＰが
デコーダエクステーシヨンモードが進行しているならば
、次の命令は、エミュレーションモードで実施される（
即ち、デコーダェクステンション）。そして、もしそれ
がデコーダェクステインションモードが進行していなけ
れば、次の命令は、ネイテブモードで実施される。再び
デシジョンブロック１４１４にもどって、もし準備キュ
ーのヘッドのＮＪＰが、ＣＪＰよりも高い優先順位をも
っていれば（即ち、その濠先順位ナンバーが、ＣＪＰの
優先順位ナンバーより低ければ）、現在進行中のＣＪＰ
は機械の“ロールアウト”であり、新しいプロセスＮＪ
Ｐは、機械にとって“ロ−ルイン”である。従って、フ
ァームウェアサブルーチンＲＬＬ０１４１９の指令のも
とで最初ＣＪＰを“ロールアウト”することにより、Ｌ
ＩＦの憂先順位と優先順位ナンバーによってカレントプ
ロセスＣＪＰを準備キューの中にキュー化することを指
令するＲＬＬＯサブルーチンは、一般レジスタ、ベース
レジスタ、科学的レジスタ、Ｔーレジスタ、ステイタス
レジスタ、命令カウンターの中に貯蔵されているＣＪＰ
の情報を、メインメモリのプロセスコントロールブロッ
クの適当なストレージヱリアに書き込むことを指令する
。そして、それは、ＲＵＡの更新を指令する。更に、Ｐ
ＣＢ４００におけるプロセスメインワード○の（ＰＭＷ
Ｏ）のＤＥＸＴナンバーが更新される１４２０。新しい
プロセスＮＪＰは、現在、“ロールイン”されるように
準備される。

境界アドレスレジスタＢＡＲは取り出される１４２２。
そして進行プロセスワードＰＲＷが、システムベースの
アドレスＢＡＲプラス５６から取り出される。ブロック
１４２３を参照。新しいプロセスＮＪＰの名称は、次に
進行プロセスワードＲＰＷの中に書き込まれる。新しい
プロセスＮＪＰの名称がＱ／ＰＲ／ＲＤＹのプロセスリ
ンクＰＬの中に書き込まれるので、プロセスリンクＰＬ
における名称は、それ故に、現在、ＲＰＷ、ブロック１
４２４におかれる。それ故に、準備キューからのＮＪＰ
は今ＣＪＰとなり、セントラルプロセッサを制御する権
限が与えられ、従って、Ｑ／ＰＲ／ＲＤＹでもはや待機
せず、Ｑ／ＰＲ／ＲＤＹ、ブロック１４２５のプロセス
リンクＰＬから、その名称を取ることによってキューが
解かれなければならない。これがなされたとき、準備プ
ロセスキューＱ／ＰＲ／ＲＤＹは、ファームサブルーチ
ンＵＱＬＫ、１４２５ａによって更新される。従って、
機械から取り出されたプロセスのＪＰナンバーはＱ／Ｐ
Ｒ／ＲＤＹのプロセスリンクの中に置かれる。何故なら
ば、それは、現在もはや′、機械の制御をうけず、それ
を待たなければならないからである。１４２６。

この点でセントラルプロセッサのこのコントロールを新
しいプロセスに与え、準備キューに古いプロセスを置く
転換が達成される。そして、セントラルプロセッサのコ
ントロールにプロセス（新しいＣＪＰ）があるので、べ
−カントインジケータは０、１４２７にセットされる。
一方、もし、セントラルプロセッサのコントロールにＣ
ＪＰがなければ、ベーカントインジケー夕は１にセット
されるかもしれない。この地点で、プロセッサの仕事は
完了し、新しいプロセスはセントラルプロセッサを獲得
しており、一方古いプロセスは準備キューに置かれた。
しかしながら、新しいプロセスは、まだ進行する準備が
できていない。何故ならば、一般レジスタ１３０７、ベ
ースレジスタ１３０８、科学レジスタ１３０９、Ｔーレ
ジスタ１３１０、ステータスレジスタ１３１１、および
命令カウンタ１３１２の如き、図１３ａの中央処理装置
、１３０６のハードウェアは、新しいプロセスのプロセ
スコントロールブロックからコントロールインフオメー
ションを供給しなければならないからである。従って、
フア−ムウェアサブルーチン１４３０は、最初、ＰＣＢ
（図４）から、スクラツチパツドメモＩＪ１３１５にＰ
ＭＷ３を取り出し、その後、ＰＭＷＯを取り出す。ＰＭ
ＷＯのＭＢＺフィールドが検査される。そして、もしそ
れが２進数０でなければ、その結果違法なＰＣ財例外が
生じる。しかしながら、もしＰＭＷＯのＭ旧Ｚフィール
ドが０であれば、ＰＭＷＩは取り出される１４３４。再
び、ＰＭＷのＭＢＺフィールドが、それが２進数０であ
るか否かを測定するためにテストされる。もしそれが２
進数０でなければ、違法なＰＣＢ例外がある。一方、も
し、それが０に等しければ、デスパツチヤはＣに進行す
る。従って、アドレススペースヮ−ド船ＳＷＯが、ＰＣ
Ｂの適当なスペースから取り出される。

そして、セグメントテーブルワードサイズＳＴＷＳＺは
、それが７以下であるか杏かを測定するためにテストさ
れる１４３７。もしそれが７以上であれば、その結果、
遵法なＰＣＢが発生する。もしそれが、７以下か、ある
いは７とイコールであれば、ＡＳＷＩは、ＰＣＢ ブロ
ック１４３８から取り出され、そして、そのＰＴＷＰＺ
フィールドは、それが８以下であるか、あるいは、８と
イコールであるかどうかを測定するためにテストされる
１４３９。もし、そのフィールドが８以上であれば、そ
の結果違法なＰＣＢが生ずる。しかしながら、もし、そ
のＳＴＷＳＺフイールドが８とイコールか、８以下であ
れば、例外ワードＥＸＷが取り出される１ ４４０。そ
して、そのＭＢＺフイールドは、そのが０に等しいか否
かを測定するためにテストされる。もし、そのＭＢＺフ
ィールドが０に等しくなければ、その結果違法なＰＣＢ
が発生する。一方、もし、それが０に等しければ、堆積
ワードＳＫＷが取り出される１４４２。そしてそのＭ旧
Ｚフイールド‘ま、それが０に等しいか否かを汝８定す
るためテストされる１ ４４３。もし、Ｍ旧Ｚフィール
ドが０に等しくなければ、その結果、違法なＰＣＢが生
じる。一方「もし、それが０に等しければ、命令カウン
ターワードＩＣＷがＰＣＢから取り出され、命令カウン
ターＩＣに漬かれる。そして、そのＴＡＧフィールドは
、それが、０に等しいかどうかを測定するためにテスト
される１４４５。もし、ＴＡＧフィールドが０に等しく
なければ、ＭＢＺワードが取り出される１４４６。そし
て、そのＭＢＺフイールド（ビット０−３１）は、それ
が０に等しいか否かを測定するためにテストされる、１
４４７。もし、それが０に等しくなければその結果違法
なＰＣＢが生じる。一方、もし、それが０に等しければ
、堆積ベースワード０，１およびるＢＷ０，１および２
が取り出される１４４８。ＰＣＢのエリアを貯蔵するベ
ースレジスタにおける８ベースレジスタの内容が、その
後、取り出され、１４４９、そして、機械のベースレジ
スタ１３０８に貯蔵される。

その後、ＰＣＢのエリアを貯蔵する一般レジスタからの
１６一般レジスタの内容が取り出され、１４５０、そし
て機械の一般レジスタ１３０７に貯蔵される。しかしな
がら、科学的レジスタの内容を取り出す前に、科学的モ
ードが利用されているかどうかを測定するために１４５
１、プロセスメインロード０（ＰＭＷＯ）の能力バイト
に関する検査がなされる。もし、科学的モードがなされ
ていれば、ＰＣＢのエリアを貯蔵する科学的レジスタの
内容が取り出され貯蔵される１４５２。その後、アカウ
ンテイングモードが利用されているかどうかを測定する
ために１４５３。ファームウェアがＰＭＷＯの能力バイ
トの検査を続行する。もしアカウンテイングモードが利
用されていれば（即ち、能力バイトのアカウンテイング
ビツトが２進数１にセットされている）、アカウンティ
ングワードは、ＰＣＢに存在し、準備タイムアカウント
ヮードＲＴＡが更新される。その後、ファームウェアは
、ＤＥＸＴナンバーが０にセットされているかどうかを
測定し続ける、１４５４もし、それが０にセットされて
いなければ、機械がエミュレーションモードにあるかも
しれないことを表示している（即ち、デコーダェクステ
ーション能力が利用されている）。従って、ＰＭＷＯの
ＤＥＸＴナンバーは、それがプロセスメインワ−ド３の
ＤＥＴＳＺフィールドよりも大きいかあるいは小さいか
を測定するために検査される１４５５、そして、もしそ
れが、ＤＥＴＳＺフィールドよりも大きければ、その結
果違法ＰＣ母例外１４５６が生じる。ＤＥＸＴナンバー
は、ＤＥＴＳＺフィールドよりも少いが、しかし、０に
等しくないので、機械は、適法なエミュレーションモー
Ｗこおいて作動しており、Ｆに進行する。デシジョンプ
ロック１４５４にもどって、もしＤＥＸＴフィールドが
、２進数０であれば、ネィテブモードが達成されており
、機械は、ＳＴＷ′ｓを取り出す、１４５７。ＰＣＢの
残存するタイムアウトワードＲＴＯワードは取り出され
る１４５８、そして、そのプロセスは、ＣＪＰが、進行
状態で消費する時限を伴って、移送される。この点にい
たるまで、‘ィ｝機械内に古い、プロセスＣＪＰがあっ
て、新しいプロセス、ＮＪＰが、古いプロセスＣＪＰよ
りも高い優先順位にあるときト新しいプロセスＮＪＰが
、ＣＰＵのコントロールをとるために“ロールイン”さ
れているか、あるいは‘ローＣＰＵのコントロールにＣ
ＪＰはなくて、準備キューのヘッドが進行されているか
のどちらかである。

簡単に、‘ィー条件下では、ＣＰＪは、ＲＰＷから取り
出され、Ｑ／ＰＲ／ＲＤＹのプロセスリンクＰＬに置か
れた。そしてＱノＰＲ／ＲＤＹにおけるプロセスリンク
ＰＬのＮＪＰは、ＲＰＷに置かれた。かくして、今ＣＪ
ＰとなっているＮＪＰコントロールをあたえ、古いＣＪ
Ｐからコントロールを除去して、２プロセスのポジショ
ンを有効にスイッチした。その後、ＮＪＰのＰＣＢがア
クセスされ、ＮＪＰを進行させるために要求されている
情報が、スクラッチパツドメモリ、あるいはＡＣＵにお
けるレジスタのアレイに置かれた。もし、ＣＰＵのコン
トロールに、ＣＪＰがなければ（条件。

）、準備キューのヘッドは進行される・・・…・・・即
ち、ＮＪＰは、準備キューのヘッドからのプロセスリン
クＰＬからＮＪＰをとり、それをＲＰＷワードの中に置
くデスパツチャーのために、ＣＪＰとなった。これをす
ることにより、プロセスリンクＰＬは、Ｑ／ＰＲ／ＲＯ
Ｙにおいて空位にされた。そして、それは、それを取り
出すことが要求されている。従って今、デシジョンフロ
ック１４６１ではじまっているので、ファームウエアは
、ＣＰＵのコントロールにＣＪＰがあったかどうかを測
定する。

もし、フリープロセスリンク（ＦＲＬＳ）があったとす
れば、それがアクセスされ、キュー化された。そしてＰ
ＣＢがその中に書き込まれた。しかしながら、もし、Ｃ
ＰＵのコントロールにＣＪＰがなかったとすれば、ＮＪ
ＦのＰＭＷＯのステートバイトが更新される１４６０。
そして、再び、機械１４６３の中にＣＪＰがあったかど
うかに関する測定がある。もし、プロセッサのコントロ
ールにＣＪＰがなかったとすれば、ＮＪＰのプロセスリ
ンク（それはＱ／ＰＲ／ＲＤＹの中にあったが、今機械
コントロールにある）がＱ／ＰＲ／ＲＤＹ１４６６から
取り出され（即ち、Ｑ／ＰＲ／ＲＤＹからキュー化され
る）、そして、フリーリンク信号機餌ＬＳＰとなり、フ
リープロセスリンクキュー（図９における８０５）にお
いて現在キュー化され、フリンプロセスリンクキュー１
４６６ａの１部となる。境界アドレスレジスタＢＡＲの
内容が取り出される１４６４。そして、システムベース
のＢＡＲプラス５６に位置するＮＪＰ（現在ＣＪＰ）の
進行プロセスワードＲＰＷが、ＲＰＷブロック１４６５
にＮＪＰの確認をすることにより更新される。ＣＪＰが
ない場合には、ベーカントインジケイタは０にセットさ
れる。次にコンテストインジケイタ（即ち、ＣＪＰと、
準備キューにおかれたプロセス間の、優先順位における
可能な衝突を表示するために用いられる補助メモリ１３
１７３におけるフリツブフロツプ）は、０、１４６７に
セットされる。そして典型的な内容アドレス可能メモリ
であるセグメントアリシェータ（図１上のＡＳ１３２）
がクリアされる。１４７１、その後、プロセスモードが
入れられる１４７０。

（プロセスモードは、例外が、オペレーティングシステ
ムによるよりは、むしろ、プロセッサで作動しているプ
ロセスに処理される。）その後、ファームウェアは、Ｃ
ＡＢ１４８０に続く。

非同期トラップビットＡＢが、それが２進数１、１４８
１にセットされているか否かを測定するために検査され
る。もしＡＢビットが２進数１にセットされるとすれば
、プロセスリンクナンバーＰＲＮが、非同期トラップビ
ットＡＲＮより大きいか、あるいは、それに等しいかど
うかを測定するために、検査が行われる１４８２。（Ａ
ＢおよびＡＲＮは、各プロセスのＰＣＢの優先順位／ゞ
ィトに位置しており、プロセスが進行状態にあるとき意
味がある。ＡＢおよびＡＲＮは、システムベースのＢＡ
Ｒプラス５６に位置するＲＰＷより得られる。ＲＰＷの
ＢＡＲプラス５６におけるＡＢのＡＲＮは、次のステッ
プ１４８４が、非同期トラツプピツトあるいは非同期リ
ングナンバーを、最初の場所にセットさせる原因となる
条件に干与するかもしれない非同期トラツプルーチンに
進むので、リセットされる。もし、これらが、次のパス
で、ファームウェアにより、セットされていなければ、
それは、実際には悪い所がない場合に、どこかが思いと
いう表示を与え、従って、常に非同期トラツプルーチン
１４８４に進み、決して実施しなかったのであろう。デ
シジョンブロツク１４８１と１ ４８２にもどって、も
し、ＡＢビットがセットされていず、あるいは、ＡＢビ
ットがセットされていて、そしてＰＲＮがＡＲＮよりも
大きくなれば、ファームウェアは、プロセッサが通常モ
ードあるいはエミュレーションモードの、どのモードで
進行するかを決定し続けるであろう。従って、ＤＥＸＴ
ナンバーは、それが０にセットされているか否かを測定
するために検査される。そして、もし、それが０にセッ
トされていれば、機械の通常モードが進行される。しか
しながら、もしＤＥＸＴナンバーが０にセットされてい
なければ、エミュレーションモードが進行される１４８
６。

【図面の簡単な説明】

図１は、本発明を利用している、マルチプログラミング
装置のブロックダイアグラム、図２は、本発明により利
用されている種々なハードウェア機構の説明図、図３は
、図２に描かれたレジスタにおけるストレージのリザー
ブドエリアのために用いられる用語の凡例。 図４は、プロセスコントロールブロックの図式のダイア
グラム。図５は「プロセスコントロールブロックをアド
レスするための装置の図式のダイアグラムである。図６
は、本発明のシステムベースの図式のダイアグラムであ
る。図７Ａと７Ｂは、各々堆積セグメントと堆積フレー
ムの説明用図面、図８は、Ｇーセグメントをアドレスし
、また、詳細には、ＧＯセグメントにおけるプロセスの
キューのための装置の図式のダイアグラムである。図９
は、プロセスのキューおよびプロセス連絡を説明してい
るＧＯセグメントの分解図式ダイアグラムである。図１
０ａから１０１は、ＰＣＢもこおける機構のブロックダ
イアグラムである。図１１ａから１１ｒは、システムベ
ースにおける機構のブロックダイアグラムである。図１
２は、ユーザの計画をアドレスと、また、システムベー
スとＰＣ動機機を利用するシステムセグメントとの図式
のダイアグラムである。図１３ａ，１３ｂ，１３Ｃは、
コントロールユニツトの図式のダイアグラムである。図
１４ａから１４ｉは、ファームウエアにおけるデスパツ
チヤユニツトのフローダイアグラムである。図１５ａは
、日時計ＪＯＤ、インターバルタイマーＩＴ、およびプ
ロセスタイマーＰＴの時間の構成図である。図１５ｂは
、ＰＣＢのアカウンテイングワードの機成図、図１６は
、ランニングタイムアカワントＲＵＡのファームウェア
更新図、図１７は、待ち時間アカウンテイングＷＴＡ、
および準備アカウントＲＴＡを更新するファームウェア
図を示す。なお図中、主な構成要素と参照番号との関係
は以下の通りである。１〜４はメモリモジユ−ル、１０
１はプロセッササブシステム、１０２はストレージサブ
システム、１０３は周辺サブシステム、１０４は中央処
理装置、１０６は周辺コントロールユニット「 １０７
は装檀アダプタ、１０８は周辺のニプツト／アウトプッ
ト装置。 第５図 図 紬 第２図 第３図 第４図 第６図 第７Ａ図 第７Ｂ図 第８図 第９図 第ｌｏｏ図 溝ｌｏｂ図 崇ｌ○ｃ図 崇ｌ○ｄ図 崇ｌ○ｅ図 第ｌ○ｆ図 第ｌｏｇ図 第ｌ○ｈ図 第ｌ○し図 第ｌｏｉ図 第ｌｏｋ図 溝ｌｏｏ図 舞仙図 溝川ｂ図 溝化図 溝ｌｉｄ図 器ｌｉｅ図 累ｌｌ・Ｆ図 崇ｌｌ９図 票−ｌｈ図 第ｌｌし図 溝ｌｌｉ図 賄ｌｌｋ図 藷川Ｑ図 第ｌｌ肌図 崇ｌｌｎ図 溝ｌｌｏ図 弟ｌｉｐ図 溝ｌｌｑ図 第川ｒ図 図 Ｎ 鮎 尭Ｂｏ図 第Ｂｂ図 溝ー４ｏ図 紫ｌ４ｂ図 寮！４ｃ図 崇ｌ４ｄ図 第ｌ４ｅ図 粥ｌ４ｆ図 鰐ｌ４９図 第ｌ４ｈ図 第Ｂｃ図 莞ｌ４し図 第ｌ５ｏ図 弟ｌ５ｂ図 器ｌ６図 溝ｌ７図

Claims (1)

【特許請求の範囲】
1. １ 少なくとも一つの仮想メモリと、上記仮想メモリと
   通信する一つの中央処理装置ＣＰＵと、諸プロセスを作
   り出したりあるいは消去したりするオペレーテイング・
   システムとを有し、上記ＣＰＵは、上記ＣＰＵのネイテ
   ブモードオペレーシヨンに関する情報を記憶するための
   複数の一般およびベースレジスタ、上記ＣＰＵのネイテ
   ブモードオペレーシヨンに関する情報を記憶するための
   命令カウンタレジスタ、上記ＣＰＵのオペレーシヨンの
   科学的モードに関する情報を記憶する複数の科学レジス
   タ、上記ＣＰＵにより実行されるべき次の命令のアドレ
   スを記憶するため命令カウンタレジスタ、および、上記
   ＣＰＵの状態に関する情報を記憶するステイタスレジス
   タを有し、上記オペレーテイング・システムが作り出し
   たりあるいは削除したりする上記諸プロセスのうちの選
   択された一つが走行状態にあり（即ち、上記ＣＰＵを現
   在制御している）、上記諸プロセスのうちの選択された
   他の諸プロセスは、準備、待ち、あるいは中断状態にあ
   り、上記準備状態とは、上記ＣＰＵが利用可能となつた
   時上記他の諸プロセスのうちの選択された最初のプロセ
   スが上記ＣＰＵの制御を得ることのできる状態であり、
   上記待ち状態とは、上記ＣＰＵが利用可能となつた時こ
   の待ちプロセスが上記ＣＰＵの制御を獲得するのを許可
   される前に、上記他の諸プロセスのうちの選択された第
   ２のプロセスが所定の事象が起ることを必要とする状態
   であり、そして上記中断状態とは、上記他の諸プロセス
   のうちの選択された第３のプロセスが不活発にされてし
   まつている状態であるマルチプログラム・コンピユータ
   ・システムにおいて、上記諸プロセスの状態を制御する
   仮想プロセツサを備え、この仮想プロセツサは、（ａ）
   所定の構造を有しかつ上記諸プロセスの所定の一つと組
   合わされて、上記諸プロセスの上記所定の一つの状態を
   指令する第１の手段と、（ｂ）上記第１の手段と組合わ
   せられている上記諸プロセスの上記所定の一つのプロセ
   スの選択された名称およびアドレスを提供するために、
   上記オペレーテイング・システムと通信する第２の手段
   と、（ｃ）上記第１の手段のアドレスの第１の所定部分
   を提供するために、上記第２の手段によつてアドレス指
   定される第３の手段と、（ｄ）上記第１の手段のアドレ
   スの第２の所定部分を提供するために、上記第３の手段
   によつてアドレス指定される第４の手段と、（ｅ）上記
   第１の手段のアドレスの上記第１および第２の所定部分
   を結合するために、上記第３および第４の手段に結合さ
   れた第５の手段であつた、それによつて上記第１の手段
   の絶対アドレスが得られるものと、（ｆ）上記命令カウ
   ンタレジスタの内容を記憶するための、上記第１の手段
   内の第６の手段と、を含むことを特徴とするマルチプロ
   グラム・コンピユータ・システム。