JPS602694B2 - マルチプログラム・コンピユ−タ・システム - Google Patents

Description

【発明の詳細な説明】 本発明は、一般的には、コンピュータシステムに関する
ものであり、更に詳細には、マルチプログラミング／多
量処理の状況において、コンピュータプロセスを制御す
るシステムおよび方法に関するものである。

第四世代システムは、下記の必要条件を満たすことがで
きる。

１ 当該システムは、コミュニケーションおよびコント
ロールシステムとして分類される。

２ 当該システムは、以前の機械の如く、主として、プ
ログラムによるよりはむしろデータにより制御される。

３ ハードウエアは、コミュニケイシヨンとコントロー
ルの手順を制御する；システムコントロールブ。グラム
の使用は、実質的に減少あるいは除去される。４ 大部
分の処理は、実時間で実行される；オペレーションは、
必要な応答時間内にアウトプットを供給する速度で、イ
ンプットに実施される。

５ 当該システムは、容易に拡大する。

ハードウェアとソフトウェアは、デザインでは機能的な
モジュールである。第一世代のハードウェアーソフトゥ
ェァコンピュータシステムにおける処理は、比較的簡単
なものであった。

そこでは、ジョブあるいはプログラムは、基本的処理ユ
ニットと考えられていた。各ユーザが始めたジョブある
いはトランザクションに関しては、プログラムは通常、
そのジョブあるいはトランザクションが完了するまで、
割込みをほとんど伴わないか、あるいは、まったく伴わ
ずに進行した。高度のランゲージプログラムの編集およ
び実行で、フオートランのような簡単なジョブの多くは
、シングルプロセスとして進行することができたし、ま
た、進行した。しかしながら、更に難かしいジョブは、
マルチタスクオペレーションを必要としたし、また、進
行するにつれて、他の諸プロセスを作りだすのが常であ
った。（プロセスとは、ある活動の進行を意味する概念
であり、プｏグラムの概念と混同しないように注意され
たい。何故ならば、プログラムは活動の記述であり、一
つあるいはそれ以上のプロセスにより使われることがで
きる。われわれは、プログラムを実行するとき、プロセ
スあるいはプロセッサのどちらかについて話して差し支
えない。基本的処理ユニットであるプ。

セスの概念は、第三世代のコンピュータのマルチプログ
ラミング／多量処理状況の必要を満たすために発展した
。多くのユーザが、同時にサービスを要求する、．その
ような状況において、コンピュータシステム内で、リソ
ースのために匹敵するマルチプルプロセスを思いつくこ
とは当然のことである。

各プロセスは、コンピュータにより実行されるプログラ
ムで、データに作用しユーザのジョブあるいはそのジョ
ブのある段階を実施するプログラム（すなわち、命令の
整理された収集と命令に関連する他のデータ）よりなる
。多くの当該プロセスが、システムから同時の注意を要
求する場合、当該プロセスと、および当該プロセス間の
コミュニケーションタスク、および、特に、第四世代シ
ステムの必要条件のゆえに、リソースを制御しそしてリ
ソＺースを当該プロセスにアロケーションするタスクは
、きわめて複雑になっている。バロウズＢ一６５００お
よびＢ一７５００コンピュータは、「バロウズＢ−６５
００ノＢ一７５００雀積〆カニズム、手順．ＡＦＩＰＳ
春季合同コンピュータ会議、ＺＩ９総べージ２４５−２
５１．トンプソン、ワシントンＤＣ」と題する、Ｅ．Ａ
．ホウチとＢ．Ａ．デントによる記事の中でも検討され
、また、「バロウズＢ−６５０年手順に関するプロセス
ハンドリング．第四回オーストラリアコンピュータ会議
．アダリド、南２オーストラリア、１９６９」と題する
、Ｊ．Ｇ．クレアリによる記事の中で検討されており、
堆積メカニズムを利用することにより、プロセス制御の
、ある種の方法を提供している。

基本的には、“各プロセスは、堆積のために選定された
メモリであり、２その中には、ローカル変数、プログラ
ム手順の照合、データアレイ、および現行のプロセスの
状態が記憶されている・・・・・・堆積は、はじめ最少
量として、ストレージェリアの外に働く・・・・・・活
動用プロセスは、活動的堆積により表わされる。”（Ｊ
．○．３クレアリ上記ページ２３１一２３２）、従って
、堆積は実行中のプログラムの動的歴史を記憶する能力
を有する。オペレーテイグシステムに関するＡＣＭの第
２シンポジュウム（６０〜７０頁、１９６ｇ王）で発表
された、ＡＪ．ベルンシユティン、ＧＤ．デトレフ３セ
ン、およびＲ．日．ケルによる、“プロセスコントロー
ルとコミュニケィション”と題する論文は、“一般目的
のオペレーティングシステムの内部に実施されたプロセ
スの構造およびプロセスの間コミュニケーションの設備
”を記述している。４このシステムにより、一つのプロ
セスは、その論理セグメントとよばれる四つ部分にいた
るまで、その部分より成っている。

これらのセグメントは、プロセスが記憶されているとき
、物理的に分離したロケーションにあってもかまわない
。これらのセグメントの再配置と保護は、四つのレジス
外こより達成される。一般的に、諸プロセスは、プロセ
スにより発せられる原語（すなわち、凝次命令）を実施
するオペレーティングシステムと、それによって諸プロ
セスが相互に連絡するメカニズムを利用することにより
制御される。

最初に、コミュニケーションは、共有事象がファイルを
共有するのと同じ方法で共有事象を含む。各プロセスは
、各々の現行のオープンファイルにとって独特なヱント
リを含む同じＭＴ（活動アイテムテーブル）を指すＫＩ
Ｔ（既知アイテムテーブル）ヱントリを有する。この構
造により、一つのプロセスは、事象が発生するとき通知
（ＮＯＴＩＦＹ原語を発することにより）を必要とする
かもしれない。その結果として、オペレーティングシス
テムは、通知を持っている依頼プロセスを確認する事象
と関連する事象キューの上にェントリを作り出す。この
点において、依頼プロセスは実施を継続してもよいし、
あるいは、ＢＬＯＣＫ原語を発して中断してもよい。こ
の事象は、ある他のプロセスがその事象に対しＣＡＵＳ
Ｅ原語を発するときに発生するとゆわれており、同じ原
語を用いる指令機構においてカタログされ処理されるこ
とができる。その後、情報は、一方のプロセスから他方
のプロセスに、あるいは、さもなければ、一定のタスク
を実施することに協力するプロセスに転送されることが
できる。オペレーティングシステムにおける他の原語は
、諸プロセスを作りだしたり生んだりし、あるいはそれ
らを破壊する。プロセスコミュニケーションとコントロ
ールのこの技術は、実行中のプログラムの規則正しい動
的歴史を提供しないが、プ。

セスと事象マネジメントのソフトウェアマルチプレキシ
ングの幾つかの概念を導入する。この技術は、特権によ
り一方から他方のプロセスの保護の準備をしない。また
、この技術は、一方から他方のプロセスメッセージを送
る効果的な方法をも準備しない。その上、アドレスプロ
セスとＩＪロケーションは、第四世代システムでは不十
分のようにおもえる。第四世代システムに必要なものは
、プロセスを有効にアドレスし、リロケートし、そして
、プロセスの状態を確認する情報機構を提供するファー
ムウェァ／ハードウェアシステムであり、更に、これら
の状態を制御し、また、特権により他のプロセスおよび
それ自体から保護のためにプロセスをサポートする情報
機構を提供するファームウェア／ハードウェアシステム
であり、また、有効にプロセスを送り、他のプロセスと
同時に起こり、また、モジュールの方法でプログラムを
作成したユーザが、一方のプログラムモジュールから別
のプログラムモジュールに進むことを認めるファームウ
ェア／ハードウエアシステムである。 Ｚオペ
レーション費用を減少させるプロセスコントロールのた
めのシステムと方法を提供することが、本発明の別の目
的である。その中で、プロセス状態情報とコントロール
情報が集中化しているプロセスコントロールのためＺの
システムと方法を提供することが、更に別の目的である
。

ランニングの状態のみならず準備および待ちの状態で、
一つのプロセスが消費する時間を報告するシステムと方
法を提供することが本発明の別の２目的である。

本発明の、これらのあるいは他の目的は、本書の中に含
まれている製図に関連して読まれるとき、本発明の選択
された実施態様の記述から明らかになるであろう。

発明の概要 マルチプログラミングの環境における諸プロセスは、四
つの可能な状態を有する。

即ち、進行、準備、待ち、および中断。プロセスは、中
央処理装置（ＣＰＵ）の制御を３有するとき、進行の状
態にある。

準備の状態は、そのプロセスがＣＰＵの制御を有しない
場合を除いて、ランニングに等しい。プロセスは、特殊
な事象が生じるまで、そのプロセスが継続することがで
きぬ場合、待ちの状態にある。中断状態のプロセスは、
ある時間止まっていて、後に回復するプロセスである。
コンピュータシステム内の各プロセスは、プロセスコン
トロールブロック（ＰＣＢ）とよばれるハードウェア機
構に関連しており、このプロセスコントロールブロック
は、ナルスピードをもつバーチュアルプロセッサとして
作動し、また、論理的プロセッサにより要求されている
コントロール情報、即ち、プロセス実行のために必要な
ハードゥェアリソースとコントロール情報の収集を含ん
でいる。

プロセッサの唯一のジョブが、信号が到着したとき、あ
るいは、その後、プロセスにより送られた信号を聞くこ
とであるときはいつでも、バーチユアルプロセツサ（Ｐ
ＣＢ）は、リアルセントラルプロセッサユニット（ＣＰ
Ｕ）におきかえられる。プロセスが単に聴取装置として
、プロセッサを用いはじめる環境は次の通りである。｛
ィ｝ プロセスの状態が、ランニングの状態から待ちの
状態にスイッチされるとき、あるいは、【口）プロセス
の状態鰍ミ、ランニングの状態から中断の状態にスイッ
チされるとき。

両方の場合に、ＣＰＵは、ＰＣＢに譲歩し、ＰＣＢにお
きかえられる。

ＰＣＢの絶対アドレスは、時には、プロセスの論理名で
よばれる２つの整数、ＪとＰにより限定される。ファー
ムウェアにより知られている絶対ロケーションには、Ｊ
テーブルとよばれるテーブルがある。Ｊテーブルの記入
Ｊは、Ｐテーブルとよばれるテーブルの絶対アドレスｐ
ｉを含んでいる。Ｐテーブルの記入Ｐは、論理的名称（
Ｊ、Ｐ）により限定されるＰＣＢの絶対ロケーションを
含んでいる。選択された実施態様の説明 一般的検討 本発明は、典型的に、ハードウェアノフアームウヱア／
ソフトウエアオペレイテングシステムにより調整され、
この後で記述されるハードウェアシステム環境において
有効に作用する。

図１に関連して、サブシステムは、プロセッササプシス
テム１０１、ストレージサブシステム１０２、および一
つあるいはそれ以上一３２まで−の周辺サブシステム１
０３である。各周辺サブシステムは、周辺コントロール
ユニット（ＰＣＵ）１０６、多くの装置アダプタ（ＤＡ
）１０７、および２５６にいたる周辺インプット／アウ
トプット装置１０８とから成っている。ストレーシサブ
システムは、各々３２から５１２キロバィトの、１から
４個の半導体記憶モジュールから成っている。１ プロ
セッササブシステム プロセツササブシステム１０１において、ＣＰＵＩ０４
は、このシステムのために基本的な処理オペレーション
を実施し、記憶装置１０２とインタフヱイスする。

ＩＯＣＩ０５は、ストレージサブシステム１０２と周辺
装置１０６との間のすべての情報交換を制御する。ィ
中央処理装置 ＣＰＵは、主要記憶同時装置１０９、バッファーストア
１１０、計算装置１１１を含む種々な素子、および任意
のエミュレーション設備１ １２を含む。

主要記憶同時装置１０９は、計算装置１１１、バッファ
ーストア１１０、およびＩＯＣＩＯ９間で主要記憶装置
の使用に関する衝突を解決する。衝突は、優先順位ベー
スで解決される。ＩＯＣは、記憶書き込Ｚみ（計算装置
から）および、その後、記憶読み取り（バッファースト
ア）が従う最高の優先順位を有している。主要ＣＰＵは
、また、主要記憶アドレッシングを制御し、もっとも最
近に使用された主要記憶アドレスを記億すＺるために用
いられる連想記憶装置を制御するアドレス制御装置ＡＣ
Ｕ１３１を含む。バッファストア１１０は、主要記憶の
選択した部分を再生し、平均記憶アクセスタイムを減少
するため計算装置とインターフェイスする小２型の高速
バッファ記憶装置である。各記憶読み取り中、バッファ
ストアと主要記憶装置の両方が呼び出される。引き出さ
れるべき情報が、既にバッファストアにある場合、主要
記憶読み取りは、終了しており、情報は、バッ２ファー
ストアから引き出される。さもなければ、主要記憶装置
１０２は、読み取られる。このことがおこなわれるたび
毎に、ＣＲＵは、求められている情報を含む３２バイト
を引き出す。

この情報は、将来の記憶照合のため３にバツフアストア
にとどまる。バツフアストアが、ソフトウェアにとって
明白なものであるので、一定の時点でコンピュータを制
御するプログラムは、コンピュータが処理している情報
が、バッファストアから引き出される３のか、あるいは
、主要記憶装置から引き出されるのかを決定することが
できない。計算装置１ １１は、ＣＰＵ内で、すべての
データ処理とアドレスジェネレイションを行う。

計算装置内における典型的なコントロー４ルストア１３
０（マイクロプログラミング：原理と実施と題する書物
を参照のこと。サミルＳ．ハッソン、プレンティスホ−
ル社）は、システムをイニシヤライズし、ＣＰＵＩ０４
とＩＯＣＩ０５を制御し、定められた命令を解読するフ
ァームウェアを含んでいる（示めされていない）。随意
に、コントロールストアは、科学的命令、検査ルーチン
、エミユレイシヨンパツクケージ、あるいは、プロセッ
ササブシステムの能力を拡大する特殊目的の特徴を提供
するかもしれない。選択として、ＣＰＵは、インスタン
トシステム以外に、システムのェミュレィションを提供
する。

ェミュレータ１１２は、ファームウェア、ソフトウェア
、そして、ある場合には、ハードウヱアの部品である。
ロ インプットーアウトプット制御菱贋プロセッササブ
システムのＩＯＣＩ０５部分は、周辺サブシステム１０
３とストレージサブシステム１０２間のデータ通路を提
供する。

この通路は、周辺の指令の開始を考慮し、そして、その
結果として生ずるデータ転送を制御する。

ＩＯＣは、典型的に、３２チャンネルにいたる制御装置
をあつかうことができる（示めされていない）。ハ 周
辺サプシステム 図１の周辺サブシステム１０３において、ＰＣＵＩ０６
は、ｉ／ｏオペレーション中にｉ／ｏ装置１０８を制御
することによって、ＣＰＵＩ０４上のロードを救援する
唯一のマイクロプログラミングプロセッサである。

このＰＣＵは、チャンネルプログラム中に含まれている
命令を実施することによりこれを行う。このプログラム
は、ＰＣＵ内で実施されるので、結果的には、算術演算
、論理演算、転送オペレーション、シフトオペレーショ
ン、およびブランチオペレーションとなる。

装置の各制御の種類に応じて、ＰＣＵの幾つかの種類が
ある。即ち、単位記録、大量（磁気ディスク）記憶装置
、磁気テープ、コミュニケーション、その他。装置アダ
プター１０７は、あらゆるＰＣＵとＰＣＵが制御する装
置との間を調整する。

各々は、特殊なタイプの装置でコミュニケーションを実
施するに必要な、ゆだねられたファームウェアと論理と
を含んでいる。そのタイプにより、ＤＡＩ０７は一つあ
るいは幾つかの装置を制御する。ＰＣＵは、主要記憶の
ために、それに付属する装置間の衝突を解決する。

しかし、ＩＯＣは、ＰＣＵ間の衝突を解決する。ニ ス
トレージサブシステム 主要記憶装置１０２は、酸化金属半導体 （ＭＯＳ）チップの形態の容量性ストレージ媒体から成
る。

この媒体は、情報を維持するため記憶更新原理において
作用する。各々の記憶ロケーションは、１０００分の２
秒毎にすくなくとも一度、典型的に、記憶更新される。
デＪザィンは、記憶更新タイミングとメモリアクセスと
の間に衝突がほとんど発生しないことを保証している。
（衝突の場合、記憶更新は優先する。）主要記憶の初め
において、ある部分がハーＺドウヱアとファームウエア
のためにリザーブされる。

この部分の上限は、システムソフトウェアにとって明ら
かな境界アドレスレジスタ（ＢＡＲ−後に記述）の内容
により限定される。 ２Ｂ
ＡＲの内容は、システム初期設定時に設定される。

ＢＡＲにおいて規定されるアドレスの下の記憶エリアは
、周辺サブシステム、ＣＰＵを制御するファームウェア
、あるいは、エミュレーションのためのマイクロプロ２
グラムおよびテーブルのコンフイギユレーションを限定
するＩＯＣテーブルを含む。

ＢＡＲにおいて規定されるアドレス下の部分の規模は、
システムコンフイギュレーションにより異る。

マイクロプログラムが主要記３億にあるか、あるいは、
コントロールストアにあるかは、システムコンフイギユ
レーシヨンにより異る。そして、アプリケーションは、
システム上で実施する。０ 基本機械機構
３このハードウェアに利用されている
代表的な３つの基本的なデータ機構がある。

即ち、データフオーマット、ソフトウェア可視レジスタ
、および命令フオーマツト。イデータフオーマツト
４情報は、８パラレルビットの倍数にお
いて、記憶装置とＣＰＵの間に転送される。

情報の各８−ビットユニットは、１バイトと呼ばれてい
る。パリティあるいはエラー訂正デ−夕は、また、デー
タと共に転送される。しかし、ソフトウェアにより影響
されることはできない。それ故に、この特許明細におい
て、データの用語は、連合パリティあるいはエラー訂正
データを除外する。

。 ／ゞイト１バイト内のビットは、左から右へ、０から７
まで教えられる。

バイトは、別々にあるいは群で処理される。２バイトは
ハーフワードを構成し、４バイトは、１ワードを構成し
、８バイトはダブルワードを構成し、そして１０ゞィト
は７オードワードを構成する。

これらは、命令を含めて、すべてのデータのための基本
的フオーマツトである。ハ データ表示 すべてのデータは、２進形の中にあり、２進、１Ｇ隼、
あるいはアルファニューメリツクで脱明されても良い。

データビットは、２進化ＩＧ隼データとして、４の群；
すなわち、アルファニューメリックとしては８、２進数
としては１６力）ら６４の群で説明される。後者は、２
進法における符号化、固定化、あるいは浮動小数点数と
して説明される。ダブルワードにいたる隣接ビッッの数
は、また、ストリングとして操作されることができる。
設定されるアルフアニユーメリツクのキヤラクタは、Ｅ
ＢＣＤＩＣで表示される。ＡＳＣＩＩは、代替の交換コ
ードとして支持されている。ニ ／ゞイトアドレス 主要記憶装置におけるバイトロケーションは、ゼロから
始つて、連続的にバイトの群は、もし左バイトのアドレ
スが、各々２、４、８、あるいは１６の１倍数であるな
らば、ハーフワード一、ワード一、ダブルワード−、ク
オードワードーの１列に整列させられていると云われて
いる。

ハーフワード、ワード、ダブルワード、あるいはクオー
ドワードが、そのように１列に整列しているときはいつ
でも、そのユニットは、そのアドレスから引き出される
ことができる。主要記憶装簿におけるデータのロケーシ
ョンは、アドレスの発展中に、間接的にアクセスされる
データデスクリプターによって明らかにされる。ホ 可
視レジスタ ＣＰＵＩ０４には、３３のユーザ可視レジスタがある。

図１において、その内容がＣＰＵの状態を集合的に限定
している。４つのタイプがある。

（図２参照）１ジエネラルレジスタ ２ ベースレジスタ ３ 科学的レジス夕（任意） ４ 多方面レジスタ へジエネラルレジスタ ジェネラルレジスタ（ＧＲ）は、固定小数Ｚ点２進数字
とビットストリングを操作するために用いられる。

ＣＰＵＩ０４−ＧＲＯからＧＲ１５に、代表的に１６の
３２ービットジェネラルレジスタがある。ジエネラルレ
ジスタＧＲ８からＧＲ１５は、また、指標レジスタとし
てＺ用いることができる。指標レジスタとして用いられ
たとき、それらは、ここでは×０からｘ７と呼ばれる。
指標化は、レジスタに含まれている３２ービット２の補
数整数を用いて実施される。 ２
ト ベースレジスタ ベースレジスタ（ＢＲ）は、命令カウンタおよび堆積レ
ジスタ２０２−２０３と同様なフオーマットを有してい
る。

ベースレジスタは、記憶の部分を限定する２ためアドレ
ス計算中に用いられる。

代表的に８個の３２−ビットベースレジスタ、ＢＲＯか
らＢＲ７がある。チ 科学的レジスタ 科学的レジスタ（ＳＲ）は、浮動小数点２３進数で計算
のための任意の装置である。

ＳＲＯからＳＲ３と呼ばれる代表的な４個の８ーバイト
科学的レジスタがある。科学的レジスタは、図２のフオ
ーマツト２０４一２０５を有している。リ 多方面レジ
スタ ５個の他のレジスタがある。

すなわち、・フオーマット２０２−２０３を有する命令
力ウンタ・フオーマツト２０７を有するステータスレジ
スタ・堆積レジスタ（Ｔレジスタと呼ばれる）、・フオ
ーマット２０２一２０３を有する境界アドレスレジスタ
・フオーマツト２０８を有するハードウェアコントロー
ルそしてマスクレジス夕。

命令レジス外ま、実施される命令のアドレスを含む３２
ービツトのレジスタである。

ステータスレジスタ（ＳＴＲ）２０７は、目下実施され
ている手順に関する事実、例えば；アソダフローが、も
っとも最近のオペレーションにより発生したのかどうか
を記録する８ービツトレジスタである。Ｔーレジスタと
して知られている堆積レジスタは、目下の活動的な手順
に関連している降下地積のトップを示すポインターを含
む３２ーピツトのレジスタである。下に記述される堆積
は、ワークスペースを提供し、ローカル変数を貯わえ、
そして手順記入とりターンィンフオメーションを保存す
るメカニズムを提供する。

境界アドレスレジスタ（ＢＡＲ）２０６は、ソフトウエ
アがアクセスすることのできる最低の絶対主要記憶アド
レスを指定する２８−ビットレジスタである。このレジ
スタは、システム初期設定中に移送され、ソフトウェア
により読み取られることができるにすぎない。ハードウ
エアコントロールマスクレジスタ２０８は、機械状態情
報を記録する８−ビットのレジスタである。

ヌ 命令フオーマツト 多少とも利用されているとしても、約２００の命令があ
る。

各命令は、四つの異なれる長さの一つであるが、常に、
バイトの長さの偶数である。命令は、連続的ストレージ
ロケーションの中に記憶される。一番左のバイトのアド
レスは、２の１倍数であり、命令のアドレスである。命
令の８個のもっとも重要なビット（そして、幾つかの場
合には、８から１１、あるいは１幼）ら１５）は、オペ
レーションコードを表示し、一方、残存するビットは、
一つあるいはそれ以上の演算数を表示する。

演算数は、レジスタデゼィグネー夕、変位デゼイグネー
タ、アドレスシラブル（論理的アドレス）、リテラル値
、直接リテラル値であるかもしれない。演算数の種類と
数は、命令フオーマツトにより決定される。

ｍ システムオルガニセーシヨン イジョブステップとタスク コンピュータシステムで実施される作業 は、ジョブコントロールランゲージ経由で一連のジョブ
ステップにより外面的に限定される。

ジョブステップは、ハードウエアリソ−スが割り当てら
れる作業単位である。典型的に、ジョブステップは、幾
つかのタスクより成っている。タスクとは、平行せずに
実行される命令の流れより成る、ユーザが限定する作業
の最少単位である。ロプロセス タスクとジョブステップのユーザ可視概念は、各々プロ
セスとプロセス群により、ハードウェアの中に表示され
る。

プロセスとは、ＣＰＵにより非同期的に実行されること
のできる整理された一連の命令として定義される（すな
わち、幾つかのプロセスは、活動的で共有のリソースで
あることができるが、ただ一つのプロセスは、実際には
、ある一つの時点で進行している。

）プロセス群とは、一つのジョブステップを実施するた
めに必要な、関連する、組のプロセスである。

ハ プロセスコントロールブロツクとシステムベースプ
ロセスは、その実施中に、種々な点で、ＣＰＵのコント
ロールをやめることができるので、主要記憶装置におけ
る、ストレージェアリアは、ＣＰＵの状態情報は、プロ
セスがＣＰＵのコントロールを再開する前に、３あらか
じめＣＰＵの条件を整えるために利用される。

プロセスに指定されたストレージェアリアは、表４にお
いて、プロセスコントロールブロック（ＰＯＢ）４００
と呼ばれている。

３ＰＣＢに含まれるデータは、そのプロセスに指定され
た記憶ェアリアのアドレス（アドレススペース）、すべ
ての適切なしジスタの内容、およびプロセスの状態真を
含んでいる。

かくして、ＰＣＢは、情報ロスなしに、プロセスを開始
あるいは再開するに必要な情報のための一時的ストレー
ジェアリアとして役立っている。各々のＰＣＢは、ハー
ドウェアにとって可視的なものであり、そして、システ
ム初期設定中に発展し、システムオペレーション中に惨
正された一組のハードウェアを経由して、オベレーテイ
ングシステムによりアドレスされることができる（表３
）。

システムベース（表５および表６）と呼ばれる絶対主要
記憶ェアリアがある。

このェアリアは、ファームウェアによって発展させられ
、そして、読みとられることができるが、書き取られる
ことができないベースアドレスレジスタ（ＢＡＲ）５０
１を経由して、アクセスされることができる。システム
ベース５０２は、目下進行中のプロセスのために、各々
ジョブステップナンバーとプロセスグループナンバー（
Ｊ、Ｐ）を含む、多くのシステムの属性を含んでいる。

システムベースにおけるもう一つの属性は、Ｊテーブル
５０３として知られているハードウェア限定データ機構
を指す指針である。このテーブルは、目下、システム中
にある、あらゆるジョブステップのためのェントリを含
んでいる。Ｊテーブル５０３における各ェントリは、ハ
ードウェア限定データ機構である、関係Ｐテーブルを指
している。このテーブルは、プロセスグループを限定し
、プロセスグループにおけるあらゆるプロセスのための
ェントリを含む。各Ｐ−テーブルのェントリは、ＰＣＢ
４００を指している。表５に関して、コミュニケーショ
ンユニット５０６経由で、Ｊナンバーにより指標された
Ｊテーブル指針５０５は、Ｊーテーフルェントリ５０３
にアクセスを提供する。

このェントリは、コミュニケーションユニット５０６経
由でＰナンバーにより指標化されたとき、Ｐーテ−ブル
エントリ５０４にアクセスを提供するＰ−テーブル指針
を含む。

Ｐ−テーブルエントリは、目下進行中のプロセスのＰＣ
Ｂを指す指針５０７を含む。かくして、オペレーティン
グシステムは、ＢＡＲ５０１の内容を用いている活動的
ＰＣＢをアクセスすることができ、そして、その関係す
る論理的名称（Ｊ、Ｐ）があたえられている他のＰＣＢ
に接近することができる。

ニ メモリセグメンテーシヨン マルチプロセス環境において、本書の中で記述する如く
、一定の時点で記憶装置の中に多くのプロセスがある。

これらのプロセスは、規模において異なり、記憶割当て
問題を生ずる記憶を要求する。

オペレーティングシステム（本書中には示 夕めされて
いない）と協力して本書中に記述されるハードウェアは
、動的にメモリスペースを割当てることによって問題を
解決する。

記憶必要条件のランダムな性質の故に、記憶は、可変的
サイズセグメントの中で割当てらＺＯれ、そして記憶割
当ては、プロセス進行タイム中に再構成されることがで
きる。かくして、プロセスは、多くの非隣接記憶セグメ
ントを割当てられる。

この記憶割当方法は、セグメンテーションと呼ばれてい
る。 Ｚセグメンテーションは、あるプロセスの一
部あるいは、すべてがリロケィトされるときはいつでも
、記憶アドレスが修正されなければならないという点に
おいて、付加的問題を提示する。

この問題を緩和するために、本書２中に記述されている
システムは、技術を提供する。それによって、プロセス
が用いるアドレスは、絶対主要記憶アドレスよりはむし
ろ、論理的である。

これらの論理アドレスは、絶対アドレスを発展させるた
めに用いら２れる。

セグメンテーションにより、また、セグメントデスクリ
プターのシステムを経由して、各プロセスが、それ自体
の、あるいは、関連する記憶セグメントをアクセスする
ことを許３す。

セグメントデスクリプターをアクセスすることによって
、プロセスは、セグメントのアドレスを得る。

セグメントデスクリプターは、主要記憶装置の中に含ま
れており、オペ３レーテングシステムにより維持される
。

各プロセスは、２０磯にいたる記憶セグメントのアクセ
スを有するかもしれない。

通常、これは、各プロセスにつき等しい数のセグメント
デスクリプターを必要とするであろう。４しかし、セグ
メントは、共有されることができるので、オベレーテン
グシステムグルーブは、デスクリプターをセグメントテ
ーブルに分ける。

このグループ化は、一つのプロセス（タスク）、プロセ
スグループ（ジョブステップ）、あるいは全体的に（シ
ステムの広さ）、アクセス能力にもとずし、ている。各
プロセスは、それに関連する、１５にいたるセグメント
テーブルを有しているかもしれない。この技術は、各セ
グメントのために、セグメントテーブル経由で、プロセ
スがアクセスすることができる、ただ一つのセグメント
デスクリプタを必要としている。

かくして、セグメントデスクリブタに要求されている記
憶スペースは、減少する。リロケーション中の記憶更新
は、減少し、そしてなんらかのプログラム保護が提供さ
れる。（プログラム保護のための主要メカニズムはリン
グシステムである。）プロセスは、それがどのセグメン
トをアクセスするかを決定することができるものでなけ
ればならない。

従って、システムは、プロセスに、２つのセグメントテ
ーブルワードアレイ（ＳＴＷＡ）をあたえる。これらの
アレイは、プ。セスをアクセスすることのできる、すべ
てのセグメントテーブルのアドレスを含む。

２つのセグメントサイズ、大と小、があるので、各プロ
セスにつき２つのセグメントテーブルワードアレイがあ
る。

大のセグメントは、最大サィザ亥２バイトを有する。一
方小のセグメントは、最大規模？６バイトを有する。す
べてのセグメントは、最大限にいたるまで、１６−バイ
ト増大において、サイズで異る。システムは、典型的に
２８にいたる大のセグメントおよび２０４０の小のセグ
メントを収容することができる。

セグメントテーブルワードアレイはオペレーティングシ
ステムによりリロケイトするかもしれない。

それ故に、プロセスは、その関連ＳＴＷＡの絶対アドレ
スを知らなければなら，ない。プロセスのためのＰＣＢ
はこの情報を含み、表４上では、アドレススペースワー
ドＡＳＷＯ−１として知られている２つのワ−ドを含む
。各ワードは、セグメントテーブルワードアレイＳＴＷ
Ａを指している。オペレーティングシステムは、関連す
るＳＴＷＡがリロケイトするときはいつでも、ＡＳＷの
内客を更新する。指針のチェーンを除々に進めること、
そしてセグメントデスクリプタをデコードすることは、
ファームフェアの機能であり、かくして一度開始されれ
ば、オペレーティングシステムにとってすらも不可視で
ある。セグメンテーションは、プロセスにとって利用で
きるものであるので、アドレスベースの２億バイト以上
を限定する。

この数は、主記憶の能力を越える。従って、２次ストレ
ーＺジ（磁気ジスクあるいは磁気ドラム）は、主記憶に
関連して用いられる。オベレーテイングシステムは、シ
ステム が、実際に得られるよりもはるかに大きな主記憶を有す
るという錯覚を作り出す。

この概」念は、仮想記憶と呼ばれる。ある特定の時点で
、限定されたセグメントは、物理的に主記憶装置にある
か、あるいは、ないかもしれない。

セグメントデスクリプタの内容は、関連するセグメント
が主記憶２装置にあるかどうかを示めす。ハードウェア
は、主記憶装置にないセグメントをアクセスする、プロ
セスの試みを看破し、そして、オペレーティングシステ
ムに通知する。オペレーティングシステムは、希望する
セグメント２を、二次ストレージから主記憶装置の中へ
転送させる。次に、オペレーティングシステムは、セグ
メントの絶対アドレスがみい出されることのできる唯一
の場所であるセグメントデスクリプタの中へ、セグメン
トの記憶アド３レスをおく。このオペレーションはプロ
セスにとって不可視であり、かくして、そのセグメント
が主記憶装置の中にないのか、あるいは、そのセグメン
トが主記憶装置中でリロケィトされなければならないか
は気ずかれてし、３なし、。本書中で記述されているコ
ンピュータシステムは、プロセスが相互に干渉すること
、および、独断で相互のアドレススペースを共有するこ
とを防ぐことによって、データと手順の保護を提供する
。

この保護は、記憶セグメンテーション経由でアドレス能
力を限定することにより、また、リングシステムにより
達成されることができる。セグメントテーブルは、シス
テム内の種々なプロセスのアドレススペースを分離する
。

プロセスは、常に、実施中に、セグメントされたアドレ
スを用いる。セグメントされたアドレスは、そのセグメ
ント内で、セグメントナンバーおよび関連するアドレス
よりなる。ハードウエアは、プロセスにより用いられた
アドレスが、そのプロセスに与えられたアドレススペー
スの一部であることを検査する。アドレスが所定のアド
レススペースの外にある場合、例外が発生する。

ハードウェアは、照合プロセスのゼグメントテーブルを
用いるので、プロセスは、他のプロセスのアドレススペ
ース内でデータを照合することができない。

かくして、プロセスあるいは、プロセスグループが、他
のプロセスグループに属している実体を照合する可能性
はない。一般に、システム内のアドレススペースにおけ
る重復は、すべてのプロセスにより共有される、これら
のセグメントのために発生する。

これらの周知のセグメントは、アドレス衝突に対して保
証するために検査するシステムプログラムにより作り出
される。かくして、セグメンテーションは、ユーザプロ
グラム相互を保護し、オペレーティングシステムをユー
ザプログラムから保護する。

幾つかのプロセスが共有するセグメント は、これらのプロセスの一つによって、誤用から保護さ
れない。

この問題を解決するために、リングシステムが利用され
る。これにより手順とデータのセグメントは、４ークラ
スハイアラーキの中へ一団とされる。４つのりングクラ
スは０から３までの番号が付される。

各リングは、最大の特権を有するレベル０（最つとも内
部のリング）および最小の特権を有するレベル３（最つ
とも外部のリング）で、システム特権のレベルを表示す
る。

システム内のあらゆる手順は、それにあたえられた、最
小と最大の実行リングナンバーを有しており、そして、
そのナンバーは誰れが手順をコールしているかを明らか
にする。手順は、他の手順をコールすることができ、パ
ラメータを他の手順にパスすることのできるサブルーチ
ンである。リングシステムの一般的ルールは下記の如く
である。

１ 内部リングにおける手順は、外部リングにおけるデ
ータに自由なアクセスを有する。

逆に、外部リングにおける手順は、内部リングにアクセ
スできない。

２ 外部リングにおける手順は、内部リングにおけそ手
順にブランチすることができる。

しかし逆はみとめられない。３ データを含む各セグメ
ントは、２つのりＺング値を与えられている。

１つは読み取り （ＲＯ）のためであり、他は誓き込み （ＷＲ）のためである。

これらのリング値は、最大のリング値を規定している。

この場合、手順は読み取りあるいは書き込みのＺどちら
かの方法で、データをアクセスするとき、実行すること
ができる。

手順命令が実施される度毎に、その手順のりングナンバ
−（有効アドレスリング、 ＥＡＲ）は、照合されるデータを含むセグメ２ントにあ
たえられたリングナンバーに対し検査される。

ＥＡＲは、命令カウンターにおけるプロセスリングナン
バーの最大数であり、そしてアドレス通路にみし、ださ
れるベースレジスタとデータデスクリプタにおける、す
べ２てのりングナンバーの最大数である。データのアク
セスは、リングナンバーの比較にもとずきみとめられる
か、あるいは、拒否されるであろう。例えば、３の最大
読み取りリング値および１の最大書き込みリングを有す
るセ３グメントに、システムテーブルが存在する場合、
リング３におけるユーザ手順実行は、そのテーブルを読
み取るかもしれないが、しかし、そのテーブルを更新し
ないかもしれない。

３プレデザイン
によって、リング０および１は、オペレーティングシス
テムのためにリザーブされ、リング２および３は、ユー
ザのためにリザーブされる。

リング０は、全システムオペレーションにとつて重大な
これらのセ４グメントを含んでいる。リング１は、大量
のシステムセグメントを含み、そのシステムセグメント
の失敗は、破滅的とならず、回復を許すであろう。ユー
ザは、チェックアウトプログラムのためにリング２を利
用してもよいし、また、手直しされたプログラムのため
にリング３を利用してもよい。へ 手順コール 手順コールは、本書中に記述されているシステムにおい
て重要なオペレーションである。

手順コールは、一方の手順から他方の手順へパスするた
めに用いられ、ユーザ手順がオペレーティングシステム
サービスを用いることを許可するために用いられ、オペ
レーティングシステム内で、モジュール機構を達成する
ために用いられる。手順コールは、命令によって、また
堆積（図７Ａ）と呼ばれるハ・−ドウェアの承認された
実体によって実施される。堆積は、あと入れ先出し１こ
もとずし、て、データの検索を受け入れ、貯蔵し、許す
メカニズムである。

堆積は、堆積セグメントと呼ばれる特別なセグメントの
中にある。堆積セグメントは堆積フレーム７０１（図７
Ａおよび７Ｂ）と呼ばれ、動的に各手順に割当てられて
いる、多くの隣接部分から成っている。第一の堆積フレ
ームは、セグメントのトップに移送され、次のフレーム
は、そのあとに移送される。移送される最後のフレーム
は、堆積のトップとみなされる。Ｔ−レジスタ７０２は
、目下の活動的なプロセスのため堆積のトップをロケー
トする。

仮想Ｔーレジス外ま、システム内において、他のすべて
のプロセスのＰＣＢに存在する。図７８の堆積フレーム
７０１は、３エリアより成る。

即ち、変数を貯蔵する作業エリア７０２、レジスタの内
容を貯えるセーブエリア７０３、手順間でパラメータを
パスするコミュニケーションエリア。手順コールの前に
、ユーザは、貯蔵することを欲する、これらのレジス夕
を規定しなければならない。

ユーザは、コールされる手順へパスされるパラメータを
コミュニケーションエリアの中へ移送しなければならな
い。

コールが為される時、ハードウェアは、命令カウン夕Ｉ
Ｃの内容を貯蔵し、そして、コールされた手順からリタ
ーンを容易にするためベースレジスタを規定する。各手
順コールは、堆積セグメント７０１内で堆積フレームを
作り出し、その後のネスティングしたコールは、付加的
フレームを作り出す。

これらのコールされた手順の一つから ５の各退去は、
堆積フレームが堆積から消去される原因となる。かくし
て、コールの歴史が維持され、それは順序正しいリター
ンを容易にする。異るリング内で実行している手順間の
保護ＺＯを保証するため、異る堆積セグメントが用いら
れる。

各プロセスにつき各保護リングに相当する一つの堆積セ
グメントがある。ＰＣＢは、各プロセスに関連するりン
グ０，１および２のため堆積セグメントのスタートを指
す汐３の堆積ベースワードを含んでいる。リング３堆積
セグメントは、内部コールによって入れられることは決
してあり得ない。それ故に、その堆積スタートアドレス
は、ＰＣ磯村で必要とされない。

２０Ｗ プロセスマネジメ
ントと同期性本書におけるシステムは、ソフトウェア、
ハードウェア、およびファームウヱアの結合を用いて、
オペレーティングシステムにより制御される多重処理オ
ペレーションを提供するもので２タある。

ソフトウエアは、システム内でプロセスを作り出し消去
する。一方ハードウェアとファームウェアは、ＣＰＵ上
のプロセスを倍数にする。その上、ソフトウェア、ハー
ドウエア、およびファームウェアの結合は、プロセス間
の同３０期を提供する。プロセスは、通常、しかし常に
ではないが、関連するジョブハンドリング中にインプッ
ト／アウトプットオペレーションの開始および終了時に
、および、他の場合には、オベレーティン３タグシステ
ムにとって必要とみなされる目的で、開始されたり、ま
た中止されたりする。

従って、コミュニケーションシステムは、有効に、関連
するプロセスを開始したり中止したりすることが必要で
あり、また、有効にプロセス間に靴情報をパスすること
が必要である。本書中のハードウエアは、プロセス間の
コミュニケーションリンクを提供するために、信号機と
呼ばれる内部メッセージを提供する。ィ プロセス状態 プロセスは、常に、四つの可能な状態の一つにある。

即ち、進行、準備、待ち、あるいは中断。ハードウェア
は、これらの四つのプロセスの状態を認識し、そして、
プロセス発信、状態変更を実施し、プロセス状態にもと
ずくデータ機構を維持するために種々なファームウェア
手順を実施する。ＰＣＢは、その関連プロセスの現行状
態を限定する状態フィールドを含む。プロセスは、ＣＰ
Ｕの制御を有するとき、進行の状態にある。

この状態は、ＣＰＵ‘こアドレススペースとスターティ
ングアドレスを供給することを含む。その後、ＣＰＵは
、プロセスの手順セグメントにおいて、命令を実施する
。現在進行中のプロセスのために、ＰＣＢのプロセス名
Ｊテーブルワード（論理アドレス）は、システムベース
（図６）内で、進行プロセスワード（ＢＡＲ＋６０）に
維持される。（注意：図５に示めされているシステムベ
ースは、幾つかの詳細の省略のほかは、図６に示めされ
たシステムベースと同じである。）準備状態は、プロセ
スがＣＰＵに認識されていないので、ＣＰＵの制御を受
けていないということを除き、進行状態に等しい。

準備状態におけるプロセスは、他の準備状態を伴うＣＰ
Ｕと進行プロセスにとって論争の中にある。プロセスが
、信号機を経由するメッセージのような特殊な事象が生
じるまで継続することができない時、それは、待ち状態
にある。

待ちプロセスは、ＣＰＵにとって論争の中にはない。し
かし、それは、要求されている事象にとって、他の待ち
プロセスとの論争の中にあるかもしれない。中断プロセ
スは、ソフトウェアにより、ある時間中止されていて、
後に再開されるかもしれないプロセスである。

プロセスの中止および再開の決定は、プロセスにとって
外部的である。かくして、中断プロセスは活動的でなく
、従って、事象発生の通告を受けることができず、また
、ＣＰＵを利用することができない。プロセスは、下記
の状態で中断する： ○’終了命令を実行することによる（すべてのその機能
完了の結果として）。

‘２’ オペレーティングシステムによる中断命令の実
施による。

‘３’ 例外状態の発生による。

これによって、制御は、オペレーティングシステムに移
転する。

ロ プロセス発信 プロセスは、進行しながら、随意にプロセＺスの作用に
より、ある状態から他の状態に動く、あるいは、不随意
に、他のプロセスの作用により、ある状態から他の状態
に動く。

デスパツチヤーとして知られているＣＰＵファームウェ
アは、状態間のプロセスの処理を缶９Ｚ御する。デスパ
ッチヤーは、準備あるいは待ち状態にあるプロセスを操
作するため、一組のキュー（後に記述）を使う。中断プ
ロセスは、ソフトウェアにより制御される。図６，８お
よび９に関して、準備あるいは２待ちプロセスは、ＰＣ
Ｂおよびプロセスリンクと呼ばれる特殊キューェントリ
により表示される。

図９は、ＧＯセグメント８０２の内容物の分解図を示め
し、また、活動プロセスのプロセスリンク８０３ａ一８
０３ｂおよび８２０３ｃ−８０３ｇ、および中断プロセ
スのフリープロセスリンク８０５ａ一８０５ｃを含む。
各プロセスリンクは、プロセス名（Ｊ、Ｐ）、プロセス
優先順位、およびキューにおける次のプロセスリンクの
指針を規定する。３待ちキュー８０３ａ−ｂおよび準備
キュー８０３ｃ−ｇのような種々なタイプのキューがあ
る。

Ｊテーブルに類似し、Ｇテーブルとして知られているハ
ードウェア菱贋（図６と８）３は、すべての一般的セグ
メント８０２一８０２ｎ（既知のシステム中）に対する
指針を含む。

Ｇテーブル８０ １の最初の素子、ＧＯは、デスパツチ
ヤキューを含むセグメント８０２を指す。Ｇテーブル８
０１に対するＧテーブル指針は、図５上でシステムベー
ス５０２にみし、出される。また、ＧＯセグメント８０
２において、準備キュー８０３ｃ−８０３ｇのヘッド８
０５を確認する内部プロセスキューワード（ＩＰＱＷ）
と呼ばれるェントリは、システムベースにある。かくし
て、デスパッチャは、準備キュー８０３ｃ−８０３ｇに
相談することによって、すべての準備プロセスを試験す
ることができる。

現在進行中のプロセスが、状態を変えるとき、デスパツ
チヤは、準備キューのヘッドでプロセスリンクを除去し
、そのＰＣＢをアクセスするためにＪ、Ｐ名を使う。そ
の後、ＰＣＢにより限定されるプロセスは、新しい進行
プロセスとなる。

一つ以上のプロセスが、同じ事象上で待っているかもし
れないので、待ちプロセス８０３ａ一８０３ｂのキュー
は、各事象のために存在する。

また、諸待ちプロセスは、ＧＯセグメントに存在するプ
ロセスリンク８０５経由して、共にストリングされる待
ちキューのヘッドに対する指針は、信号機９０３（後に
記述される）に存在する。プロセスが待っているかもし
れない多くの事象が存在する。それ故に、多くの待ちキ
ューがあり、その各々は関連する信号機９０３，９０４
を有する。準備あるいは待ちプロセスの数は、動的に変
化する。

かくして、準備および待ちキューに要求されているプロ
セスリンクの数もまた変化する。この事実は、デスパッ
チャのために記憶マネジメント問題を導入る。問題は、
フリープロセスリンクキュー８０５ａ−ｃと呼ばれる他
のキューによって解決される。このキューは、準備ある
いは待ちキューにより使用されていず、そして、準備あ
るいは待ちプロセスの特殊なキューを拡大するために用
いられることのできる、セグメントＧＯにおけるプロセ
スリンクのすべてを一緒に連絡する。フリープロセスリ
ンクキュー８０５のヘッド９０２に対する指針９０１は
、ＧＯセグメント８０２の初め近くに存在する。ハ ブ
ロセス同期性 プロセス同期性は、同じタスク上で作業する２プロセス
の活動を調整することが要求されている。

同期性は、コミュニケーションするプロセスのアドレス
スペースに存在するデータ機構である信号機９０３一９
０４を用いて達成される。信号機は、事象発生を信号し
、メッセージのキューを処理するために用いられる。

この文中における事象とは、プロセスによって観察され
、他のプロセスにとって関０ある事柄である。事象は、
非同期オペレーションの完了であるかもしれず、あるい
はリソースの有用性であるかもしれない。プロセスは、
事象発生を信号するために２つの信号機オペレーション
を用いる。

一つのオペレーションは、信号を信号機に送り、他は、
信号機から信号をとらえる。（発信オペレーションは、
度々Ｖーオベレーションと呼ばれ、受信オペレーション
は、Ｐ−オペレーションと呼ばれる。

）発信オペレーションは、プロセスにデータあるいはデ
ータの準備ができているという信号を送らせる。

信号機は、他のプロセスが信号をとらえる準備のできる
まで、その信号を貯蔵する。かくして、発信プロセスは
、それがデータを送ったので、進行することが自由にで
きる。受信オペレーションは、規定の信号機を試験し、
そして、信号をとられる。信号がある場合、受信プロセ
スは実施を続ける。

しかし、信号機上に信号がない場合は、受信プロセスは
、待ち状態に入る。その後、信号機は、待ちキューのヘ
ッドに対する指針の役目をする。このプロセスは、他の
プロセスが、ある特殊な信号機に信号を送るまで、信号
機で待ち行列している待ち状態にとどまる。かくして、
信号機は、あるプロセスが信号をとらえるまで、その信
号を保持することができる。あるいは、信号機は、信号
がプロセスに送られるまで、そのプロセスを保持するこ
とができる。メッセージは、また、プロセスからプロセ
スヘパスされることができる。

メッセージは、信号および付加的情報と同じ現行の質を
有するかあるいはそのような質を有しない。

情報のある部分は、ハードウェアにより供Ｖ給され、ま
た、ある部分はメッセージを送ったプロセスの手順によ
り供給される。メッセージは、発信プロセスのプロセス
名を伴う。かくして、多くのプロセスは、信号機を通し
て、発信者の名称を付した情報を送ることができる。

メッセージ信号機は、プロセスによりとらえられるべく
待つているメッセージのキューを有するかもしれない。

信号機に関しては記憶マネジメント問題を提示しながら
、記憶スペースの必要条件が増減する。再び、問題は、
自由メッセージリンクのキューで解決される。

これらのリンクは、メッセージリンクを供艶給したり吸
収したりすることが必要であるとき、容易に見し、出さ
れることのできるセグメントの既知の場所に存在する。
信号機および信号機上に作られるキュー は、異なるプロセスにより共有されるので、全信号機機
機は保護される。

このことは、信号機を含んでいるセグメントのアクセス
を制限するハードウェアとソフトウェアの規定により達
成される。かくして、信号機は、信号機デスクリプタセ
グメントの中になければならず、そのセグメントの幾つ
かは「Ｇセグメントであるかもしれない（もしシステム
コミュニケーションが必要であるならば。）しかしなが
ら、すべてのＧセグメント（ＧＯを除く）は、信号機デ
スクリプクセグメントである。各信号機デスクリプタは
、信号機に対する指針を含む。

かくして、信号機に対する付加的保護を提供しながら、
信号機アドレスは、信号機デスクリプタを経由して発展
させられる。信号機セグメントは、セグメント内でセグ
メントナンバーおよび関連ロケーションを用いて、ある
いは直接にＧ、Ｄナンバーを用いて、論理的にアドレス
されることができる。

プロセスコントロールブロック機構 図４に関して、プロセスコントロールブロック（ＰＣＢ
）のフオ‐‐マットが示めされている。

プロセスコントロールブロック４００は、ＣＰＵ地位を
貯蔵するため、プロセスが利用することのできる主記憶
装置におけるストレージェリアである。ＰＣＢをアドレ
スすることは、表５に関連して上記に記述したようにし
て実施される。ＰＣ母旨針５０７（表５）は、表４の記
憶ロケーション０でプロセスコントロールブロックＰＣ
Ｂを有している。下方向への進行において、記憶ロケー
ションは、４バイトだけ増加し、一方記憶ロケーション
０から上方向への進行では、記憶ロケーションは、８バ
イトだけ増加していることに注目されるであろう。下方
記憶ロケーションは、０から正であるとみなされる。一
方、０から上方向のロケーションは、負の方向とみなさ
れる。上方向のロケーションは、任意であり、プロセス
コントロールブロックに含まれるかもしれないし、ある
いは含まれないかもしれない。また、１４８から１７６
のロケーションもまた任意である。（注意：記憶ロケー
ションのもとでの数字は、プロセスコントロールブロッ
クＰＣＢの０照合ロケーションから、バイトでの変位を
規定する。）バイト０から１６にいたる（但し１６を含
まず）バイトでスタートし、長さで４バイトである各プ
ロセスメインワードＰＭＷを伴い、四つのプロセスメイ
ンワードＰＭＷＯからＰＭＷ３が貯蔵されている。ブ。
セスメインワード肌ま、バイト０を占め、４部より成っ
ている。すなわち、能力バイト、優先順位バイト、状態
バイト、デコーダ延長バイトＤＥＸＴ。図１０ａからｉ
ｏｄに関しては、図１０ｂに示めされた能力バイト１０
０１の追加の詳細と共に、プロセスメインワードＰＭＷ
Ｏの詳細が示めされている。図１０ｂに関しては、最初
のビット１００５は、タイムアカンティング機能が、そ
のプロセスのために実行されているか否かを示めすため
のアカウンテイングモードビツトである。アカウンティ
ングモード１００５が、２進数０にセットされるとき、
タイムアカゥンティング機能は、プロセスのために実施
されない。一方、アカウンテイングモード１００５が２
進数１にセットされるとき、タイムアカウンティングは
実施されている。科学的モードビット１００６は、ゼロ
にセットされたとき、機械の科学的レジスタの貯蔵は実
施されず、図４で１４８から１７６のバイトでロケイト
している科学的レジスタの貯蔵エリアは、プロセスコン
トロールブ。ツクＰＣＢに存在しない。科学的モードビ
ット１００６が２進数１にセットされるとき、科学的任
意の特質が存在し、プロセスにおいて用いられる。そし
て、科学的レジスタ貯蔵エリアは、必要なとき、科学的
レジスタの内容を貯蔵するために用いられる。標準コー
ドセットが用いられていることを示めす位置における２
進数０を伴い、コードモードビット１００７は、標準コ
ードセットあるいは適性コードセットが、プロセスによ
り用いられているかどうかを示めす。一方、第３ビット
ポゼション１００７における２進数１は、適性コードセ
ットが用いられていることを示めす。能力バイトのビッ
トの残りは、ゼロにセットされる。懐先順位バイト１０
０２の詳細は、図１０ｃに示めされている。

図１０ｃに関して、優先順位バイト１００２の最初の４
つのビット１００８は、一定のプロセスコントロールブ
ロックＰＣＢと関連するプロセスの優先順位レベルをセ
ットするために利用される。各プロセスは１６レベルの
優先順位の一つが与えられており、それは競合プロセス
を順序だてるために用いられる。即ち、ィ 準備プロセ
スの中で進行されるプロセスを選定するため。

ロ プロセスをキューにおくためである。

優先順位は０から１５に減少する。一定の優先順位レベ
ルのためにＦＩＦ０（先入れ先出し）ルールが適用され
る。次の優先順位バイト１００２の４ビット１００９は
ゼロである。

図１０ｄに関しては、状態バイト１００３の詳細が示め
されている。

状態バイトは、プロセスコントロールブロックＰＣＢ４
００１こ組み合せられているプロセスに関する情報を提
供するために用いられる。活動用フィールドビットＡＩ
ＯＩＯは、プロセスが活動的であるとき、２進数１にセ
ットされる。中断フィールドＳＩＯＩＩは、プロセスが
中断しているとき、２進数１にセットされる。サブステ
ートフイールドＳＳＩＯ１２は、２ビットフィールドで
あり、プロセスの下記のサプステートを限定する。ィ
２進数００にセットされるとき、プロセスは不活発であ
る。

ロ ２進数０１にセットされるとき、プロセスは、準備
プロセスのキュー（Ｑ／ＰＲ／ＲＤＹ）で待機している
。

ハ ２進数１０にセットされるとき、プロセスは、信号
機のキュー（Ｑ／ＰＲ／Ｓ）で、信号機上で待機してい
る。

ニ ２進数１１にセットされるとき、プロセスは、プロ
セッサにより実施されている。

中間オペレーションフィールド（ＭＯ１）１０１３は、
ィンタラプトが生じるとき、２進数１にセットされ、命
令の実施中−すなわち、プロセスの完了前に備えられる
。

拡大した袋贋モードビットＥＸＴＤＩＯ１４は、プロセ
スが機械のエミュレーションモードである拡大した装置
モードで操作されるとき、１にセットされる。ビット１
０１５と１０１６は、０にセットされる。プロセスメイ
ンワードＰＭＷＯの第４バイトは、装直拡大数を含み〜
システムがエミュレーションモードにあるとき利用され
る。プロセスメインワードＰＭＷＩは、プロセスコ Ｚ
ントロールブロックＰＣＢの、バイト４一７に貯蔵され
る。

ＰＭＷＩの詳細は、図１０ｅに示めされている。ステー
タスバイト１０１ ６は、ＰＭＷＩにおける最初のバイ
トであり、ステータスレジスタ内容を貯蔵する。マルチ
プロセッサバイトＭＰＺＩＯ１８は、マルチプロセッサ
構造において重要である。さもなければ、このフィール
ドは０である。プロセスメインワードの第２および第４
バイトは、それぞれＭ旧２フィールド１ ０ １ ７お
よび１ ２０１９であり、それは通常のオペレーション
のためには０でなければならない。

プロセスメインワードＰＭＷ２は、プロセスコントロー
ルブロックのバイト８から１１を占め、図１０ｆでより
詳細に示めされている。

図１０に２関しては、ビット４からビット３１のフィー
ルドは、プロセスが待ち状態あるいは中断状態にあると
き、ＰＣＢが結合する信号機の論理名（ＳＥＣ、ＳＲＡ
）１０２１を含む。例外クラスおよびタイプ１０２３は
、プロセスが例外のあとで中断状態３に入る原因となる
ィンタラプト様の例外のクラスとタイプを含む。ビット
４から１５のフィールドは、プロセスが、上記にのべた
ビットに先立って、異る状態にあるとき、無意味な１０
２２である。 ３プ
ロセスメインワードＰＭＷ３は、ＰＣＢ４００において
、バイト１２から１５を占め、装置拡大テーブルを指し
ている。ＰＭＷ３の詳細に関する図１０ｇに関して、Ｄ
ＥＴＳＺフィールド１０２４は、テーブルにおけるェン
トリの数を限定し、そして、もしこのフィールドがゼロ
であるならば、装置拡大はプロセスに許されない。ＤＥ
ＴＡフィールド１０２５は、１＆ゞィトの単位で装置拡
大テーブルの絶対アドレスであり、ＤＥＴＳＺが０でな
い場合にのみ重要である。装置拡大テーブルは、ＤＥＴ
ＳＺェントリより成り立っている。各ェントリは１バイ
トサイズである。テーブルのＤＥ×Ｔｔｈェントリは、
プロセスが装置拡大モードＤＥ×Ｔで活動する能力を限
定する。ＤＥ×Ｔ山バイトが０であるとき、装置拡大ナ
ンバーＤＥ×Ｔは許されず、一方もしＤＥ×Ｔ山バイト
が１であるならば、装置拡大ナンバーＤＥ×Ｔは許され
る。０と１以外のＤＥｘＴの値は、違法である。

（図１０ａＤＥ×Ｔナンバー１００４参照）ＰＣＢ４０
０のバイト１６から２３は各々２つのアドレススペース
ワードＡＳＷＯとＡＳＷＩを含む。

各ＡＳＷはセグメントテーブルワードのアレイを指す指
針を含む。ＡＳＷＯとＡＳＷＩの両方は、それぞれ、図
１０ｈで示めされている同じフオーマットを有する。

セグメントテーブルワードのアレイのサイズは、アレイ
におけるセグメントテーブルワードの数により限定され
、典型的に、ＡＳＷＯのためには６、およびＡＳＷＩの
ためには８を含む。ＳＴＷＳＺフイールド１０２６は、
セグメントテーブルワードのアレイのサイズを表示する
。セグメントテーブルワードアレイフイールドＳＴＷＡ
Ｉ ０ ２ ７は、１０ゞイトの単位でアレイの絶対ア
ドレスを含む。即ち、アレイの絶対アドレスは、バイト
で１６倍のＳＴＷＡである。バイト２４から２７は、図
１０ｉで更に詳細に示めされている例外ワードＥＸＷを
含む。

例外ワードは、プロセスメインワードＰＭＷ２に貯蔵さ
れているように、そのクラスに応じて、プロセス例外に
つづいてとちれる行動を限定する例外クラステーブルを
指す指針（ＳＥＧ、ＳＲＡ）１０２９を含む。（図１０
ｆ参照）例外ワードＥＸＷのＭＢＺフィールド１０２８
は０でなければならない。ＰＣＢの３１を通してバイト
２８に位置する堆積ワードＳＫＷは、プロセスが進行し
ていないとき、プロセスの堆積のＴレジスタのトップの
値を含み、図１０ｉで更に詳細に示めされている。

図１０ｉに関しては、バイト０と１は、ＴＡＧフィール
ド１０３０を限定する。ＴＡＧは、その内容によってデ
スクリプタのタイプを表示し、ＳＫＷにとって０でなけ
ればならない。ＳＫＷのビット２と３は、保護の目的で
、堆積の区別したアドレスに組み合わされたりングナン
バーを含むＲＩＮＧフィールド１０３１を含む。ビット
４から３１は、セグメントナンバーＳＥＧを含み、セグ
メント関連アドレスＳＲＡＩ０３２は、セグメントテー
ブルに記述されるセグメントを確認し、そして、セグメ
ント内のセグメント関連アドレスを確認するフィールド
である。堆積ワードＳＫＷは、プロセスが進行状態を去
る度毎に更新される。堆積ワードは、プロセスが進行状
態になる度毎に、Ｔレジスタの内容を回復するために用
いられる。Ｚこの最後の場合において、ＴＡＧＩ０３０
とＲＩＮＧＩ０３１はゼロになるように試験される。さ
もなければ、違法ＰＣＢ例外が発生する。ＰＣＢ４００
のバイト３２から３５は、時々ＩＣＣと呼ばれる。

命令カウンタ内容ワードＩＣＷを含Ｚむ。図１０ｋに関
しては、命令カウンタワードＩＣＷの詳細が示めされて
いる。その中でＴＡＧフィールド１０３３は、２進数０
０を含まなければならない。（即ち、ゼロ以外の値は、
命令カウンタでは違法である。ビット２と３を占める現
行Ｒ川Ｇフィールドは、メインストレージに対するアク
セス権利の決定に利用されるプロセスの現行のリング数
を限定する。ビット４から３１は、実施される次の命令
のアドレスを限定するセグメントナンバーとセグメント
関連アドレスＳＥＧ，ＳＲＡＩ０３５を限定する。バイ
ト３ ６から３９におけるＭＢＺフイールドは、０でな
ければならない。

（注意：Ｍ旧Ｚフィールドは、常に０でなければならな
いフィールドを表示する）。Ｍ旧Ｚは、名称Ｊ、Ｐから
アクセスされる度毎に試験される。もしそれが０でなけ
れば、違法なＰＣＢ例外が発生する。堆積ベースワード
ＳＢＷＯ一２は、プロセスコントロールブロック４００
でバイト４０−５１を占める。

これらのワードは、図１０１でより詳細に示めされてい
る同じフオーマツトを有する。これらは、堆積オペレー
ション中に利用される。そして、用いられるときはいつ
でも、それらのＴＡＧフイールド１０３６とＲＩＮＧフ
イールド１０３７は、ゼロでなければならない。さもな
ければ違法なＰＣＢ例外が発生する。ビット４から３１
は、各々リング０，１および２のために堆積セグメント
の最初のバイトの区分されたアドレス（ＳＥＧ、ＳＫＡ
）１０３８を含む。プロセスコントロールブロック４０
０のバイト５２から８３は、ベースレジスタ貯蔵エリア
（８ワード）のためにリサーブされたスペースである。

バイト８４から１４７はすべての一般的レジスタの値（
１６ワード）を貯蔵するために利用される貯蔵エリアで
ある。バイト１４８から１７９は、科学的レジスタ（８
ワード）を貯蔵するために利用される貯蔵エリアである
。５個のダブルワードは、ＰＭＷＯワードにおけるアカ
ウンテイングモードピツトがセットされたとき、タイム
アカンティング目的のために、ＰＣＢゼロアドレス上の
ＰＣＢ４００で与えられる。

これらのワードは、ＰＣＢアドレスマイナス８からＰＣ
Ｂアドレスマイナス４０にロケィトする。各ワードは、
ゼロで満たされるビット５２−５３を伴い、最初のその
５２ビットにおいて、１００世分の１秒単位で表示され
るタイム、あるいはタイムインターバルを含む。残余の
タイムアウトダブルワードＲＴ０（ＰＣＢにおいて０よ
り上の最初の８バイト）は、タイムアウト例外が発生す
る前に、プロセスに代って、プロセッサにより実際に消
費される時間量を含む。ＰＴＯワードは、下記の方法に
より更新される。即ち、プロセスが、進行状態を退去す
る度毎に、プロセスタイマー値は、ＲＴＯワードに貯蔵
される。プロセスが進行状態に入る度毎に、プロセスタ
イマー値は、ＲＴＯから移送される。バイト７から１５
における進行時間アカウンテイングＲＵＡダブルワード
は、プロセスが進行状態にあるとき、プロセッサタイム
の全量を規定するタイムカウンターである。

アカウントされる時間は、プロセスに代って、独占的に
プロセッサにより実際に消費される時間である。ＲＵＡ
ワードは、下記の方法により更新される。プロセスが進
タ行状態を退去する度毎に、プロセスタイマーＰＴの値
は、読み取られる。ＲＴＯとＲＴの内容の相違は、ＲＵ
Ａに加えられる。

（従って、ＰＴ値は、ＲＴＯに貯蔵される。）プロセス
が中断中の時間は、計算されないことに０注意すること
。ＲＴＯとＲＵＡワードは、もしアカウンテイングモー
ドビツトが０にセットされたとしても更新される。しか
し、ＣＥＴ、ＲＴＡ、およ ′びＷＴＡワード（後に記
述される）は、プロセスメインワードＰＭＷＯが１にセ
ットされる場合にのみ、プロセスコントロールブロック
に提供される。これらは、この場合にのみ更新される。
バイト１７から２３における待ち時間アカウンティング
ＷＴＡワードは、プロセスが待ちの状態にあるときリア
ルタイムの全量を規定するりアルタイムカウンターであ
る。ＷＴＡワードは、下記の方法で更新される。プロセ
スが待ちの状態退去する度毎に、日時計値の時間ＴＯＤ
が読み取られ、ＴＯＤ値マイナスＣＥＴ値ワードは、Ｗ
ＴＡワードーこ加えられる。バイト２４から３１に位置
する準備タイムアカウティングＲＴＡは、プロセスが準
備の状態にあるとき、リアルタイムの全量を規定するり
アルタイムカウンターであるダブルワードであるＲＴＡ
は、下記の方法で更新される。

即ち、プロセスがＺ準備の状態を退去する度毎に、日時
計時間値ＴＯＤが読み取られる。そしてＴＯＤの内容マ
イナスＣＥＴの内容がＲＴＡに加えられる。バイト３２
から３９における現行ェントリタィムＣＥＴダブルワー
ドは、プロセスが下記の状態２の一つに入る日時を含む
。

即ち、準備、待ち、進行、および中断。システムベース
機構 図６に関して、システムベース６００のフオ−マットが
示めされている。

システムベースは、絶２対主記憶装置中に存在し、ファ
ームウェアにより発展させられ、読み取ることができる
が、書き込むことのできない境界アドレスレジスタ（Ｂ
ＡＲ）を経由して、アクセスすることができる。

３境界アドレス
レジスタＢＡＲは、ハードウェアのためにリザーブされ
た主記憶装置中のエリアの下にあり、そして「ハードウ
ェアとシステムベース６００のためにリザーブされた記
憶装置中でこのエリアを分解する。現在の図６に関して
は、シ３ステムべ−ス６００は、現在進行中のプロセス
のために、ジョブステップナンバーとプロセスグループ
ナンバー（Ｊ、Ｐ）を含む多くのシステム特性を含む。
プロセスＪ、Ｐの論理名から対応するプロセスコントロ
ールブロックＰＣＢの絶対アドレ４スが得られる。Ｊテ
ーブルのサイズとアドレスは、Ｊテーブルワード（ＪＴ
Ｗ）の内容によって限定される。

このワードは、ＢＡＲレジスタにより限定されるアドレ
スに位置する。ＪＴＷのフオーマツトは図１１ａの示め
されている。図１２上のサイズ（ＪＴＳＺ）１１０１あ
るいはＪテーブル１２０４は、２５５にいたるヱントリ
であるかもしれないＪテーブル１２０４において、ェン
トリの数を限定する。

ＪＴＳＺＩＩＯＩ‘ま、８ビットの正の整数である。も
しＪがＪＴＳＺより大きければ、Ｊテーブル例外のアウ
トが発生する。Ｊテーブル１２０４の絶対アドレスは、
Ｊテーブル指針１１０２を１６で掛けることにより得ら
れる。

Ｊテーブル１１２０４はＪテーブルエントリを含み、そ
のフオーマットは図１１ｂで更に詳細に示めされている
。各Ｊテーブルェントリは「Ｊテ−ブル指針１１０４を
１６で掛けることによって得られるＰテーブル１２０５
の絶対アドレスを限定する。ＰテーブルのサイズＰＴＳ
ＺＩ Ｉ０３は、Ｐテーブルにおけるェントリの数を限
定する。ＰＴＳＺは、Ｐテーブルにおいて、ヱントリの
数を示めすために、典型的に０から２５５に変化するか
もしれない８ビット正の整数である。もしＰが、ＰＴＳ
Ｚｏより大きければ、Ｐテーブル例外のアウトが発生す
る。Ｐテーブル１２０５の各ェントリは、プロセスコン
トロールブロック指針１１０７を１６で掛けることによ
って、プロセスコントロールブロック（ＰＣＢ）１２０
６の絶対アドレスを限定する。現在ィンジケィタＰＩＩ
０５は、２進数０にセットされたときＰＣＢ１２０６の
不在を表示し、２進数１にセットされたとき、ＰＣＢの
存在を表示する。現在ィンジケィタＰＩＩ０５が０であ
ることがわかるとき、空位のＰテーフルェントリ例外が
発生する。

Ｐテ−ブルインジケイタ（図１１ｃ）のビット１から７
は、０（ＭＢＺ）１１０６でなければならない。さもな
ければ、違法なＰテーブルェントリ例外が発生する。シ
ステムベース６００のアドレスＢＡＲプラス４で、図１
１ｄで更に詳細に示めされているＧテーブルワード（
ＧＴＷ）のフオーマツトバイトがある。

図１２００のＧセグメントテーブル１２１２のサイズと
アドレスはＧテーブルワード（ＧＴＷ）の内容によって
限定される。

Ｇテーフル１２１２のサイズ（ＧＴＳＺ）１ １０８は
、典型的に、２５５にいたるエントリであるかもしれな
いＧテーブルにおけるヱントリの数を限定する。ＧＴＳ
Ｚは、８ビット正の整数である。もしＧナンバーがＧＴ
ＳＺより大きければ、Ｇテーブル例外のアウトが発生す
る。Ｇテ−ブル１２１２の絶対アドレスは、Ｇテーブル
指針１１０９を１６で掛けることによって得られる。Ｇ
セグメントテーブルェントリのフオーマツトは、２ワー
ドサイズ（８バイト）を有しており、Ｇセグメントデス
クリプタと呼ばれる。Ｇセグメントデスクリプタのフオ
ーマットは、図１１ｅと１１ｆに詳細に示めされている
。すべてのＧセグメントデスクリプ外ま直接的であり、
それ故に、間接ビット１，１１１１は０でなければなら
ない。さもなければ、違法セグメントデスクリプタ例外
が発生する。現在インジケィタＰＩＩＩＯ‘ま、２進数
１にセットされたとき、セグメントが、当該デスクリプ
タ対応するセグメントナンバーのために、主ストレージ
で限定されることを表示する１ビットフィールドである
。一方、もし現在ィンジケイタＰＩＩＩＯが０にクリア
したとすれば、セグメントは、限定されず、セグメント
デスクリプタへの照合は、行くえ不明のセグメント例外
を生じる。得られるビットＡＩｌ１２は、セグメントが
得られるか否かを表示する１ビットフィールドである。
それは、もしこのセグメントが限定されるとするならば
（即ち、Ｐは２進数１に等しい）、検査されるにすぎな
い。さもなければ、それは無視される。もちいられるフ
ラッグフィールドＵＩＩ１３は、セグメントがアクセス
されているか否かを表示する。もしＵビットが２進数０
にセットされていれば、セグメントは、アクセスされて
いない。一方もしＵフィールドが２進数１にセットされ
ていれば、セグメントはアクセスされている。書き込ま
れた、フラッグフイールドＷＩＩ１４は、セグメントが
書き込まれているかどうかを表示する。もし、Ｗが２進
数０にセットされていなければ、セグメントは書き込ま
れていない。一方もしＷが２進数１にセットされていれ
ば、セグメントは書き込まれている。Ｇセグメントデス
クリプ夕のゲートインジケィタＧＳＩＩ １５は、２進
数０１にセットされなければならない。さもなければ、
違法なセグメントデスクリプタ例外が発生する。このこ
との理由は、Ｇセグメントは、常に、信号機を含まなけ
ればならないということである。（即ち、逆は真実では
ないとしても、すべての信号機が、Ｇセグメントの中に
あることは必要ではない。）そして信号機上の命令は、
ＧＳコードが２進数０１であることを要求している。セ
グメント１２１４のベースの絶対アドレスは、図１１ｅ
のＧセグメントデスクリブトにおいて、２４ビットベー
スフイールド１１１６によって限定される。このフィー
ルドの内容は、絶対アドレスを得るために１６倍増され
る。図１１ｆのＧセグメントデスクリプタの第２のワー
ドは、Ｇテーブル１２１２において、ビットポゼシヨソ
３２から６３を占める。ＲＳＵフイールド１１１７、ビ
ット３２から３９はソフトウェア使用のためにリザーブ
され、そして、この場合におけるように、Ｇセグメント
デスクリプタとして用いられた時は、一般的に無視され
る。ＭＢＺフィールド１１１８は、０でなければならな
い。さもなければ、違法なセグメント例外が発生する。
Ｍ欧フィールド１１１８は、ビット４０から５０を占め
るので、それは、小さいセグメントＳＩａＮのためのフ
イールドであるＳＩＺＮフイールド１１１９をセットす
る。従って、すべてのＧセグメントは、小さいセグメン
トタイプでなければならない。セグメントＳＩＺＮＩＩ
Ｉ９は、セグメントにおいてバイトの数を限定する１２
ゞィト正の整数であり、セグメントサイズは、１６の倍
数として説明される。それ故に、Ｇセグメント１２１４
のためのセグメントサイズは、ぞ６バイトを越えること
ができない（小セグメント）。再び図６のシステムベー
ス６００に関連して、ＢＡＲプラス８とＢＡＲプラス４
４の間に位置する９システム例外セルワ−ドがある。

システム例外セルワードＥＸＣのフオ−マットは、図１
１ｇに示されている。信号線は、システム側外が発生す
るときメッセージを、目的のプロセスに伝送するために
用いられるので、これらの信号機に対する指針は、シス
テム例外セルと呼ばれているロケーション毎に−システ
ム例外のクラスにつき一つ一記憶菱瞳の９ロケーション
に見し、出される。ＭＢＺフィールド１！２０は、２進
数０にセットされなければならない。さもなければ、シ
ステムチツクが発生する。各例外セル（ＥＸＣ）は各々
システム名Ｇ、ＤＩ１２１と１１２２を含む。システム
ベース６００のＢＡＲプラス４４に位瞳するチャンネル
例外セルは、前に検討したシステム例外セルに類似する
フオーマットを有し、チャンネル例外が発生するとき、
目的のプロセスヘメッセージを伝送するために用いられ
る信号機のシステム名ＧＯを含む。内部プロセッサキュ
ーワードＩＰＱＷは、ＢＡＲプラス４８ではじまり、位
置する。

そのフオーマツトの詳細は、図１ １ｈに示めされてい
る。ＩＰＱＷワードは、照合数字９０５および８０５で
図９に示されているように、準備プロセスキュー（Ｑ／
ＰＲ／ＲＤＹ）のペットを指している。準備プロセスの
キュー（ＱノＤＲ／ＲＯＹ）は、準備状態にあＺるすべ
てのプロセスを結合する。それは準備プロセスキューの
トップを指すことにより、ＩＰＱＷワードのＱ／ＰＲ／
ＲＤＹーフイールド１ １２４のＨＥＡＤにより照合さ
れる。Ｑ／ＰＲ／ＲＯＹ−フィールド１ １２４のＨＥ
ＡＤは、ＧＯセグメントと呼ＺばれるＧセグメントナン
バー０のベースから、Ｑ／ＰＲ／ＲＤＹの最初のバイト
への変位である１６セット正の整数を含む。もしこのＱ
／ＰＲ／ＲＤＹビットフィールドが０であるならば、準
備キューは、空席であるとみな２される。

ＭＤＺフィールド１ １２３は、０でなければならない
。さもなければ、システムチェックが発生する。システ
ムベース６００のＢＡＲプラス５２で、初期と現行のリ
トラィカウントのストレージが示されている。

そして、そのフオーマツトは、図１１ｉで詳細に示めさ
れている。ＮＦＳフィールド１１２５は、非機能ストレ
ージフイールドであり、システムベースにより利用され
ない。初期リトラィカゥントフィールド１１２６と現行
リトラィカウントフィールド１１２７は、機械エラーが
なされて、機械フェール例外条件を生ずる前に、自動命
令リトラィが実施される回数を制御するために用いられ
る。それらは、リセットリトライカウント（ここでは示
されていない）により同じナンバーで移送される。図１
１ｊで示されているように、進行プロセスワード（ＲＰ
Ｗ）は、システムベース６００のＢＡＲプラス５６に貯
蔵され、モノプロセツサ構造の場合に、その優先順位を
伴い、進行プロセスの名称を貯蔵するために用いられる
。

ＮＦＳフィールド１１２８と１１３１は各々非機能スト
レ−ジフィールドであり、どの施設によっても、どんな
目的にも用いられることができるが、一般に、システム
ベースによっては用いられない。進行プロセスの優先順
位レベルは、ＰＲＩフィールド１１２９に貯蔵される。
非同期トラップビットは、ＡＢフィールド１１３川こ貯
蔵される。一方、非同期トラツプリングは、ＡＲＮフィ
ールド１１３２に貯蔵される。モノプロセツサ構造の場
合、進行プロセスの論理名Ｊ、Ｐは、Ｊ、Ｐフィールド
１１３３に貯蔵される。図１１ｋに示されている絶対テ
ーブル指針ワードは、システムベース６００のＢＡＲブ
ラス６０に位置し、そして、ＢＡＲの内容をＩＳＬプロ
グラムにおけるすべての絶対アドレスに加えることによ
り、初期システム、ロード（ＩＳＬ）プログラムにおい
て、絶対アドレスを初期設定するために、初期システム
ロードにおいて用いられる。

絶対テーブル指針１１３５は、絶対テーブル（示されて
いない）の位置を限定する。絶対テーブルサイズは、Ａ
ＴＳＺフィールド１１３４により示されている。図１１
１に示されているＣＰＵシリアルナンバーワードはＢ
ＡＲプラス６４に位置する４バイトワードであり、ＣＰ
Ｕシリアルナンバーフイールド１ １３６において、Ｃ
ＰＵのシリアルナンバーを含む。

図１１ｍに示されている主ストレージ上限ワードは、Ｂ
ＡＲプラス６８に位置し、主ストレージにおいて最後に
得られるワードの絶対アドレスを与えることにより、主
ストレージ上限１１３９を表示する。ＢＡＲプラス７２
で、初期システムロードＩＳＬデバイスチヤンネルナン
バー（ＣＮ）１１４０とハ−ドウエアデバイスチヤンネ
ルナンバー（ＣＮ）１１４１を提供するため、図１１ｎ
に示されているワード位置する。

コンピュータシステムにおいて用いられる装置のタイプ
とサブタィプは、各々フィールド１１４３と１１４４に
おけるハードウエアデバイスタイプワード（図１１ｏ）
によって示めされており、そこでは、ＲＳＵフィールド
１ １４２が、ソフトウエアのためにリザーブされてい
る。

このワードは、ＢＡＲプラス７６で、システムベースに
おいて見し、出される。図１１ｐに示されている同様な
タイプフオマートを有する同様なワードは、初期のシス
テムロードにおいて用いられる装置のタイプとサプタイ
プを含む。このワードは、ＢＡＲプラス８０に位置して
いる。コンピュータのリスタートボタンが押されたとき
、シミユレーションしたＶーオベレーシヨンが、信号機
上で実施され、準備状態に入る。

この信号機に対する指針は、システムベース６００のＢ
ＡＲプラス滋でみし、出され、リスタートセルコールと
呼ばれ、図１１ｑに示されているフオーマットを有する
。このフオーマットは、上に記述されたシステム例外セ
ルに類似しており、各々Ｇフイールド１１４９と○フイ
ールド１１５０における信号機のシステム名Ｇ、Ｄを含
む。ＭＤＺフィールド１１４８は０でなければならない
。コンピュータシステムに一つ以上のプロセッサがある
場合には、マルチプロセス拡大のためにＢＡＲプラス聡
で、システムベース６００でワ−ドが提供される。この
ワードの詳細は、図ｌｒに示めされている。システムベ
ースとプロセスコントロールブロック使用の例図１２に
関連して、いかにシステムベースがユーザセグメント、
システムセグメント、あるいは、プロセスキュー準備（
Ｑ／ＰＲ／ＰＤＹ）セグメントをアドレスし、アクセス
するために、プロセスコントロールブロックとの組み合
せで利用されることができるかに関する１例が示されて
いる。

主記憶装置１２００は、ハードウヱア使用のためにリザ
ーブされたポーション１２００を有している。境界アド
レスレジスタＢＡＲ１ ２０２は、ハードウエアのため
にリザーブされたメモリ１２０３のポーシヨンからシス
テムベース１２１５を分離する。境界アドレスレジスタ
ＢＡＲ１２０２は、境界アドレスレジスタの内容を、シ
ステムベースで要求されている。アイテムの４バイト単
位で転位に加えることにより、システムベース１２１５
でアイテムをアドレスするために利用される。このアド
レスは、その後、要求されているシステムベースにおい
てアイテムの最初のバイトを指す。図１２において、Ｂ
ＡＲ１２０２は、Ｊテーブルワード（ＪＴＷ）を指して
いる。Ｊテ−ブルワードは、前に検討したように、Ｊテ
ーブル１２０４を指す指針を有する。図５に示されてい
るＪナンバーにインデックスすることによって、Ｊテー
フルェントリ１２１６が得られる。Ｊテーブルェントリ
で、Ｐテーブル１２０５の絶対アドレスを指すＰテーブ
ル指針がある。Ｐテーブル１２０５内でＰナンバー（図
５参照）にインデックスすることにより、プロセスコン
トロールブロック１２０６の絶対アドレスが得られる。
プロセスコントロールブロックＰＣＢ１２０６で、前に
示された如く、二つのアドレススペースワードＡＳＷＯ
とＡＳＷＩがある。

ベースレジスタ１２０１におけるセグメントテーブルナ
ンバーフイールドＳＴＷの高順位ビットは、これらの二
つのアドレススペースワードの一つにアクセスするため
に用いられる。この場合において、ＡＳＷＩであり、そ
れは、セグメントテーブルワードアレイＳＴＷＡ１２０
８を指すセグメントテーブルワードアレイＳＴＷＡ指針
を有する。ベースレジスタ１２０１のセグメントテーブ
ルナンバーＳＴＮと共に、８セグメントテーブルワード
の一つは、８セグメントテーブル１２１０の一つを指す
ＳＴＷＡ１２０８で、アクセスされる。その後、ベース
レジスタ１２０１からのセグメントテーブルエントリＳ
ＴＥは、セグメントデスクリプタが位置しているセグメ
ントテーブル１２０１で、２５６エントリの一つのェン
トリをするために利用される。その後、セグメントデス
クリプ外ま、ユーザセグメント１２１１をアクセスする
ために利用される。信号機を貯蔵するために利用される
システムセグメント１２１４をアクセスするために、Ｇ
テーブルワードＧＴＷは、システムベース１ ２ １
５で利用される。Ｇテーブルワードのアドレスは、シス
テムベースにおけるＧテーブルワードの転位を境界アド
レスレジスタＢＡＲ１２０２に加えることにより得られ
る。（図６参照）ＧテーブルワードＧＴＷは、Ｇテーブ
ル１ ２ １２を指すＧテーブル指針を含む。

システムに得られるＧナンバーを利用し、そしてＧテー
ブルにおいてインデックスすることにより、Ｇセグメン
トデスクリプタはアクセスされる。そして、それは、シ
ステムセグメント１２１４をアドレスするために利用さ
れる。同様に、システムベース１２１５は、準備プロセ
スキューセグメント（Ｑ／ＰＲ／ＲＤＹ）セグメント１
２１３を指す内部プロセッサキューワードＩＰＱＷをロ
ケイトすることによりＱ／ＰＲ／ＲＤＹ１２１３をアク
セスするために用いられる。

制御装置図１３ａ−１３ｃに関して、制御装置の詳細が
示される。

制御装置は、たとえ中央処理装置（ＣＰＵ）から分解し
て示されているとしても、実際には、ＣＰＵの１部分で
あり、コントロールアトアユニツトＣＳＵ１ ３０１、
コントロールアトアィンターフェィスアダプタＣＩＡ１
３０２と付属サブユニツト、コントロールストアローダ
ＣＳＬ１３０３、およびコントロールユニットＣＬＵ１
３０４から成っている。コントロールアトアユニツトＣ
ＳＵ１ ３０ １は、コントロールとロードユニットＣ
ＬＵ１ ３０４およびコントロールストアインターフェ
イスアダプタＣＭ１３０２を経由して、コントロールス
トアローダＣＳＬ１３０３からマイクロ指令を受ける。

通常のオペレーティング条件下では、マイクロプログラ
ムは、システム初期設定中に外部ソースから移送され、
機械の永久的コ／ントロール機能となる。しかしながら
、コントロールストアユニットＣＳＵ１３０１は、種々
な中央処理装置ＣＰＵ１３０６のオペレーションモード
を提供する方法で、再移送され初期設定される能力を有
する。ＣＳＵ１３０１の制御のもとでＣＰＵのオペレー
ションの下記のモードが得られる。Ｍ ネイテプモード ‘ロ）エミュレーションモード レ一 同時的ネイテブおよびエミュレーションモード０
診断モード この能力は、ＣＳＵに存在するマイクロ命令が、エミュ
レーションユニット１３１６、演算論理ユニットＡＬＵ
１３１７、命令取り出しユニツ′トＩＦＵ１ ３１ ８
、アドレスコントロールユニットＡＣＵ１３１９および
データマネジメントユニットＤＭＵ１３２１の如きすべ
ての他のＣＰＵ機能ユニットのオペレーションを制御す
るために用いられるマイクロオペレーションのソースで
ある。

また中央処理装置ＣＰＵ１３０６の中には〜前に記述し
た一般レジスタ１３０７、ベースレジスタ１３０８、科
学レジスタ１３０９、Ｔーレジスタ１３１０、ステータ
スレジスタ１３１１、命令カウンタＩＣ１３１２、およ
びハードウエアコントロールマスクレジスタ１３１３が
示される。典型的に、コントロールストアユニットＣＳ
Ｕ１３０１は、読み取りノ書き込み、ランダムアクセス
ストァ（ＲＡＭ）と結合した鰍２函式集積回路プログラ
ム読み取りのみの記憶装置（ＰＲＯＭ）である。

それは、典型的な１５０十１セコンド読み取りサイクル
と４５０十１セコンド書き込みサィクールを有する。コ
ントロールストアの各位贋は、一つの縄ビットマイクロ
命令ワード（後で更に十分に記述する）を貯蔵し、各マ
イクロ命令ワードは一つのＣＰＵサイクルを制御する。
コントロールストアユニットＣＳＵ１３０１のコントロ
ールストアの各位贋が読みとられるので、その内容は、
各シグナルがＣＰＵ内で特定のオペレーションを生じさ
せる原因となる。マイクロオペレーションコントロール
シグナルを提供するマイクロオペレーションデコーダに
より解読される。タ マイクロ命令ワード内でロケーシ
ョンをグル−プにすることにより（後で詳細に記述する
）、特定のＣＰＵオペレーションあるいは命令を実施す
ることのできるコントロールストアシーケンスが得られ
る。各命令がＣＰＵで開始されるにつれて、オプーコー
ド内の一定のビットは、コントロールストアスターティ
ングシーケンスを決定するために用いられる。命令解読
機能によりセットまたはリセットされる一定のフロップ
（示めされていない）の試験は「コントロールストアメ
モリーが、必要なとき、更に特定のシーケンスにブラン
チすることを許可する。

コントロールストアインターフェースアダプタＣＭ１３
０２は、図１３ｂのコントロールストアメモリ１３３３
のオペレーションを指示するために、コントロールスト
アユニット１３０１、データマネジメントユニットＤＭ
Ｕ１３２１、アドレスコントロールユニットＡＣＵ１３
１９、および演算論理ユニットＡＬＵ１３１７と通信す
る。

５ＣＭ１３０２は、コントロールストアアドレス変更、
試験、エラー検査、およびハードウェイアドレスジェネ
レーションの論理を含む。

ハードウェイアドレスジェネレーションは、一般に、ェ
フーシーケンスの開始アドレスを発展させるため、ある
いは、初期設定シーケンスのために利用される。データ
マネジメントユニットＤＭＵ１ ３２ １は、ＣＰＵ１
３０６とメインメモリおよび／あるいは、図１に示めさ
れているバッファストアメモリ間のィンタフェィスを提
供する。

どのユニットが、他のユニットが必要とする情報を含ん
でいるかを認識し、その情報を適当な時に、ＣＰＵレジ
スタの中にストロークすることは、データマネジメント
ユニットの責任である。データマネジメントユニットＤ
ＭＵは、また、部分的書き込みオペレーション中にマス
キングを実施する。命令取り出しユニットｍＵ１３１８
は、ＤＭＵ１ ３２ １，ＡＣＵ１ ３ １ ９，ＡＬ
Ｕ１ ３ １ ７およびＣＳＵ１３０１とインタフェイ
スし、命令を与えられるＣＰＵを維持する責任がある。

命令取り出しユニットは、現在の命令の完了前に、その
レジスタ内で得られる次の命令を有する。この能力を提
供するために、命令取り出しユニットｍＵ１３１８は、
通常一つ以上の命令を含む一つの１２バイト命令レジス
タ（示めされていない）を含む。更に、ＩＦＵは、ＣＳ
Ｕの制御のもとで、命令が実際に必要とされる前に、メ
インメモリから情報（命令）を要求する。かくして、そ
の１２バイト命令レジスタを絶えず更新し続ける。命令
はかくして、通常使われていないメモリサイクルの手段
で実施される。命令取り出しユニットは、また、各命令
を解読し、命令の長さとフオーマットを他のユニットに
知らせる。アドレスコントロールユニットＡＣＵ１ ３
１ ９は、ＣＩＡを経由してＡＦＵ，ＡＬＵ，ＤＭＵお
よびＣＳＵと通信する。

ＡＣＵ１３１９は、ＣＰＵにおけるすべてのアドレス発
展に責任がある。ＡＣＵのすべてのオペレーションは、
ユニット間の、およびユニット内の転送も含めて、ユニ
ットにおけるＣＳＵマイクロオペレーションとロジック
により指示される。ＡＣＵの通常サイクリングは、命令
のタイプによるよりはむしろ、命令におけるアドレスの
タイプにより異る。アドレスタイプに応じて、ＡＣＵは
、命令において、各アドレスのために種々なオペレーシ
ョンを実施することができる。ＡＣＵは、また、そのセ
グメントナンバーと共に、８個の最も最近用いられたメ
モリセグメントのベースアドレスを典型的に貯蔵する理
想記憶装置１３１９ａを含む。

メモリリクエストがなされる度毎に、セグメントのベー
スアドレスがすでに発展され貯蔵されたかどうかを決定
するため、セグメントナンバーは、連想記憶装置に対し
て検査される。もしベースアドレスが連想記憶装置１３
１９ａに含まるとすれば、このアドレスは、絶対アドレ
ス発展において用いられ、そして相当の時間量が節約さ
れる。もしベースアドレスが連想記憶装置１３１９ａに
含まれていなければ、それは、メインメモリテーブルを
アクセスすることにより、発展させられる。しかしなが
ら、セグメントのベースアドレスが発展させられたあと
で、それは、将釆の照合のために、セグメントナンバー
と共に、君島想記憶装置の中に貯蔵される。演算と論理
ユニットＡＬＵ１ ３１ ７は「 ＡＣＵ，ＩＦＵ，Ｄ
ＭＵ、およびＣＳＵとインタフエイスしている。

その第一の機能は、ＣＰ川こより要求されている演算オ
ペレーションとデータマニピュレーションを実施するこ
とである。演算論理ユニットオペレーションは、コント
ロールストアユニットＣＳＵ１３０１からのマイクロオ
ペレーションコントロールシグナルに完全に依存してい
る。スクラツチバツドメモＩＪユニツトＬＳＵ１ ３
１５は、ＡＬＵ１３１７とＣＳＵ１３０１と組合せられ
ている（度々ローカルストアユニットと呼ばれる。）そ
れは、典型的に、２５６ロケーション（ロケーションに
つき３２ビット）ソリドステートメモタリ、および当該
メモリのためのセレクションと読み取り／書き込みロジ
ックより成る。スクラツチパツドメモリ１３１５は、Ｃ
ＰＵコントロールインフオメーションと維持可能情報を
貯蔵するために用いられる。更に、スクラッチパツドメ
モＩＪ１０３１５はデータマニピュレーション中にオペ
ランドと部分的結果を一時的に貯蔵するために主として
用いられるワーキングロケーションを含む。また、コン
ピュータシステムのその他の状態を貯蔵するため、典型
的に私フリツプフロツプより成る夕補助メモリ１３１７
ａは、ＡＬＵ１３１７と組合せられている。ＣＰＵは、
また、クロツキングユニツト１ ３２０を有しており、
本質的に、１において２クロツキングシステムである。

第１のクロッキングシステムは、コートロールインター
フェイスアダプタＣ仏１３０２のためのタイミングを発
生させ、第２のクロツキングシステムは、中央処理装置
内で、機能ユニットのオペレーションのためのタイミン
グパレスを発生させる。図１３ｃに関連して、コントロ
ールストアワ−ド１３２５のフオーマツトが示めされる
。

コントロールストアワードは、典型的に、８ビットワイ
ドであり、６フィールドに分けられる。イシーケンスタ
イプフイールド１３２６（３ビツト）ロ ブランチング
および／あるいは、マイクロオペレーション１３２７（
２３ビツト）ハ コンスタントジエネレーシヨンおよび
デゼグネーシヨン１３２８（１４ビット）ニ バスに対
するデータ１３２９（８ビット）ホ マイクロオベレー
シヨン１ ３３０（３２ビット）、およびへチエツキン
グ１３３１（４ビット）コントロールストアワード１３
２５の３ビットＥフイールドは、シーケンスコントロー
ルフイールドとして用いられる。

インスタントコンビユータシステムのために、七つの異
るシーケンスタィプと一つのＩＪザーブされたタイプが
典型的にある。図１３ｂのブロック１３３５に関連して
、Ｅフィールドが２進数０、１、あるいは２に等しいと
き、マイクロ命令１３２５のブランチングフイールドＡ
，Ｂ，Ｃ，Ｄ，Ｅは、次のアドレスを発生させるために
利用される。ＫＳレジスタ１３３７の最初の６ピッチは
、アドレスレジスタＫＳ１３３７におかけた次のマイク
ロ命令の次のアドレスを、提供するために、Ｂフィール
ド、Ｃテストリザルド、Ｄテストリザルド、およびＬフ
ィールドと共に利用される。Ｅフィールドが２進数４（
ブロック１３３５参照）にセットされたとき、選択され
る次のアドレスは、ィンタラプトリターンレジスタＫＡ
１３３９から得られる。ＫＡレジスタに貯蔵されるアド
レスが、ハードウェアインタラプトが発生したとき、次
のアドレスジェネレーションロジックにより発生される
アドレスである。Ｅフィールドが２進数５にセットされ
るとき、ブランチは、マイクロプログラムサブルーチン
からサブリターンを開始させるために用いられる。用い
られるとき、リターンレジスタＫＲ１３４６の内容は、
次のコントロールストアアドレスとして用いられる。リ
ターンレジスタ１３４６は、インクレメンタ１３３８か
ら、ＫＲレジスタ１３４６へ、ＫＳレジスタ１３３７プ
ラス１における現在のコントロールストアアドレスを移
送するコントロールストアコマンドを発することにより
移送される。１レベルネスライングサプルーチン能力は
、ＫＴリターンブランチレジスタ１３４７を経由して提
供される。

ＫＲレジスタ１ ３４６が移送される度毎に、ＫＲレジ
スタの古い内容は、マイクロプログラムリターンがコー
ルされる度毎に、ＫＴレジスタ１３４７に転送される。
ＫＴレジスタの内容は、ＫＲレジスタに転送するであろ
う。第３レベルネスティングサブルーチン能力は、ＫＵ
レジスタ１３４０‘こより提供される。第４レベルネス
ティングサブルーチン能力は、ＫＶリターンブランチレ
ジスタ１３４９により提供される。コントロールストア
ワードのＥフィールドが、２進数６にセットされるとき
、アドレスされる次のコントロールストアロードは、イ
ンクレメンタ１ ３３８におけるＫＳレジスタ１ ３３
７プラス１での現行アドレスに等しい。Ｂフィールドが
２進数７にセットされるとき、ＣＳＵ１３０１は、診断
モードに入り、次のアドレスは、現行アドレスプラス１
になるまでであろう。上に記述され、ブロック１３３５
に示めされた次のコントロールに対するブランチングの
シーケンスコントロール加えるに、図１３ｂのブロック
１３３６に示めされている。ハードウェア発生シーケン
スコントロールがある。

（注意：ブロック１３３５と１３３６は、実際には、マ
イクロィンストラクションワードがとる種々なフオーム
を描くように引き出されたハードウェアレジスタである
。）ハードウェア発生ブランチは、Ｅフィールドを無効
にし、固定アドレスをコントロールストアアドレスレジ
スタＫＳ１３３７の中に押しやる無効条件（エラー・ィ
ニシャライズ、コントロールストアスキャン、その他そ
の如き）である。ブランチは、インタラプトラインハイ
（示めされていない）を１クロツク期間ＫＡィンタラプ
トリターンレジスタ１３３９に押しやり、Ｅフィールド
のコントロールのもとで発生するアドレスをＫＡィンタ
ラプトリターンレジスタ１３３９の中へ貯蔵することに
よりおこなわれる。ハードウェア発生アドレスは、コン
トロールストアアドレスレジスタの中におかれるである
つ。一定のハードウェア／ファームウェア発生ィンタラ
プトは、インタラプト条件が満たされるまで、そのクラ
スにおける付加的ィンタラブトが美行されるのを阻止す
るインタラプトーブロツクフリップーフロッブ（示めさ
れていず）のとき、優先順位をとる。ファームウェアマ
イクロオペレーションは、ファームウェアコントロール
下にあるシーケンスのためにインタラプトーブロツクフ
リップーフロツクのリセットを制御するために存在する
。ハードウェアの制御下にこれらのシーケンスは、シー
ケンスの終りに、ブロックーフロツプのリセットを自動
的に発生させる。優先順位で挙げられた下記の条件は、
このカテゴ川こ存在すＺる。的 コントロールストアロ
ード 価 コントロールストアスキヤン 内 ハードウエアエラー 片 ソフトウエアエラー Ｚ残存のハ
ードウェア条件は、ィンタラプトブロックーフロックを
セットしないが、発生時に、直接作用を発生させる。

優先順位で挙げられる下記の条件は、このカテゴリーに
存在する。Ｗイニシヤライズ ２価
ソフトークリア し一 エンタメインテナンスパネル 片 エンタメインナナンスパネル 的 ハードウェア退去 イニシヤライズシグナルは、ＣＳＵ１３０１に２進数０
をアドレスさせ、ハードウェアリセットエラーをクリア
させ、コントロールストアロードオペレーションを実施
させ、それに、ハードウェアコントロールのもとで、コ
ントロールストアスキャンシーケンスが続く。

それは、また、システムィニシャラィズを実施する。ソ
フトークリアシグナルは、ＣＳＵ１３０１に２進数０を
アドレスさせ、ハードウエアリセットエラーをクリアさ
せ、インタラプトプロツクーフロツクをセットさせる。
エンターメインテナンスパネルシグナルはＣＳＵをメイ
ンテナンスパネル（示めされていない）上のＣＳＵアド
レススイッチに存在するアドレスにブランチさせる。エ
ンタメインテナンスチヤンネルシグナルは、メインテナ
ンスチヤンネル（示めされていない）経由で、発生させ
られたアドレスに、ＣＳＵをブランチさせる。

移送されるアドレスは、メインテナンスチャンネルの１
部であるメインテナンスバスＱＭ旧１３４４からであり
、そして、正当化されている。ハードウェア退去シグナ
ルは、ＣＳＵを２進数アドレス２にブランチさせる。こ
のシーケンスは、メインテナンスフアシリテイとして用
いられる。シーケンスの終りで、リターンは、２進数４
にセットされたＥフィールドを伴うＥフィールドブラン
チを発生することによりィニシャライズされる。コント
ロールストアロードシグナルは、ＣＳＵをアドレス２進
数０にブランチさせる。

それは、また、ＣＳＵ説み取りサイクルフロップ（示め
されていない）、システムクロツク１３２０を止め、Ｃ
ＳＵをロードストアに置く。ロード状態で、ＣＳＵは、
コントロールストアローダＣＳＵ１３０３，ＩＯＣ１３
０５、メインメモリ１０２、あるいは、メインテナンス
１３５５から移送されることができる。ＣＳＵから移送
されるとき、自動スキャンは、ロードの終りまで発生さ
せられる。ある他のメデアから移送されるとき、スキャ
ンは、メインテナンスパネル上でマイクロオペレーショ
ンシグナルを発生させるか、あるいは、スキャンスイッ
チをセットするかのどちらかで発せられることができる
。コントロールストアスキャンシグナルは、ＣＳＵをア
ドレス２進数０にブランチさせる。コントロールストア
スキャンは、シーケンスの期間中ハードウェアコントロ
ールのもとにある。スキャン中、システムブロック１３
２０は、オフであり、従って、コマンドであるいはテス
トは実施されない。スキャンシーケンスの終りで、ハー
ドウエアは、インタラプトリターンレジスタＫＡの内容
をアドレスレジスタＫＳに転送する。システムクロツク
がかけられ、そしてコントロールはファームウェアにも
どされる。ハードウエアエラーシグナルは、ＣＳＵをア
ドレス２進数４にブランチさせる。

通常の処理モードにおいて、ＣＰＵ機能ユニットにおい
て検出されるハードウエアエラーは、ハードウエアエラ
ーライン（示めされていない）を活動的にする。発生さ
せられるコントロ−ルストアシーケンスは、取られるべ
き行動を決定するためにシステム条件をテストする。診
断モ−ド‘こおいて検出されるハードウェアであるエラ
ー条件は、マイクロ診断にとって可視的である。マイク
ロ診断は、取られるべき行動を制御する。一方、ソフト
ウェアエラーシグナルは、コントロールストアをアドレ
ス２進数１にブランチさせる。このアドレスは、マイク
ロプログラムコントロールのもとにあるソフトウェアエ
ラーレポーラィングシークェンス開始である。再び図１
３ｃに関連して、Ｅフィールド１３２６は、前に記述し
たように、ブランチコードのための３ビットフィールド
である。

ブランチングおよび／あるいは、マイクロオペレーショ
ンフィールド１３２７は、Ａ、Ｂ、Ｃ、Ｄ、Ｌ、フイー
ルドより成る（図１３ｂのブロック１３３５に示めされ
ている）。その中で、Ａフィールドは、次のアドレスの
上６ビットであり、Ｂフィールドは、６４一方向ブラン
チ上のマスクフィールドの次のアドレスの中４ビットで
あり、Ｃフィールドは、６４テストの一つのための６ビ
ットテストフイールドであり、Ｄフィールドは、私テス
トのためのもう一つの６ビットテストフィールドであり
、Ｌビットは、もっとも重要でないビットである。Ｋフ
ィールド１３２８は、１４ビットフィールドであり、そ
のうちの６ビットは、コンスタントフイールドのためで
あり、４ビットはコンスタントあるいは操作フィールド
のためであり、そして、４ビットはコンスタントのため
の操作フィールドである。バスフイールド１３２９に対
するデ−夕は、ＱＭＢバス１３４４のＱＡ部分に対し情
報を制御するために４ビットを有するＱＡより成り、Ｑ
Ｂフィールドは、ＱＭＢバス１３４４のＱＢ部分に対し
情報を制御するための４ビットを有する。Ｆフィ−ルド
は、マイクロオペレーションサブコマンドを発生させる
ためにコードされた３２ビットフィールドである。Ｐフ
ィ−ルド１３３１は、検査のためにリザーブされた４ビ
ットより成る。オペレーションにおいて、マイクロ命令
ワードは、コントｏ−ルスィアアレィ１３３３に貯蔵さ
れる。

オペレーションのサイクル中に、コントロールストアア
レイは、ＫＳアドレスレジスタ１３３７の内容によりア
ドレスされる。これは、アドレスにより規定されるロケ
ーションの内容を読み取りラツチのグループの中へ読み
取らせる。読み取りラッチのワード内容の部分は、ＣＰ
Ｕの機能ユニットの各々の中で、ストレツジレジスタに
配分あるいは転送される。各機能ユニットは、システム
クロックソースの制御のもとで、コントロールストアワ
ードにより規定される必要なサプコマンドを発生させる
ためのデコードロジックサーキツトを含む。一般的に、
デコーデイングは、もしデコーデイングが中心的に実施
されれば、コマンドシグナルを転送するために通常要求
される解読時間を技少限にし、また、ケーブル数を減少
させるために、中心的に実施されるよりはむしろ、ＣＰ
Ｕの各機能ユニット内で実施される。従って、デコーデ
ィングは、ケーブル遅延における相違から生ずるタイミ
ングプロプレムを避けるために、各ユニット内でおこな
われる。更に、各ユニットでサブコマンドをデコードす
ることにより、機能ユニット内に存在する一定の条件を
代表するこれらのシグナルは、シグナルがＣＩＡユニッ
ト１３０２にもどされるべきでないという一定のサプコ
マンドの発生のために必要である。典型的なデコーダュ
ニツト１３５９は、マイクロ命令ワードから種々なフィ
ールドを受け入れ、かつ、マイクロオペレーションシグ
ナルａ，ｂ，ｃ，ｄ……ｑ，ｒを発生させているように
、図１３ｂに示めされている。典型的なマイクロオペレ
ーション１３５９は、マイクロ命令ワードからコマンド
を受け取る。マイクロ命令ワードからのフィールドは、
デコードされ、そして、複数のラインｓ，ｔ，ｕ，・・
・ｙ，ｚ高度の一つをセットする。マトリクスは〜ポイ
ントＱ，６，ｙ……◇，のでｓ−ｚラインに結合された
コントロールラインインピーダンスを予め決定すること
により形成される。その後、典型的に、マイクロ命令か
らのフィールドがデコードされたとき、ラインｓ−ｚの
一つは、高くなる。ギリシャ文字Ｑからのによりマトリ
クスに示めさせているブラック点は、２セットのライン
間のインピーダンスカプリングを表示しているので、水
平ワイヤに沿って電気シグナル増加は「インピーダンス
カプリング（ブラック点）が表示されている垂直ワイヤ
ａ−ｒに沿って増加するように結合されるであろう。各
垂直ラインａ−ｒは、その後、ＡＮＤゲート１３６０一
１３６５の各一つに対する一つのインプットとして結合
されることができる。他のインプットシグナルは、また
、セントラルタイミングユニットからタイミングシグナ
ルｔｓを含むＡＮＤゲート１３６０一１３６５の各一つ
に対する一つのインプットとして結合されることができ
る。従って、各々タイミングシグナルｔｓが高くなるに
つれて、すべての他のインプットシグナル高度を有する
これらのゲートが可能にされ、そして、ＣＰ川こおける
予め決定された機能ユニットに、マイクロ命令シグナル
を与えるであろう。例えば、もし読み取りラッチ１３５
７からのコマンドが解読され、水平ラインが高ければ、
ａ、ｂ、ｃ、およびｑ垂直コントロールラインが高くな
り、そして、ｔｓタイミングシグナルが、引き続きこれ
らのゲートに適用されるので、ＡＮＤゲート１ ３６０
，１３６１，１３６２および１１３６４が可能にされる
。従つＺて、垂直コントロールラインが、ギリシャ文字
「 から であらわされる各点で水平コントロールラ
インに結合されるコンビネーションは、コントロールス
トアアレイ１３３３から提供されるマイクロ命令により
中央処理装置内で機能ュニッＺトを制御するために、中
央処理装置にマイクロオペレーションシグナルを供Ｖ給
するための永久的スイッチングマトリスを表示する。か
くして、変更性の特徴を有する永久的ファームウェアは
、コンピュータシステムの能力として要求されているマ
２ィクロオベレーションのシーケンスを単に規定するこ
とにより、本発明の機械の中に髪設されることができる
。通常の条件下で、データは、ローカルレジスタＹＯ１
３４３として知られているＣＰＵ書込みデー２タレジス
タを経由して、コントロールストアアレイ１３３３の中
に書き込まれる。

コントロールフロツプ（示されていない）は、ストレー
ジアレイの上半分あるいは下半分が書き込まれなければ
ならないかどうかを限定する。コントロールとロー３ド
ユニツト（ＬＵ１３０４からのデータは、メインテナン
スバスＱＭ旧１ ３ ４ ４を経由して、Ｃ仏／ＣＳＵ
に到着し、コントロールストアアレイ１３３３の中に書
き込まれる前にストレージ。ーカルレジスタＹＯ１ ３
４３によりバッファされる。ストレージローカルレジス
タ１３４３は、読み取りおよび書き込みローカルレジス
タの両方として共有されるタイムである。マルチプレク
サＫＱＭ１３４５は、メインテナンスパネル１３５５あ
るいはマイクロ診断のどちらかにより制御されることが
でき、それに結びついたレジスタから読み取りアウトパ
スを提供する。コンペアレジスタＫＰ１３５０は、非機
能的使用のために提供され、主として、メインテナンス
目的のために使用され、コンベア論理１３５２とデコー
ド論理１３５１と共に利用される。デスパッチャにより
実施される機能の説明がフローチャート図１４ａ−１４
ｉに示されている。

例えば、図１４ａのブロック１４０２デスパツチャによ
り実施される機能の説明であり、その中で、マイクロプ
ログラムワードは、コントロールストアユニットによっ
て与えられ、デコーダ１３５９で解読するとき、ストレ
ージサブシステム１０２におけるシステムベースからＩ
ＰＱＭを検索し、それをスクラッチパッドメモリ１３１
５に転送するために、適当なシリーズのマイクロオペレ
ーションシグナル１３６０，１３６１、その他を経由し
てＣＰＵの適応部分を制御する。同時に、デスパツチヤ
は、システムベースにおけるＧテーブルワードＧＷによ
って、指し示めされるセグメントデスクリプタのＧテー
ブルから、１４０４ＧＯセグメントデスクリプタ（図１
２参照）を取り出す。

ＩＱＷワードのビット１６一３１は、ＧＯセグメントと
呼ばれるＧセグメントナンバー０のベースから、Ｑ／Ｐ
Ｒ／ＲＤＹ、準備プロセスのキューのヘッド（最初のバ
イト）への転移である１６バイト正の整数を含む。もし
、ＩＰＱＷワードのビット１６一３１が０であるとすれ
ば、１４０３隻滴キューは空位であると考えられる。も
し準備キューが空位であれば、それは目下Ｑ／ＰＲ／Ｒ
ＤＹにおいて待機しているプロセスがなく、準備キュー
は空位であることを示めす。デシジョンプロツク１４０
５において決定されなければならない次の問題は、ベー
カントインジケータがセットされているかどうかを測定
することによって、プロセスが現在機械内で進行してい
るかどうかということであるｂ（ベーカントインジケー
夕は、補助メモリ１３１７ａに位置するフリツプフロツ
プである。それは、プロセッサ内で進行しているカレン
トプロセスＣＪＰがないとき、セットされる。）もしべ
ーカントインジケータがセットされるならば（即ち、現
在進行しているプロセスがなければ）、そして、プロセ
ッサを使用するために待機している準備キューにプロセ
スがないということが、前もって確定しているので、機
械はアイドル状態１４０６において進行する。しかしな
がら、もし、現在機械内で進行しているプロセスがない
が、機械を使用するために待機しているプロセスがなけ
れば、カレントプロセスは、その次の命令１４０７をア
クセスする。図１４ａのフロートチャートのデシジョン
プロック１４０３に関連して、もしＩＰＱＷ（即ち、ビ
ット１６一３１）のポインタエリアにおいて正の整数が
あれば、ＧＯセグメントにおけるＩＰＱＷワード‘こよ
り指し示めされる準備キューのヘッドは、スクラツタベ
ッドメモＩＪに取り出される。

（注意：繰りかえしを避け明瞭にするために、コントロ
ールユニットとＣＰ川こ関連するデスパッチャの中間機
能は省略されるであろう。しかしながら、実例によって
前に記述されたような中間機能が典型的に存在すること
が理解されている。）この点にいたり、準備キューで待
機しているプロセスがあることが確定された。更に行動
がなされる前に、セントラルプロセッサに現在進行して
いるプロセスがあるかどうかを測定することが必要であ
る。これは、フローチャート説明のデシジョンブロツク
１４１０で測定される。もし、セントラルプロセッサに
現在進行しているプロセスがなければ（即ち、ＣＪＰが
なければ）、準備キューのヘッドは進行される１４１２
。しかしながら、セントラルプロセッサに進行している
プロセスがあれば、デスバッチヤは、譲れが優先順位を
持つかを決定しなければならない・・・・・・現在進行
しているプロセスか、あるいは、準備キューのヘッドか
？従って、システムベース６００の進行プロセスワード
あるいは、ＰＣＢ４００のプロセスメインワードＯＰＭ
ＷＯに位置しているカレントプロセス（ＣＪＰ）の優先
順位バイトは、取り出される１４１３。その後、現在進
行しているプロセスＣＪＰが、準備キューのヘッドで待
機している新しいプロセスＮＪＰよりも低い優先順位で
あるかどうかについての決定がなされる１４１４。（デ
シジョンブロック１４１４参照）もしＣＪＰがＮＪＰよ
りも低い優先順位でなければ、ＣＴＰは、セントラルプ
ロセッサのコントロールにとどまり、コンテストィンジ
ケータがリセツトされる１４１５。（最後の命令のはじ
めが、ＣＪＰに代って実行され、それによって衝突の可
能性が生れるので、コンテストィンジケータは、一つ以
上の新しいプロセスが準備キューにおかけるときを除い
て、常に０にセットされる。このような条件のもとで、
コンテストィンジケータは２進数１にセットされる。）
しかしながら、カレントプロセスＣＪＰが継続すること
が許可され、更に命令を実行することが許可される前に
、ＣＪＰがデコーダェクステーションモード１４１５で
進行しているかどうかの測定がなされ‐る。もしＣＪＰ
がデコーダエクステンシヨンモードで進行しているなら
ば、次の命令は、エミュレーションモードで実施される
（即ち、デコーダェクステンション）。そして、もしそ
れがデコーダエクステインションモードで進行していな
ければ、次の命令は、ネィテブモードで実施される。再
びデシジョンブロツク１４１４にもどって、もし準備キ
ューのヘッドのＮＪＰが、ＣＪＰよりも高い優先順位を
もっていれば（即ち、その優先順位ナンバーが、ＣＪＰ
の優先順位ナンバーより低ければ）、現在進行中のＣＪ
Ｐは機械の“ロールアウト”であり、新しいプロセスＮ
ＪＰは、機械にとって“ロールィン”である。従って、
ファームウェアサブルーチンＲＬレ０１４１９の命令の
もとで最初ＣＪＰを“ロールアウト”することにより、
ＬＩＦｑ菱先順位と優先順位ナンバーによってカレント
プロセスＣＪＰを準備キューの中にキュー化することを
指令するＲＬＬＯサブルーチンは、一般レジスタ、ベー
スレジスタ、科学的レジスタ、Ｔ−レジスタ、ステイタ
スレジスタ、命令カウンターの中に貯蔵されているＣＪ
Ｐの情報を、メインメモリのプロセスコントロールブロ
ックの適当なストレージェリアに貫き込むことを指令す
る。そして、それは、ＲＵＡの更新を指令する。更に、
ＰＣＢ４００におけるプロセスメインワード○（ＰＭＷ
Ｏ）のＤＥＸＴナンバーが更新される１４２０。新しい
プロセスＮＪＰは、現在、“ロールィン”されるように
準備される。

境界アドレスレジスタＢＡＲは取り出される１４２２。
そして進行プロセスワードＰＲＷが、システムベースの
アドレスタＢＡＲブラス５６から取り出される。ブロッ
ク１４２３を参照。新しいプロセスＮＪＰの名称は、次
に進行プロセスワードＲＰＷの中に書き込まれる。新し
いプロセスＮＪＰの名称がＱ／ＰＲ／ＲＤＹのプロセス
リンクＰＬの中に書き込まれるので、プロセスリンクＰ
Ｌにおける名称は、それ故に、現在、ＲＰＷ、ブロック
１４２４におかれる。それ故に、準備キューからのＮＪ
Ｐは今ＣＪＰとなり、セントラルプロセッサを制御する
権限が与えられ、従って、Ｑ／ＰＲ／ＲＤＹでもはや待
機せず、Ｑ／ＰＲ／ＲＤＹ、ブロック１４２５のプロセ
スリンクＰＬから、その名称を取ることによってキュー
が解かれなければならない。これがなされたとき、準備
プロセスキューＱ／ＰＲ／ＲＤＹは、ファームサブルー
チンＵＱＬＫ、１４２５ａによって更新される。従って
、機械から取り出されたプロセスのＪＰナンバーはＱ／
ＰＲノＲＤＹのプロセスリンクの中に置かれる。何故な
らば、それは、現在もはや、機械の制御をうけず、それ
を待たなければならないからである。１４２６。

この点でセントラルプロセッサのこのコントロールを新
しいプロセスに与え、準備キューに古いプロセスを置く
転換が達成される。そして、セントラルプロセッサのコ
ントロールにプロセス（新しいＣＪＰ）があるので、ベ
ーカントインジケータは０、１４２７にセットされる。
一方、もし、セントラルプロセッサのコントロールにＣ
ＪＰがなければ、べ−カントインジケータは１にセット
されるかもしれない。この地点で、プロセッサの仕事は
完了し、新しいプロセスはセントラルプロセッサを獲得
しており、一方古いプロセスは準備キューに置かれた。
しかしながら、新しいプロセスはＬ まだ進行する準備
ができていない。何故ならば、一般レジスタ１３０７、
ベースレジスタ１３０８、科学レジスタ１３０９、Ｔ−
レジスタ１３１０、ステータスレジスタ１３１１、およ
び命令カウンタ１３１２の如き、図１３ａの中央処理装
贋、１３０６のハードウェアは、新しいプロセスのプロ
セスコントロ−ルブロツクからコントロールインフオメ
ーションを供給しなければならないからである。従って
、ファームウェアサブルーチン１４３０は「最初、ＰＣ
Ｂ（図４）から、スクラツチパツドメモリ１３１５にＰ
ＭＷ３を取り出し、その後、ＰＭＷＯを取り出す。ＰＭ
ＷＯのＭＢＺフィールドが検査される。そして、もしそ
れが２進数０でなければ、その結果違法なＰＣＢ例外が
生じる。しかしながら、もしＰＭＷＯのＭ旧Ｚフィール
ドが０であれば、ＰＭＷＩは取り出される１ ４３４。
再び、ＰＭＷのＭＢＺフィールドが、それが２進数０で
あるか杏かを測定するためにテストされる。もしそれが
２進数０でなければ、違法なＰＣＢ例外がある。一方、
もし、それが０に等しければ、デスパツチャはＣに進行
する。従って、アドレススペースワードＯＡＳＷＯが、
ＰＣＢの適当なスペースから取り出される。

そして、セグメントテーブルワードサイズＳＴＷＳＺは
、それが７以下であるか否かを測定するためにテストさ
れる１４３７。もしそれが７以上であれば、その結果、
違法なＰＣＢが発生する。もしそれが、７以下か、ある
いは７とイコールであれば、ＡＳＷＩは、ＰＣＢ、ブロ
ック１４３８から取り出され、そして、そのＳＴＷＳＺ
フィールドは、それが８以下であるか、あるいは、８と
イコールであるかどうかを測定するためにテストされる
１４３９。もし、そのフィールドが８以上であれば、そ
の結果違法なＰＣＢが生ずる。しかしながら、もし、そ
のＳＴＷＳＺフイールドが８とイコールか、８以下であ
れば、例外ワードＥＸＷが取り出される１ ４ ４ ０
。そして、そのＭＢＺフイールドは、それが０に等しい
か否かを測定するためにテストされる。もし、そのＭＢ
Ｚフィールドが０に等しくなければ、その結果違法なＰ
ＣＢが発生する。。一方、もし、それが０に等しければ
、堆積ワードＳＫＷが取り出される１４４２。そしてそ
のＭ旧Ｚフィールドは、それが０に等しいか否かを測定
するためテストされる１ ４４３。もし、Ｍ旧Ｚフィー
ルドが０に等しくなければ、その結果、違法なＰＣＢが
生じる。一方、もし、それが０に等しければ、命令カウ
ンターワードＩＣＷがＰＣＢから取り出され、命令カウ
ンターＩＣに置かれる。そして、そのＴＡＧフィールド
は、それが、０に等しいかどうかを測定するためにテス
トされる１４４５。もし、ＴＡＧフィールドが０に等し
くなければ、ＭＢＺワードが取り出される１４４６。そ
して、そのＭＢＺフイールド（ビット０−３１）は、そ
れが０に等しいか否かを測定するためにテストされる、
１４４７。もし、それが０に等しくなければ、その結果
違法なＰＣＢが生じる。一方、もし、それが０に等しけ
れば、堆積ベースワード０，１および李ＢＷ０，１およ
び２が取り出される１４４８。ＰＣＢのエリアを貯蔵す
るベースレジスタにおける８ベースレジスタの内容が、
その後、取り出され、１４４９、そして、機械のベース
レジスタ１３０８に貯蔵される。

その後、ＰＣＢのエリアを貯蔵する一般レジスタからの
１←股レジスタの内容が取り出され、１４５０、そして
機械の一般レジスタ１３０７に貯蔵される。しかしなが
ら、科学的レジスタの内容を取り出す前に、科学的モー
ドが利用されているかどうかを測定するために１４５１
、プロセスメインロード０（ＰＭＷＯ）の能力バイトに
関する検査がなされる。もし、科学的モードが利用され
ていれば、ＰＣＢのエリアを貯蔵する科学的レジスタか
らの科学的レジスタの内容が取り出され貯蔵される１４
５２。その後、アカウンテイングモードが利用されてい
るかどうかを測定するために１４５３。ファームウェア
がＰＭＷＯの能力バイトの検査を続行する。もしアカウ
ンテイングモードが利用されていれば（即ち、能力バイ
トのアカウンテイングビットが２進数１にセットされて
いる）、アカウンティングワードは、ＰＣＢに存在し、
準備タイムアカウントワードＲＴＡが更新される。その
後、ファームフェアは、ＤＥＸＴナンバーが０にセット
されているかどうかを測定し続ける、１４５４。もし、
それが０にセットされていなければ、それは、機械がエ
ミュレーションモードにあるかもしれないことを表示し
ている（即ち、デコーダェクステーション能力が利用さ
れている）。従って、ＰＭＷＯのＤＥＸＴナンバーは、
それがプロセスメインワード３のＤＥＴＳＺフィールド
よりも大きいかあるいは小さいかを測定するために検査
される１４５５、そして、もしそれが、ＤＥＴＳＺフィ
ールドよりも大きければ、その結果違法ＰＣ財例外１４
５６が生じる。ＤＥＸＴナンバーは、ＤＥＴＳＺフイー
ルドよりも少いが、しかし、０に等しくないので、機械
は、違法なエミュレーションモードにおいて作動してお
り、Ｆに進行する。デシジョンフロツク１４５４にもど
って、もしＤＥＸＴフィールドが、２進数０であれば、
ネィテブモードが達成されており、機械は、ＳＴＷｓを
取り出す、１４５７。ＰＣＢの残存するタイムアウトワ
ードＲＴＯワードは取り出される１４５８、そして、そ
のプロセスは、ＣＪＰが、進行状態で消費する時限を伴
って、移送される。この点にいたるまで、【ィ）機械内
に古い、プロセスＣＪＰがあって、新しいプロセス、Ｎ
ＪＰが、古いプロセスＣＪＰよりも高い優先順位にある
とき、新しいプロセスＮＪＰが、ＣＰＵのコントロール
をとるために“ロールイン”されているか、あるいは【
ローＣＰＵのコントロールにＣＪＰはなくて、準備キュ
ーのヘッドが進行されているかのどちらかである。

簡単に、‘ィ｝条件下では、ＣＰＪは、ＲＰＷから取り
出され、Ｑ／ＰＲ／ＲＤＹのプロセスリンクＰＬに置か
れた。そしてＱ／ＰＲ／ＲＤＹにおけるプロセスリンク
ＰＬのＮＪＰは、ＲＰＷに鷹かれた。かくして、今ＣＪ
ＰとなっているＮＪＰコントロールをあたえ、古いＣＪ
Ｐからコントロールを除去して、２プロセスのポジショ
ンを有効にスイッチした。その後、ＮＪＰのＰＣＢがア
クセスされ、ＮＪＰを進行させるために要求されている
情報が、スクラッチパッドメモＩＪ、あるいはＡＣＵに
おけるレジス夕のアレイに置かれた。もし、ＣＰＵのコ
ントロールに、ＣＪＰがなければ（条件ロ）、準備キュ
ーのヘッドは進行される・・・・・・即ち、ＮＪＰは、
準備キューのヘッドからのプロセスリンクＰＬからＮＪ
Ｐをとり、それをＲＰＷワードの中に置くデスパッチャ
ーのために、ＣＪＰとなった。

これをすることにより、プロセスリンクＰＬは、Ｑ／Ｐ
Ｒ／ＲＤＹにおいて空位にされた。そして、それは、そ
れを取り出すことが要求されている。従って今、デシジ
ョンフロツク１４６１ではじまっているので、ファーム
ウエアは、ＣＰＵのコントロールにＣＪＰがあったかど
うかを測定する。

もし、フリープロセスリンク（ＦＲＬＳ）があったとす
れば、それがアクセスされ、キュー化された。そしてＰ
ＣＢがその中に書き込まれた。しかしながら、もし、Ｃ
ＰＵのコントロールにＣＪＰがなかったとすれば、ＮＪ
ＰのＰＭＷＯのステートバイトが更新される１４６０。
そして、再び、機械１４６３の中にＣＪＰがあったかど
うかに関する測定がある。もし、プロセッサのコントロ
ールにＣＪＰがなかったとすれば、ＮＪＰのプロセスリ
ンク（それはＱ／ＰＲ／ＲＤＹの中にあったが、今機械
のコントロールにある）がＱ／ＰＲ／ＲＤＹ１４６６か
ら取り出され（即ち、Ｑ／ＰＲ／ＲＤＹからキュー化さ
れる）、そして、フリーリンク信号機ＦＬＳＰとなり、
フリープロセスリンクキュー（図９における８０５）に
おいて現在キュー化され、フリンプロセスリンクキュー
１４６６ａの１部となる。境界アドレスレジスタＢＡＲ
の内容が取り出される１ ４ ６ ４。そして、システ
ムベースのＢＡＲプラス５６に位置するＮＪＰ（現在Ｃ
ＪＰ）の進行プロセスワードＲＰＷが、ＲＰＷブロック
１４６５にＮＩＰの確認をすることにより更新される。
ＣＪＰがない場合には、ベーカントインジケイタは０に
セットされる。次にコンテストインジケイタ（即ち、Ｃ
ＪＰと、準備キューにおかれたプロセス間の、優先順位
における可能な衝突を表示するために用いられる補助メ
モリ１３１７ａにおけるフリツプフロツブ）は、０、１
４６７にセットされる。そして典型的な内容アドレス可
能メモリであるセグメントアリシェータ（図１上のＡＳ
１３２）がクリアされる。１４７１、その後、プロセス
モードが入れられる１４７０。

（プロセスモードは、例外が、オペレーティングシステ
ムによるよりは、むしろ、プロセッサで作動しているプ
ロセスに処理される。）その後、ファームウェアは、Ｃ
ＡＢ１４８０に続く。

非同期トラツプビットＡＢが、それが２進数１、１４８
１にセットされているか否かを測定するために検査され
る。もしＡＢビットが２進数１にセットされるとすれば
、プロセスリンクナンバーＰＲＮが、非同期トラツプビ
ツトＡＲＮより大きいか、あるいは、それに等しいかど
うかを測定するために、検査が行われる１４８２。（Ａ
ＢおよびＡＲＮ‘ま、各プロセスのＰＣＢの優先順位バ
イトに位置しており、プロセスが進行状態にあるとき意
味がある。ＡＢおよびＡＲＮは、システムベースのＢＡ
Ｒプラス５６に位置するＲＰＷより得られる。ＲＰＷの
ＢＡＲプラス５６におけるＡＢのＡＲＮは、次のステッ
プ１４８４が、非同期トラツプビツトあるいは非同期リ
ングナンバーを、最初の場所にセットさせる原因となる
条件に干与するかもしれない非同期トラツプルーチンに
進むので、リセットされる。もし、これらが、次のパス
で、ファームウエアにより、セットされていなければ、
それは、実際には悪い所がない場合に、どこかが悪いと
いう表示を与え、従って、常に非同期トラップルーチン
１４８４に進み、決して実施しなかったのであろう。デ
シジヨンプロツク１４８１と１ ４８２にもどって、も
し、ＡＢビットがセットされていず、あるいは、ＡＢビ
ットがセットされていて、そしてＰＲＮがＡＲＮよりも
大きくなれば、ファームウェアは、プロセッサが通常モ
ードあるいはエミュレーションモードの、どのモードで
進行するかを決定し続けるであろう。従って、ＤＥＸＴ
ナンバーは、それが０にセットされているか否かを側す
るために検査される。そして、もし、それが０にセット
されていれば、機械の通常モードが進行される。しかし
ながら、もしＤＥＸＴナンバーが０にセットされていな
ければ、エミュレーションモードが進行される１４８６
。図面の簡単な説明図１は、本発明を利用している、マ
ルチプログラミング装置のブロックダイアグラム、図２
は、本発明により利用されている種々なハードウェア機
構の説明図、図３は、図２に描かれたレジスタにおける
ストレージのリザーブドヱリアのために用いられる用語
の凡例。

図４は、プロセスコントロールブロックの図式のダイア
グラム。図５は、プロセスコントロールブロックをアド
レスするための装置の図式のダイアグラムである。図６
は、本発明のシステムベースの図式のダイアグラムであ
る。図７Ａと７８は、各々堆積セグメントと堆積フレー
ムの説明用図面、図８は、Ｇーセグメントをアドレスし
、また、詳細には、ＧＯセグメントにおけるプロセスの
キューのための装置の図式のダイアグラムである。図９
は、プロセスのキューおよびプロセス連絡を説明してい
るＧＯセグメントの分解図式ダイアグラムである。図１
０ａから１０２は、ＰＣＢにおける機構のブロックダイ
アグラムである。図１１ａから１１ｒは、システムベー
スにおける機構のブロックダイアグラムである。図１２
は、ユーザの計画をアドレスと、また、システムベース
とＰＣ母機構を利用するシステムセグメントとの図式の
ダイアグラムである。図１３ａ，１３ｂ，１３Ｃは、コ
ントロールユニツトの図式のダイアグラムである。図１
４ａから１４ｉは、フアームウエアにおけるデスパツチ
ヤユニツトのフローダイアグラムである。図１５ａは、
日時計１０Ｄ、インターバルタイマーＩＴ、およびプロ
セスタイマーＰＴの時間の構成図である。図１５ｂは、
ＰＣＢのアカウンテイングワードの構成図、図１６は、
ランニングタイムアカウントＲＵＡのファームウェア更
新図、図１７は、待ち時間アカウンテイングＷＴＡ、お
よび準備アカゥントＲＴＡを更新するファームウェア図
を示す。なお図中、主な構成要素と参照番号との関係は
以下の通りである。１〜４はメモリモジュール、１０川
まプロセッササブシステム、１０２はストレージサブシ
ステム、１０３は周辺サブシステム、１０４は中央処理
装置、１０６は周辺コントロールユニット、１０７は装
置アダプタ、１０８は周辺のニプツト／アウトプット装
置。

第２図 第３図 図 船 第４図 第５図 第７Ａ図 第７Ｂ図 第６図 第８図 第９図 第ｌｏｏ図 崇ｌｏｂ図 栗ｌ○ｃ図 弟ｌ○ｄ図 幕！ｏｅ図 崇ｌｏｆ図 秦ｌｏｇ図 溝ｌｏｈ図 葉月○し図 票！ｏｉ図 尭ｌｏｋ図 幕！ＯＱ図 第ｌｌｏ図 弟‘ｌｂ図 第ｌｌｃ図 第ｌｉｄ図 崇ｌｉｅ図 第ｌｌｆ図 溝ｌｌ９図 第ｌｌｈ図 兼！川函 溝ｌｌｉ図 崇ｆｌｋ図 諸肌図 崇ｌｌｍ図 諸ｌｌｎ図 崇ｌ‘ｏ図 繁ｌｉｐ図 第ｌｉｄ図 秦川図 図 Ｎ 船 帯Ｂｏ図 簾Ｂｂ図 第ー４ｏ図 第！４ｂ図 崇ｌ４ｃ図 崇ｌ４ｄ図 崇ｌ４ｅ図 崇靴図 崇Ｂｃ図 第ｌ４ｆ図 溝ｌ４９図 第ｌ４ｈ図 崇ー５ｏ図 第ｌ５ｂ図 第ｌ６図 簾ｌ７図

Claims (1)

【特許請求の範囲】
1. １ 少なくとも一つの仮想メモリと、上記仮想メモリと
   通信する一つの中央処理装置（ＣＰＵ）と、諸プロセス
   を作り出したりあるいは消去したりするオペレーテイン
   グ・システムとを備え、上記諸プロセスのうちの選択さ
   れた一つが走行状態にあり（即ち、現在、上記ＣＰＵを
   制御している）、上記諸プロセスのうちの選択された他
   の諸プロセスは、準備、待ち、あるいは中断状態にあり
   、上記準備状態とは、上記ＣＰＵが利用可能となった時
   、上記他の諸プロセスのうちの選択された第１のプロセ
   スが上記ＣＰＵの制御を得ることのできる状態であり、
   上記待ち状態とは、上記ＣＰＵが利用可能となった時、
   上記他の諸プロセスのあらかじめ選択された第２のプロ
   セスが上記ＣＰＵの制御を獲得するのを許可される前に
   、この第２のプロセスが所定の事象の発生するのを必要
   とする状態であり、上記中断状態とは、上記他の諸プロ
   セスの所定の第３のプロセスが不活発にされてしまって
   いる状態であるマルチプログラム・コンピユータ・シス
   テムにおいて、各プロセスが走行、準備、あるいは待ち
   状態にある時間を計算するためのアカウンテイング・メ
   カニズムを含み、このアカウンテイング・メカニズムは
   、（ａ）所定の構造を有しかつ上記諸プロセスの所定の
   一つと組合わされて、上記諸プロセスの上記所定の一つ
   の状態を指令する第１の手段と、（ｂ）上記第１の手段
   と組合わせられている上記諸プロセスのうちの上記所定
   の一つのプロセスの選択された名称とアドレスを提供す
   るために、上記オペレーテイング・システムと通信する
   第２の手段と、（ｃ）上記第１の手段のアドレスを提供
   するために、上記第２の手段によってアドレス指定され
   る第３の手段と、（ｄ）上記第１の手段と組合わせられ
   た上記プロセスが、走行モードで消費した累積時間を表
   示するための、上記第１の手段内の第１のアカウンテイ
   ング・モード手段と、を備えたことを特徴とするマルチ
   プログラム・コンピユータ・システム。