JPS6027054B2 - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPS6027054B2
JPS6027054B2 JP55127232A JP12723280A JPS6027054B2 JP S6027054 B2 JPS6027054 B2 JP S6027054B2 JP 55127232 A JP55127232 A JP 55127232A JP 12723280 A JP12723280 A JP 12723280A JP S6027054 B2 JPS6027054 B2 JP S6027054B2
Authority
JP
Japan
Prior art keywords
input
output
bus interface
adapter
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55127232A
Other languages
English (en)
Other versions
JPS5752933A (en
Inventor
康正 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55127232A priority Critical patent/JPS6027054B2/ja
Publication of JPS5752933A publication Critical patent/JPS5752933A/ja
Publication of JPS6027054B2 publication Critical patent/JPS6027054B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 本発明はバスィンタフェースを延長するためにアダプタ
を用いる入出力制御方式に関する。
一般的にある中央処理装置に複数の入出力装置を接続す
るバスィンタフェースを延長する場合、物理的、電気的
制限があるためアダプタが用いられ、中央処理装置の第
1のバスィンタフェースにアダプタを接続し、このアダ
プタから第2のバスインタフエースを出力することが行
なわれる。このアダプタはバスィンタフェース信号のタ
イミングの補正、信号の中継のみを行っているため、バ
スィンタフェース上の障害が発生したとき、中央処理装
置から障害箇所を第1のバスィンタフェース、アダプタ
、および第2のバスィンタフェースのどの部分であるか
特定できず切り分け不能であるという問題があった。そ
こで本発明の目的は、中央処理装置と第1のバスインタ
フヱース、アダプタ、第2のバスインタフェースからな
るシステムにおいて、特に第2のバスィンタフェースに
接続された入出力装置と中央処理装置との間の入出力コ
マンド入出力デー夕等の受け渡しの際バスィンタフェー
ス上で障害が発生したとき、中央処理装置から障害箇所
を特定ないし、障害箇所の範囲を限定できる入出力制御
方式を得ることにある。
本発明では、従来のアダプタが単なるインタフェース信
号のタイミングの補正、信号の中継のみを行っていたの
に対して、中央処理装置から第1のバスインタフエース
を経由して試験用の出力データを受信し、受信した試験
用の出力データを折り返し、中央処理装置に第1のバス
ィンタフェースを経由して伝達することによって、中央
処理装置において試験用の出力データと折り返し伝達さ
れたデータを比較試験することを可能にし、バスィンタ
フェース上の障害が発生したとき、第1のバスィンタフ
ェースないいまアダプタの正常性を試験することを可能
にし、従って障害発生箇所を第1のバスインタフェース
、アダプタ、ないいま第2のバスィンタフェースのいず
れであるかを特定することができる。
本発明では、上記のようにアダプタにおいて試験用の出
力データを受信し、受信した試験用のデータを折り返し
伝達するために、アダプタを第1のバスィンタフェース
の入出力装置の1つとして接続している。
すなわち、アダプタは第1のバスィンタフェースに接続
される入出力装置として中央処理装置から指定できる固
有の入出力装置アドレスを持ち、中央処理装置からの入
出力コマンド、入出力データ等を受け付け処理する機能
を持つ。
例をあげて説明すると、アダプタは中央処理装置からア
ダプタ固有の入出力装置アドレスが指定され、入出力コ
マンド‘こよって試験用の出力データであることが指定
されたとき、中央処理装置からの出力データを折り返し
用レジスタに記憶する。ついで、中央処理装置からアダ
プタ固有の入出力装置アドレスが指定され、入出力コマ
ンド‘こよって試験用のデータの読み取りであることが
指定されると、アグプタは折り返し用レジスタに記憶し
たデータを中央処理装置に伝達し、中央処理装置での試
験データの比較を可能にしている。以下、図を用いて本
発明の一実施例を説明する。
第1図は、本発明によるシステムの構成図であり、1は
中央処理装置、2は第1のバスィンタフェース、3はア
ダプタ、4は第2のバスインタフェース、5および6は
第1のバスィンタフェース2に接続された入出力装置、
7および8は第2のバスィンタフェースに接続された入
出力装置である。
第2図は、アダブタ3の詳細回路図を示し、】0,11
,12,13および14は、第1のバスィンタフェース
2を構成する信号であって、10は入出力装置アドレス
信号、11は入出力コマンド信号、13は中央処理装置
から入出力装置への出力データ信号、12は入出力装置
アドレス信号10、入出力コマンド信号1 1、および
出力データ信号13に有効な情報がセットされているこ
とを示す出力ストロ」ブ信号、14は入出力装置から中
央処理装置への入力データ信号である。
また20,21,22,23,24‘ま第2のバスィン
タフェース4を構成する信号であって各々、入出力装置
アドレス信号10、入出力コマンド信号11、出力スト
ロープ信号12、出力データ信号13、入力データ信号
14に対応している。さらに、30,31,32,33
は非反転ゲートであって第1のバスィンタフェース2の
信号10,11,12,13を受信し34,35,36
,37は非反転ゲートであって第2のバスィンタフェー
ス4の信号20,21,22,23を出力する。また、
38は否定ゲート、39,40,44および45はAN
Dゲート、41はORゲート、42は入出力装置アドレ
ス・デコーダ、43は入出力コマンド・デコーダ、46
は折り返し用レジスタである。図において、故障時の切
り分け機能を実行するときを除いては、アダプタ3は、
第1のバスィンタフェース2と、第2のバスィンタフェ
ース4を接続する機能のみを行なう。
すなわち、入出装置アドレス信号10ではアダプタ3に
固有の入出力装置アドレスを指定せず、従って、入出力
装置アドレス・デコーダ42の出力は‘‘0”となり、
ANDゲート44、および46の出力を“0’’とする
ためANDゲート40の出力は“0”となり、さらに否
定ゲート38の出力は“1”になる。これによって折り
返し用レジスタ46の動作は禁止され、ANDゲート3
9およびORゲート41によって入力データ信号24は
入力データ信号14へ伝達される。また、第1のバスィ
ンタフェース2の信号10,1 1,12,13は非反
転ゲート30および34,31および35,32および
36,33および37によって伝達され、第2のバスイ
ンタフェース4の信号20,21,22,23として出
力される。一方、故障時の切り分け機能を実行するとき
は、入出力装置アドレス信号10ではアダプタ3固有の
入出力装置アドレスが指定される。
まず中央処理装置1からアダプタ3に対して試験用出力
データを出力するときは、入出力コマンド信号11に折
り返し用レジスタ46への書き込みが指定され、出力デ
ータ信号113には試験用出力データがセットされて、
出力ストローブ信号12が出力される。これによって入
出力装置アドレスデコーダ42、入出力コマンドデコー
ダ43の出力100が“1”になり、ANDゲート44
によって、非反転ゲート32を介して伝えられた、出力
ストローブ信号12のタイミングで、非反転ゲート33
を介して受信された、出力デ−タ信号13をとり込むこ
とを折り返し用レジスタ46に指示する。次に、折り返
し用レジスタ46に受信したくわえた出力データを中央
処理装置1に折り返し伝達するにあたっては、入出力コ
マンド信号11に折り返し用レジスタ46の読み取りが
指示される。
これによって、入出力装置アドレスデコーダ42の出力
および入出力コマンドデコーダ443の出力101が“
1”になり、ANDゲート45の出力を“1”にし、否
定ゲート38の出力を“0”にし、ANDゲート39に
よって入力データ信号24が入力データ信号14に伝達
されるのを禁止するとともに、ANDゲート40、OR
ゲート4 1によって折り返し用レジスタ46の出力を
入力データ信号14に伝達する。以上説明したように、
本発明によってバスィンタフヱースに関する故障が発生
したとき、アダプタによって延長された第2のバスィン
タフェースを切りはなし、中央処理装置から、第1のバ
スィンタフェースおよびアダプタの間で試験用データを
折り返し伝達し、中央処理装置において、アダプタをと
りはずす等の作業なしで、第1のバスィンタフェース、
アダプタあるいは第2のバスィンタフェースのどこで故
障が発生しているかを切り分けることが可能になる。
【図面の簡単な説明】
第1図は本発明が適用されるシステムの構成図の一例、
第2図はアダプタの詳細回路図の一例を示す。 42…アドレスデコーダ、43…入出力コマンドデコー
ダ、46…折り返し用レジスタ。 オー図 才2図

Claims (1)

  1. 【特許請求の範囲】 1 中央処理装置と第1のバスインタフエースと当該第
    1のバスインタフエースに入出力装置の1つとして接続
    されるアダプタと、当該アダプタに1以上の入出力装置
    を接続する第2のバスインタフエースによつて構成され
    るシステムにおいて、前記アダプタは中央処理装置から
    の出力データを受信する手段と、前記受信した出力デー
    タを中央処理装置へ折り返し伝達する手段を有すること
    いよつて故障時の切り分け機能を向上させることを特徴
    とした入出力制御方式。 2 前記アダプタは自装置固有の入出力装置アドレスを
    持ち、自アドレスが指定されたことを検知するアドレス
    検知手段、折り返しを指示する入出力コマンドを検知す
    るコマンド検知手段をもち、これら検知手段の出力に従
    つて前記出力データを折り返し転送することを特徴とす
    る特許請求の範囲第1項の入出力制御方式。
JP55127232A 1980-09-16 1980-09-16 入出力制御方式 Expired JPS6027054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55127232A JPS6027054B2 (ja) 1980-09-16 1980-09-16 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55127232A JPS6027054B2 (ja) 1980-09-16 1980-09-16 入出力制御方式

Publications (2)

Publication Number Publication Date
JPS5752933A JPS5752933A (en) 1982-03-29
JPS6027054B2 true JPS6027054B2 (ja) 1985-06-27

Family

ID=14954989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55127232A Expired JPS6027054B2 (ja) 1980-09-16 1980-09-16 入出力制御方式

Country Status (1)

Country Link
JP (1) JPS6027054B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111651U (ja) * 1989-02-20 1990-09-06

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6145337A (ja) * 1984-08-10 1986-03-05 Mitsubishi Electric Corp デイジタル制御装置の診断方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02111651U (ja) * 1989-02-20 1990-09-06

Also Published As

Publication number Publication date
JPS5752933A (en) 1982-03-29

Similar Documents

Publication Publication Date Title
JPS6016996Y2 (ja) 入出力インタフエイス装置のアドレス選択装置
JPS60144851A (ja) チヤネル制御装置
US4926425A (en) System for testing digital circuits
JPS6027054B2 (ja) 入出力制御方式
JPS62281034A (ja) 装置試験方式
KR900006530B1 (ko) 채널제어장치의 진단방법 및 그 장치
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
JP2710777B2 (ja) 中間制御装置のテスト回路
US4327409A (en) Control system for input/output apparatus
JPH01224852A (ja) バス障害検出方式
JPS5849899B2 (ja) デ−タ処理装置の試験方式
JPH01140361A (ja) チャネル診断機能付データ処理システム
JPH0376352A (ja) 擬似試験装置
JPS6051136B2 (ja) デ−タ誤り検出方式
JPS6218067B2 (ja)
JPS6123263A (ja) 試験方式
JPS6055457A (ja) チヤネルアダプタ診断方式
JPS58129859A (ja) プロセス信号伝送方法
JP2635637B2 (ja) システム内メモリの試験装置
JPS6044710B2 (ja) システムの診断方式
JPS59221131A (ja) デ−タ伝送ステ−シヨン
JPH11149421A (ja) Pciバストレース回路
JPS6315621B2 (ja)
JPS628826B2 (ja)
JPH01187660A (ja) 周辺装置のインタフェース診断方式