JPS6145337A - デイジタル制御装置の診断方法 - Google Patents
デイジタル制御装置の診断方法Info
- Publication number
- JPS6145337A JPS6145337A JP59166515A JP16651584A JPS6145337A JP S6145337 A JPS6145337 A JP S6145337A JP 59166515 A JP59166515 A JP 59166515A JP 16651584 A JP16651584 A JP 16651584A JP S6145337 A JPS6145337 A JP S6145337A
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital control
- processing unit
- central processing
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ディジタル制御装置の機能を診断する自己
診断方法に関するものである。
診断方法に関するものである。
従来、この種の方法として例えば特開昭５７−１７４７
４８号会報に記載されたものがある。第１図は、このよ
うな従来技術によるディジタル制御装置のブロック図で
ある。第１図において、１は中央処理装置（ＣＰＵ）
、２は一定時間毎にＣＰＵ １に対して割シ込みをかけ
るタイマー、３はＣＰＵ １から延びるバス、４はリー
ド・オンリ・メモリ（ＲＯＭ＞の書き込み内容の破壊を
検出するためのプログラムを記憶しているＲＯＭ、５は
ランダム・アクセス・メモリ（、ＲＡＭ）、６はインタ
ーフェイス（ＩＮＦ）、７はインター７エイス６を介し
てＣＰＵ １−に°より制御される被制御システムであ
る。
４８号会報に記載されたものがある。第１図は、このよ
うな従来技術によるディジタル制御装置のブロック図で
ある。第１図において、１は中央処理装置（ＣＰＵ）
、２は一定時間毎にＣＰＵ １に対して割シ込みをかけ
るタイマー、３はＣＰＵ １から延びるバス、４はリー
ド・オンリ・メモリ（ＲＯＭ＞の書き込み内容の破壊を
検出するためのプログラムを記憶しているＲＯＭ、５は
ランダム・アクセス・メモリ（、ＲＡＭ）、６はインタ
ーフェイス（ＩＮＦ）、７はインター７エイス６を介し
てＣＰＵ １−に°より制御される被制御システムであ
る。
システムの起動時には、ＲＯＭ４の全域のチエッり処理
を行い、その結果をＣＰＵ １のレジスタに格納してお
く。その後は、タイマー２の出力により一定時間毎に実
行される割シ込みによって、ＲＯＭ４全域のチェック処
理を行い、起動時のチェック処理による結果と当該側シ
込み時におけるチェック処理の結果とを比較してＲＯＭ
４の点検を行う処理を反復する。
を行い、その結果をＣＰＵ １のレジスタに格納してお
く。その後は、タイマー２の出力により一定時間毎に実
行される割シ込みによって、ＲＯＭ４全域のチェック処
理を行い、起動時のチェック処理による結果と当該側シ
込み時におけるチェック処理の結果とを比較してＲＯＭ
４の点検を行う処理を反復する。
従来の診断方法は、以上のように構成されているので、
ＲＯＭの故障検出しか行えず、ＣＰＵの負担増の割に信
頼性の向上が低い等の欠点があった。
ＲＯＭの故障検出しか行えず、ＣＰＵの負担増の割に信
頼性の向上が低い等の欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、記憶しておいたデータを１回毎
に反転し、ディジタル入出力装置を経由して読み込み、
読み込んだデータを基にチェック処理を行うことによ、
９、ＣＰＵ、メモリ、ディジタル入出力装置及びこれら
を接続するバスの機能の診断を行うことができるディジ
タル制御装置用の診断方法を提供することを目的として
いる。
ためになされたもので、記憶しておいたデータを１回毎
に反転し、ディジタル入出力装置を経由して読み込み、
読み込んだデータを基にチェック処理を行うことによ、
９、ＣＰＵ、メモリ、ディジタル入出力装置及びこれら
を接続するバスの機能の診断を行うことができるディジ
タル制御装置用の診断方法を提供することを目的として
いる。
以下、この発明の一実施例を図について説明する。第２
図において、１はＣＰＵ、２は一定時限毎にＣＰＵ １
に割シ込みをかけるタイマー、３はＣＰＵ１から延びる
バス、４はチェック処理用のプログラムを記憶している
ＲＯＭ、５は＆Ｗ１６はインターフェイス（Ｉ／Ｆ）、
７は被制御システムであり、第１図のものと同様のもの
よりなる。また８はディジタル出力装置（Ｄｌｏ） 、
９はディジタル入力装置（Ｄ／Ｉ）である。バス３には
ＣＰＵ １、ＲＯＭ４、ＲＡＭ５、ディジタル出力装置
８、ディジタル入力装置９及びインターフェイス６が接
続される。
図において、１はＣＰＵ、２は一定時限毎にＣＰＵ １
に割シ込みをかけるタイマー、３はＣＰＵ１から延びる
バス、４はチェック処理用のプログラムを記憶している
ＲＯＭ、５は＆Ｗ１６はインターフェイス（Ｉ／Ｆ）、
７は被制御システムであり、第１図のものと同様のもの
よりなる。また８はディジタル出力装置（Ｄｌｏ） 、
９はディジタル入力装置（Ｄ／Ｉ）である。バス３には
ＣＰＵ １、ＲＯＭ４、ＲＡＭ５、ディジタル出力装置
８、ディジタル入力装置９及びインターフェイス６が接
続される。
次にこのような構成をもつディジタル制御装置の診断６
理の手順を説明する。
理の手順を説明する。
ＣＰＵ １は、タイマー２から一定時間毎に出力される
割シ込みに応答して各部の診断を行う為、あらかじめ定
めたデータを１回ごとに論理的に反転してデータを例え
ばディジタル出力装置８に出力する。
割シ込みに応答して各部の診断を行う為、あらかじめ定
めたデータを１回ごとに論理的に反転してデータを例え
ばディジタル出力装置８に出力する。
次にＣＰＵ １は、ディジタル出力装置８、ディジタル
入力装置９及びバス３を経由して戻って来たデータを読
み行み、その誤シを調べるためのチェック処理を実行し
、その処理結果と、予めＲＯＭ ４に記憶しておいた解
（データ）とを比較し、一致したときは正常、そうでな
いときは異常と判断をする。この処理によ！ＯＣＰＵ
１ 、ディジタル出力装置８及びディジタル入力装置９
及びバス３を含む各部分の機能の診断がなされる。ただ
し、解は正規のデータに対応する解と、反転データに対
応する解の２Ｈｉ類をあらかじめＲＯＭ ４１ｃセツト
しておき、一致の判断はそれぞれ対応した解と比較する
ことにより行なうものとする。
入力装置９及びバス３を経由して戻って来たデータを読
み行み、その誤シを調べるためのチェック処理を実行し
、その処理結果と、予めＲＯＭ ４に記憶しておいた解
（データ）とを比較し、一致したときは正常、そうでな
いときは異常と判断をする。この処理によ！ＯＣＰＵ
１ 、ディジタル出力装置８及びディジタル入力装置９
及びバス３を含む各部分の機能の診断がなされる。ただ
し、解は正規のデータに対応する解と、反転データに対
応する解の２Ｈｉ類をあらかじめＲＯＭ ４１ｃセツト
しておき、一致の判断はそれぞれ対応した解と比較する
ことにより行なうものとする。
装置を構成するその他の部分、即ちインターフェイス６
、被制御システム７及びＲＡＭ５についても同じような
手順により診断をする。
、被制御システム７及びＲＡＭ５についても同じような
手順により診断をする。
なお、上記実施例では、ディジタル制御装置の各部の機
能をシステムバスを介して中央処理装置により診断を行
なったが、診断対象は外部記憶装置等データの昏き込み
、読み出しが行なう装置であればよく、上記実施例と同
様の効果を奏する。
能をシステムバスを介して中央処理装置により診断を行
なったが、診断対象は外部記憶装置等データの昏き込み
、読み出しが行なう装置であればよく、上記実施例と同
様の効果を奏する。
以上のようにこの発明によれば、ＣＰＵ、ディジタル入
出力装置及びバスを含むディジタル処理装置の各部徴能
の診断が効率よく実行され、し“がもＣＰＵの負担を軽
く、かっＣＰＵの自己診断率を上げることができるので
、装置の信頼性を向上することができる。
出力装置及びバスを含むディジタル処理装置の各部徴能
の診断が効率よく実行され、し“がもＣＰＵの負担を軽
く、かっＣＰＵの自己診断率を上げることができるので
、装置の信頼性を向上することができる。
第１図は従来の診断方法により診断をするディジタル制
御装置のブロック図、第２図は本発明の診断方法により
診断をするディジタル装置のブロック図である。 １・・・ＣＰＵ、２・・・タイマー、３・・・バス、４
・・・ＲＯＭ 。 ５・・・ＲＡＭ、 ６・・・インターフェイス、７・・
・被制御システム、８・・・ディジタル出方装置、９・
・・ディジタル入力装置。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 手続補正書（自発） １．事件の表示 特願昭５９−１６６５１５号２、
発明の名称 ディジタル制御装置の診断方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の白シ丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代 理 人 郵便番号 １０５住 所
東京都港区西＃ｉ僑１丁目４番１ｏ号ｌ＋Ｉｊ−一 ｖ
ｖＸｖ＋＾〆＋＋＋ｖＩＨ＋ にシュ：
−５、補正の対象 ＋１１明細壱の特許請求の範囲の欄 （２）明想ｉ書の発明の詳細な説明の欄す、補正の内容 （１１別紙の通り特許請求の範囲を補正する。 （２１明細沓第５貞第１８行目「行なう」とあるのを「
行なえる」と補正する。 ７、 添付書類の目録 補正後の特許請求の範囲を記載した書面 １通以上 補正後の特許請求の範囲 １１１中央処Ｂ！装置並びにバスを介して上記中央処理
装置に接続さｎるメモリ及び周辺装置を含むディジタル
制御装置に於て上記中央処理装置から第１データ又はこ
の第１データの内容を論理的に反転した第２データを上
記バスを介して上記周辺装置に送出する機能、上記バス
を介して上記周辺装置から上記第１又は第２データを上
記中央処理装置にそｎぞ１１． 読み込み、予め定めら
れているチェ上記第１又は第２データに対応して設定さ
ｎている基準データとをそれ七九比較する診断機能をＭ
記ディジタル制御装置の機能の診断をするディジタル制
＃装置の診断方法。 ＋２１診断処理に予め定めた時限毎にタイマーエリ中央
処理装置に入力さｎる割込みにエリ起動さｎることを特
徴とする特計誼求の範囲第１項記載のディジタル制＃装
置はの診断方法。
御装置のブロック図、第２図は本発明の診断方法により
診断をするディジタル装置のブロック図である。 １・・・ＣＰＵ、２・・・タイマー、３・・・バス、４
・・・ＲＯＭ 。 ５・・・ＲＡＭ、 ６・・・インターフェイス、７・・
・被制御システム、８・・・ディジタル出方装置、９・
・・ディジタル入力装置。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 手続補正書（自発） １．事件の表示 特願昭５９−１６６５１５号２、
発明の名称 ディジタル制御装置の診断方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の白シ丁目２番３号名
称 （６０１）三菱電機株式会社代表者片山仁八部 ４、代 理 人 郵便番号 １０５住 所
東京都港区西＃ｉ僑１丁目４番１ｏ号ｌ＋Ｉｊ−一 ｖ
ｖＸｖ＋＾〆＋＋＋ｖＩＨ＋ にシュ：
−５、補正の対象 ＋１１明細壱の特許請求の範囲の欄 （２）明想ｉ書の発明の詳細な説明の欄す、補正の内容 （１１別紙の通り特許請求の範囲を補正する。 （２１明細沓第５貞第１８行目「行なう」とあるのを「
行なえる」と補正する。 ７、 添付書類の目録 補正後の特許請求の範囲を記載した書面 １通以上 補正後の特許請求の範囲 １１１中央処Ｂ！装置並びにバスを介して上記中央処理
装置に接続さｎるメモリ及び周辺装置を含むディジタル
制御装置に於て上記中央処理装置から第１データ又はこ
の第１データの内容を論理的に反転した第２データを上
記バスを介して上記周辺装置に送出する機能、上記バス
を介して上記周辺装置から上記第１又は第２データを上
記中央処理装置にそｎぞ１１． 読み込み、予め定めら
れているチェ上記第１又は第２データに対応して設定さ
ｎている基準データとをそれ七九比較する診断機能をＭ
記ディジタル制御装置の機能の診断をするディジタル制
＃装置の診断方法。 ＋２１診断処理に予め定めた時限毎にタイマーエリ中央
処理装置に入力さｎる割込みにエリ起動さｎることを特
徴とする特計誼求の範囲第１項記載のディジタル制＃装
置はの診断方法。
Claims (2)
- （１）中央処理装置並びにバスを介して上記中央処理装
置に接続されるメモリ及び周辺装置を含むディジタル制
御装置の機能を診断するために上記中央処理装置から第
１データ及びこの第１データの内容を論理的に反転した
第２データを上記バスを介して上記周辺装置に送出した
後、上記バスを介して上記周辺装置から上記第１及び第
２データを上記中央処理装置にそれぞれ読み込み、予め
定められているチェックをし、かつこのチェックの結果
と上記第１及び第１データに対応して設定されている基
準データとをそれぞれ比較する診断処理を予め定めた周
期により反復させることにより上記ディジタル制御装置
の機能の診断をするディジタル制御装置の診断方法。 - （２）診断処理は予め定めた時限毎にタイマーより中央
処理装置に入力される割込みにより起動されることを特
徴とする特許請求の範囲第１項記載のディジタル制御装
置の診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166515A JPS6145337A (ja) | 1984-08-10 | 1984-08-10 | デイジタル制御装置の診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59166515A JPS6145337A (ja) | 1984-08-10 | 1984-08-10 | デイジタル制御装置の診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6145337A true JPS6145337A (ja) | 1986-03-05 |
Family
ID=15832748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59166515A Pending JPS6145337A (ja) | 1984-08-10 | 1984-08-10 | デイジタル制御装置の診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145337A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919746A (ja) * | 1972-02-29 | 1974-02-21 | ||
| JPS5752933A (en) * | 1980-09-16 | 1982-03-29 | Hitachi Ltd | Input and output control system |
| JPS57178548A (en) * | 1981-04-28 | 1982-11-02 | Toshiba Corp | Testing method for digital input output-device |
-
1984
- 1984-08-10 JP JP59166515A patent/JPS6145337A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4919746A (ja) * | 1972-02-29 | 1974-02-21 | ||
| JPS5752933A (en) * | 1980-09-16 | 1982-03-29 | Hitachi Ltd | Input and output control system |
| JPS57178548A (en) * | 1981-04-28 | 1982-11-02 | Toshiba Corp | Testing method for digital input output-device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032957B1 (en) | Information processing system for error processing, and error processing method | |
| JPS6145337A (ja) | デイジタル制御装置の診断方法 | |
| JP3025504B2 (ja) | 情報処理装置 | |
| JP3344432B2 (ja) | 情報処理装置 | |
| KR930008679B1 (ko) | 마이크로 채널 버스 아키덱쳐를 갖는 컴퓨터 시스템의 마이크로 채널 버스 에러 추적회로 | |
| JP2979553B2 (ja) | 障害診断方式 | |
| JP2890426B2 (ja) | 情報処理装置 | |
| JP2876606B2 (ja) | 情報処理装置 | |
| JPH07219796A (ja) | 情報処理装置 | |
| SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
| JP3250232B2 (ja) | 入出力制御装置のバスパリティエラー発生位置検出方式 | |
| JP2584466B2 (ja) | ディスクコントローラの自己診断方法 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH0230060B2 (ja) | ||
| JP2580311B2 (ja) | 多重化システムの相互監視処理方式 | |
| JPS624746B2 (ja) | ||
| JPH0527994A (ja) | デイジタル機器の誤出力防止方法 | |
| JPS6136641B2 (ja) | ||
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPH0253169A (ja) | マルチマイクロプロセッサシステムの故障検知装置 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPH01196645A (ja) | メモリ装置 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS6336532B2 (ja) |