JPS6027057B2 - クロスコ−ル制御装置 - Google Patents
クロスコ−ル制御装置Info
- Publication number
- JPS6027057B2 JPS6027057B2 JP56032094A JP3209481A JPS6027057B2 JP S6027057 B2 JPS6027057 B2 JP S6027057B2 JP 56032094 A JP56032094 A JP 56032094A JP 3209481 A JP3209481 A JP 3209481A JP S6027057 B2 JPS6027057 B2 JP S6027057B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- control device
- output
- devices
- cnt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は複数の入出力装置を複数の上位装置によりクロ
スコールして運用するために必要なる入出力保持装置に
係る。
スコールして運用するために必要なる入出力保持装置に
係る。
従来入出力装置は多数設けられて上位層装置（通常中央
処理装置であるから、以後ＣＰＵと略記する）に手動で
結合されて情報処理を行っていた。
処理装置であるから、以後ＣＰＵと略記する）に手動で
結合されて情報処理を行っていた。
これらの装置を有効に利用する手段としてクロスコール
方式が用いられている。
方式が用いられている。
このクロスコ−ル方式は一般に３つの形態が考えられて
いる。第１にはＣＰＵ（以後ＨＯＳＴと表記する）の能
力を充分に利用出来るように形成した形態でその一例を
第１図に示す接続とされる。即ちＨＯＳＴに設けられた
チャンネル（本例において２個）ＣＨ−０，ＣＨ−１と
入出力制御装置（以後ＣｏｎｔｒｏｌｌｅｔＮＴと略記
する）ＣＮＴ−０、ＣＮＴ−１とをＣＨ−０とＣＮＴ−
０及びＣＨ−１とＣＮＴ−１と接続し、本例においては
２台のＣＮＴが２台の入出力装置（以後磁気テープ装置
について説明しデバイスと称す）Ａ，Ｂを制御して、情
報処理作業（以後ジョブと称す）の状況に応じて随時Ｃ
ＮＴ−０又はＣＮＴ−１の接続回路（以後パスと称す）
を用いて処理を行う。
いる。第１にはＣＰＵ（以後ＨＯＳＴと表記する）の能
力を充分に利用出来るように形成した形態でその一例を
第１図に示す接続とされる。即ちＨＯＳＴに設けられた
チャンネル（本例において２個）ＣＨ−０，ＣＨ−１と
入出力制御装置（以後ＣｏｎｔｒｏｌｌｅｔＮＴと略記
する）ＣＮＴ−０、ＣＮＴ−１とをＣＨ−０とＣＮＴ−
０及びＣＨ−１とＣＮＴ−１と接続し、本例においては
２台のＣＮＴが２台の入出力装置（以後磁気テープ装置
について説明しデバイスと称す）Ａ，Ｂを制御して、情
報処理作業（以後ジョブと称す）の状況に応じて随時Ｃ
ＮＴ−０又はＣＮＴ−１の接続回路（以後パスと称す）
を用いて処理を行う。
この場合にはＨＯＳＴ内で制御出来るのでデバイスＡ及
びＢに対するＣＮＴよりの保持処理（以後リザーブと称
す）は不要である。第２には複数のＨＯＳＴがデバイス
（本例においては簡単にするためＨＯＳＴ２台、デバイ
スも２台で説明する）を共用するように形成した形態で
その一例を第２図に示す。
びＢに対するＣＮＴよりの保持処理（以後リザーブと称
す）は不要である。第２には複数のＨＯＳＴがデバイス
（本例においては簡単にするためＨＯＳＴ２台、デバイ
スも２台で説明する）を共用するように形成した形態で
その一例を第２図に示す。
ＨＯＳＴ−０のチヤンネルＣＨ−０はＣＮＴ−０と、Ｈ
ＯＳＴ−１のチヤンネルＣＨ−１はＣＮＴ−１と夫々接
続され、両ＣＮＴはデバイスＡとＢを制御している。
ＯＳＴ−１のチヤンネルＣＨ−１はＣＮＴ−１と夫々接
続され、両ＣＮＴはデバイスＡとＢを制御している。
この場合にはＣＮＴ−０とＣＮＴ−１の間にそれぞれが
その時のジョブに応じてデバイスをリザープしないと、
他のＣＰＵよりそのデバイスを使われてジョブに障害を
生ずる恐れがあるため、ＣＮＴ−０とＣＮＴ−１の間に
リザーブデバイス情報を連絡し合う必要がある。
その時のジョブに応じてデバイスをリザープしないと、
他のＣＰＵよりそのデバイスを使われてジョブに障害を
生ずる恐れがあるため、ＣＮＴ−０とＣＮＴ−１の間に
リザーブデバイス情報を連絡し合う必要がある。
第３は第１と第２の形態の混合型で（本例においてはＨ
ＯＳＴ３台ＣＮＴ２台デバイス４台で示す）第３図にそ
の一例を示す。
ＯＳＴ３台ＣＮＴ２台デバイス４台で示す）第３図にそ
の一例を示す。
ＨＯＳＴ− １ のＣＨ−０はＣＮＴ−０のＣＨ一Ｂへ
、ＣＨ−１はＣＮＴ−１のＣＨ一Ｄへ第１図と同様の接
続とし、ＨＯＳＴ−０とＨＯＳＴ−２はそれぞれＣＮＴ
−０のＣＨ−ＡとＣＮＴ−１のＣＨ一Ｅに第２図と同様
の接続とし、デバイスＡ乃至Ｄの４台はいずれもＣＮＴ
−０とＣＮＴ−１に制御されている。
、ＣＨ−１はＣＮＴ−１のＣＨ一Ｄへ第１図と同様の接
続とし、ＨＯＳＴ−０とＨＯＳＴ−２はそれぞれＣＮＴ
−０のＣＨ−ＡとＣＮＴ−１のＣＨ一Ｅに第２図と同様
の接続とし、デバイスＡ乃至Ｄの４台はいずれもＣＮＴ
−０とＣＮＴ−１に制御されている。
この構成においては、ＨＯＳＴ−０乃至ＨＯＳＴ−２の
各ＨＯＳＴ−１が使用するデバイスについては、この３
つのＨＯＳＴ間でお互いに排他的制御が必要である。
各ＨＯＳＴ−１が使用するデバイスについては、この３
つのＨＯＳＴ間でお互いに排他的制御が必要である。
しかし、ＨＯＳＴ−１が持つ２つのパス（ＣＨ−０→Ｃ
Ｈ−Ｂ→デバイスと、ＣＨ−１→ＣＨ−Ｄ→デバイス）
間では排他的制御は行われてはならない。即ち、一方の
パスからのＩＪザープによって、もう一方のパスに対し
て排他を行うと、２つのパスが有効に使用できないから
である。かくのごとく、これらの各形態に応じてデバイ
スリザーブが出来ないと処理効率が高いクロスコールを
行なえない。
Ｈ−Ｂ→デバイスと、ＣＨ−１→ＣＨ−Ｄ→デバイス）
間では排他的制御は行われてはならない。即ち、一方の
パスからのＩＪザープによって、もう一方のパスに対し
て排他を行うと、２つのパスが有効に使用できないから
である。かくのごとく、これらの各形態に応じてデバイ
スリザーブが出来ないと処理効率が高いクロスコールを
行なえない。
従って、本発明の目的は前述の如きクロスコールにおい
て、上記の排他制御すべきものと、してはならないもの
との、２つの相反する条件を克服して有効なクロスコー
ル制御を可能にする装置を提供することであり、その目
的は複数の入出力装置を共通に制御する複数の入出力制
御装置に対応して設けられ、該入出力制御装置を介した
複数の上位装置のうちの所定の上位装置から特定の入出
力制御装置に対する使用の占有権を設定し、該占有権の
内容に基き入出力装置の排他的使用を制御するクロスコ
ール制御装贋において、各入出力制御装置が介在する上
位装置から入出力装置への使用の占有権の内容を格納す
る第１の記憶手段と、該第１の記憶手段の内容を可変的
に選択抽出する選択手段と、該選択抽出された内容を格
納する第２の記憶手段とを各入出力制御装置に対応して
設け、各入出力制御装置と上位装置との接続関係に従い
上記選択手段の選択形態を設定して当該入出力制御装置
の第１の記憶手段の内容および他の入出力制御装置の第
２の記憶手段の内容に基き上記排他制御を行うようにし
たことを特徴とするクロスコール制御装置により達成で
きる。
て、上記の排他制御すべきものと、してはならないもの
との、２つの相反する条件を克服して有効なクロスコー
ル制御を可能にする装置を提供することであり、その目
的は複数の入出力装置を共通に制御する複数の入出力制
御装置に対応して設けられ、該入出力制御装置を介した
複数の上位装置のうちの所定の上位装置から特定の入出
力制御装置に対する使用の占有権を設定し、該占有権の
内容に基き入出力装置の排他的使用を制御するクロスコ
ール制御装贋において、各入出力制御装置が介在する上
位装置から入出力装置への使用の占有権の内容を格納す
る第１の記憶手段と、該第１の記憶手段の内容を可変的
に選択抽出する選択手段と、該選択抽出された内容を格
納する第２の記憶手段とを各入出力制御装置に対応して
設け、各入出力制御装置と上位装置との接続関係に従い
上記選択手段の選択形態を設定して当該入出力制御装置
の第１の記憶手段の内容および他の入出力制御装置の第
２の記憶手段の内容に基き上記排他制御を行うようにし
たことを特徴とするクロスコール制御装置により達成で
きる。
以下図面を用いて本発明の−実施例について説明する。
第４図において、３台のホストコンピュータＨＯＳＴ−
０乃至ＨＯＳＴ−２は２台のＣＮＴ（ＣＮＴ−０，ＣＮ
Ｔ−１）を介して４台のデバイスＡ乃至Ｄ共用するよう
に構成されており、更に詳しくはＨＯＳＴ‐０とＨＯＳ
Ｔ‐２はそれぞれデバイスＡとＤを占有し、ＨＯＳＴ−
１はデバイスＢとＣをクロスコールしている。各ＨＯＳ
Ｔよりのデバイス使用命令はそれぞれのチヤンネ′一Ｃ
Ｈ−０乃至ＣＨ−３よりＣＮＴ−０及びＣＮＴ−１の第
１段リザーブ信号レジスタＲＳＲ−０乃至ＲＳＲ−３に
格納され、そのレジスタＲＳＲ−０〜ＲＳＲ−３の出力
はＨＯＳＴ運用条件により決定された相互リザーブ条件
に応じ選択スイッチＣＷ−０，ＣＷ−１（プログラムス
イッチでも手動スイッチでもよい）を介して第２段リザ
ーブ信号レジスタＲＳＲ′−０〜ＲＳＲ′−１に格納さ
れるようになつている。
０乃至ＨＯＳＴ−２は２台のＣＮＴ（ＣＮＴ−０，ＣＮ
Ｔ−１）を介して４台のデバイスＡ乃至Ｄ共用するよう
に構成されており、更に詳しくはＨＯＳＴ‐０とＨＯＳ
Ｔ‐２はそれぞれデバイスＡとＤを占有し、ＨＯＳＴ−
１はデバイスＢとＣをクロスコールしている。各ＨＯＳ
Ｔよりのデバイス使用命令はそれぞれのチヤンネ′一Ｃ
Ｈ−０乃至ＣＨ−３よりＣＮＴ−０及びＣＮＴ−１の第
１段リザーブ信号レジスタＲＳＲ−０乃至ＲＳＲ−３に
格納され、そのレジスタＲＳＲ−０〜ＲＳＲ−３の出力
はＨＯＳＴ運用条件により決定された相互リザーブ条件
に応じ選択スイッチＣＷ−０，ＣＷ−１（プログラムス
イッチでも手動スイッチでもよい）を介して第２段リザ
ーブ信号レジスタＲＳＲ′−０〜ＲＳＲ′−１に格納さ
れるようになつている。
同図において、各ＨＯＳＴに対しては、同一ＣＮＴ内の
相互のチャンネル則ちＣＨ−ＡとＣＨ−Ｂ並びにＣＨ−
ＣとＣＨ−○間のＩＪザーブ条件は第１段リザーブ信号
レジスタＲＳＲ−０なし、しＲＳＲ−３よりそれぞれリ
ザーブ信号発信器ＲＳＳ−１、ＲＳＳ−０、ＲＳＳ−３
、ＲＳＳ−２に入力され、且つ他のＣＮＴよりのりザー
ブ条件はそれぞれ第２段リザーブ信号レジスタＲＳＲ′
−０、ＲＳＲ′−１よりリザーブ信号発信器ＲＳＳ−０
、ＲＳＳ−１、ＲＳＳ−２、ＲＳＳ−３に入力され、両
者の信号を合せてリザーブ信号発振器ＲＳＳ−０乃至Ｒ
ＳＳ−３よりリザーブ信号が転送される。
相互のチャンネル則ちＣＨ−ＡとＣＨ−Ｂ並びにＣＨ−
ＣとＣＨ−○間のＩＪザーブ条件は第１段リザーブ信号
レジスタＲＳＲ−０なし、しＲＳＲ−３よりそれぞれリ
ザーブ信号発信器ＲＳＳ−１、ＲＳＳ−０、ＲＳＳ−３
、ＲＳＳ−２に入力され、且つ他のＣＮＴよりのりザー
ブ条件はそれぞれ第２段リザーブ信号レジスタＲＳＲ′
−０、ＲＳＲ′−１よりリザーブ信号発信器ＲＳＳ−０
、ＲＳＳ−１、ＲＳＳ−２、ＲＳＳ−３に入力され、両
者の信号を合せてリザーブ信号発振器ＲＳＳ−０乃至Ｒ
ＳＳ−３よりリザーブ信号が転送される。
以後のＣＮＴの動作は通常の磁気テープ制御装置と同一
の回路であるごＣＮＴＬ部により処理されて、デバイス
Ａ乃至Ｄを動作せしめる。
の回路であるごＣＮＴＬ部により処理されて、デバイス
Ａ乃至Ｄを動作せしめる。
選択スイッチの回路構成は、ＨＯＳＴ、ＣＮＴ及びデバ
イスの数及び機能により又そのシステムの運用条件に従
って所望の如く設計されるもので、本例の構成はその一
例である。
イスの数及び機能により又そのシステムの運用条件に従
って所望の如く設計されるもので、本例の構成はその一
例である。
この選択スイッチＣＷ−０を位置「２」にすると、第１
段リザーブ信号レジスタＲＳＲ−０及びＲＳＲ−０両者
のリザーブ信号が第２図リザ−ブ信号レジスタＲＳＲ′
−０に格納されて、ＣＮＴ−１に伝達される。
段リザーブ信号レジスタＲＳＲ−０及びＲＳＲ−０両者
のリザーブ信号が第２図リザ−ブ信号レジスタＲＳＲ′
−０に格納されて、ＣＮＴ−１に伝達される。
又選択スイッチＣＷ−０を位置「３」にすればリザーブ
条件はＣＮＴ−１に伝達されない。
条件はＣＮＴ−１に伝達されない。
又選択スイッチＣＷ−０を位置「４」にすればＲＳＲ−
１のリザーブ条件のみがＣＮＴ−１に伝達される。ＣＷ
−１においても同様である。
１のリザーブ条件のみがＣＮＴ−１に伝達される。ＣＷ
−１においても同様である。
本発明においては、選択スイッチＣＷ−０、ＣＷ−１を
有するため、このスイッチを切替えるだけで第１図乃至
第３図の夫々に示す上位装置と入出力制御装置との接続
形態のいずれに対しても効率的な処理を行い得るクロス
コール制御系を構成することができる。以上述べた如く
本発明によれば、複雑な電子計算機システムの構成と運
用条件に対応して磁気テープ、磁気ディスク、磁気ドラ
ム等の入出力装置をクロスコールして効率的に且つ必要
データの保全を確実にして使用するために必要なるリザ
ーブ機能を入出力制御装置又は同様な制御を行う装置に
付加して、処理能力を増大したクロスコールが可能とな
るのでその効果多大である。
有するため、このスイッチを切替えるだけで第１図乃至
第３図の夫々に示す上位装置と入出力制御装置との接続
形態のいずれに対しても効率的な処理を行い得るクロス
コール制御系を構成することができる。以上述べた如く
本発明によれば、複雑な電子計算機システムの構成と運
用条件に対応して磁気テープ、磁気ディスク、磁気ドラ
ム等の入出力装置をクロスコールして効率的に且つ必要
データの保全を確実にして使用するために必要なるリザ
ーブ機能を入出力制御装置又は同様な制御を行う装置に
付加して、処理能力を増大したクロスコールが可能とな
るのでその効果多大である。
【図面の簡単な説明】
第１図乃至第３図はクロスコール方式の各形態を示す説
明図であり、第４図は本発明の一実施例の説明図である
。 図中ＨＯＳＴ乃至ＨＯＳＴ−２は上位装置としての中央
処理装置であり、ＣＨ−０乃至ＣＨ−３は上位装置のチ
ャンネル、ＣＮＴ−０乃至ＣＮＴ−１は磁気テープ制御
装置、Ａ乃至Ｄは磁気テープ装置（デバイス）、ＣＨ−
Ａ乃至ＣＨ−Ｄは磁気テープ制御装置のチャンネル、Ｒ
ＳＲ−０乃至ＲＳＲ−３は第１段リザーブ信号レジスタ
、ＣＷ−０及びＣＷ−１は選択スイッチ、ＲＳＲ′−０
及びＲＳＲ′ーーは第２段リザーブ信号レジスタ、ＲＳ
Ｓ−０乃至ＲＳＳ−３はリザーブ信号発信器、ＣＮＴＬ
は従来の磁気テープ制御装置回路図である。 条’図 姿Ｚ図 第３図 図 寸 縦
明図であり、第４図は本発明の一実施例の説明図である
。 図中ＨＯＳＴ乃至ＨＯＳＴ−２は上位装置としての中央
処理装置であり、ＣＨ−０乃至ＣＨ−３は上位装置のチ
ャンネル、ＣＮＴ−０乃至ＣＮＴ−１は磁気テープ制御
装置、Ａ乃至Ｄは磁気テープ装置（デバイス）、ＣＨ−
Ａ乃至ＣＨ−Ｄは磁気テープ制御装置のチャンネル、Ｒ
ＳＲ−０乃至ＲＳＲ−３は第１段リザーブ信号レジスタ
、ＣＷ−０及びＣＷ−１は選択スイッチ、ＲＳＲ′−０
及びＲＳＲ′ーーは第２段リザーブ信号レジスタ、ＲＳ
Ｓ−０乃至ＲＳＳ−３はリザーブ信号発信器、ＣＮＴＬ
は従来の磁気テープ制御装置回路図である。 条’図 姿Ｚ図 第３図 図 寸 縦
Claims (1)
- １ 複数の入出力装置を共通に制御する複数の入出力制
御装置に対応して設けられ、該入出力制御装置に接続し
た複数の上位装置のうちの所定の上位装置から特定の入
出力装置に対する使用の占有権を設定し、該占有権の内
容に基き入出力装置の排他的使用を制御するクロスコー
ル制御装置において、各入出力制御装置に接続する上位
装置ごとに設けられ、該上位装置から入出力装置への使
用の占有権の内容を格納する第１の記憶手段と、該第１
の記憶手段の内容を可変的に選択抽出する選択手段と、
該選択抽出され内容を格納する第２の記憶手段とを、各
入出力制御装置に対応して設け、各入出力制御装置と上
位装置との接続関係に従い上記選択手段の選択形態を設
定して、当該入出力制御装置の第１の記憶手段の内容お
よび他の入出力制御装置の第２の記憶手段の内容に基き
上記排他的制御を行うようにしたことを特徴とするクロ
スコール制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032094A JPS6027057B2 (ja) | 1981-03-06 | 1981-03-06 | クロスコ−ル制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56032094A JPS6027057B2 (ja) | 1981-03-06 | 1981-03-06 | クロスコ−ル制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57147733A JPS57147733A (en) | 1982-09-11 |
| JPS6027057B2 true JPS6027057B2 (ja) | 1985-06-27 |
Family
ID=12349293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032094A Expired JPS6027057B2 (ja) | 1981-03-06 | 1981-03-06 | クロスコ−ル制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027057B2 (ja) |
-
1981
- 1981-03-06 JP JP56032094A patent/JPS6027057B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57147733A (en) | 1982-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7587717B2 (en) | Dynamic master/slave configuration for multiple expansion modules | |
| JPS6027057B2 (ja) | クロスコ−ル制御装置 | |
| US11138011B2 (en) | Device, data-processing chain and context-switching method | |
| KR100312533B1 (ko) | 전전자 교환기 시스템의 프린터 스풀링 장치 및 방법 | |
| JP3288158B2 (ja) | チャネル制御方式 | |
| JPH04180146A (ja) | チャネル制御装置 | |
| JPH0642227B2 (ja) | デ−タ転送装置 | |
| JPH0740230B2 (ja) | 割込み制御方式 | |
| JPH02226548A (ja) | 磁気ディスク装置 | |
| JP2809001B2 (ja) | 制御信号集約装置 | |
| KR930006896B1 (ko) | 데이타 입출력 분배장치 | |
| JPH05204873A (ja) | 分散型処理システムにおける処理装置間通信処理方法 | |
| JPH0430232A (ja) | 主記憶再構成方法 | |
| JPH01243739A (ja) | 無線回線アクセス方式 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPS6222149A (ja) | プロセス切り換え方式 | |
| JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
| JPS63195723A (ja) | フアイル管理装置 | |
| JPS604498B2 (ja) | 電子計算機とダイレクト・メモリ・アクセス装置の結合方法 | |
| JP2001309470A (ja) | 時分割スイッチの試験方法及び装置 | |
| JPH04268652A (ja) | ファイル装置 | |
| JPS61271553A (ja) | 情報処理システムのアテンシヨン処理方式 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPH05151136A (ja) | データ転送装置 |