JPS6027210B2 - 3段直結増幅回路 - Google Patents
3段直結増幅回路Info
- Publication number
- JPS6027210B2 JPS6027210B2 JP51004224A JP422476A JPS6027210B2 JP S6027210 B2 JPS6027210 B2 JP S6027210B2 JP 51004224 A JP51004224 A JP 51004224A JP 422476 A JP422476 A JP 422476A JP S6027210 B2 JPS6027210 B2 JP S6027210B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- stage
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は3段直結増幅回路に関するものであり、単一入
力端子を有し、初段と終段のトランジスタの極性を相異
させ、出力端子より帰還路の直流抵抗を介して直流帰還
を行うことにより、電源電圧の変化による各段の電流変
化が極めて少ないことを特徴とする増幅回路を提供する
ものである。
力端子を有し、初段と終段のトランジスタの極性を相異
させ、出力端子より帰還路の直流抵抗を介して直流帰還
を行うことにより、電源電圧の変化による各段の電流変
化が極めて少ないことを特徴とする増幅回路を提供する
ものである。
近年、演算増幅器の普及に伴ない、演算増幅器を用いた
CR型能動フィル夕が各分野に使用されている。
CR型能動フィル夕が各分野に使用されている。
よく知られているように、演算増幅器には比較器、電圧
増幅器、電流増幅器等の広い応用分野があるが、汎用性
と特性改善のため初段に差動増幅回路を用いているため
、正相入力様子と逆相入力端子を有している。このため
演算増幅器を用いた能動フィル夕は、出力端子と正相ま
たは逆相の入力端子間に、コンデンサと抵抗により構成
された帰還路を薮綾してなるものであった。このとき帰
還路が接続されていない入力端子は接地したり、基準電
圧源に接続することが必要になる。膜集積回路内に前記
演算増幅器を搭載しCR型能動フィル夕を構成する際に
、前記入力端子の存在は能動フィル夕の回路構成を複雑
にする要因となることがしばしばある。このため単一入
力端子を有する増幅器が能動フィル夕を構成するに際し
有効となる場合が多い。
増幅器、電流増幅器等の広い応用分野があるが、汎用性
と特性改善のため初段に差動増幅回路を用いているため
、正相入力様子と逆相入力端子を有している。このため
演算増幅器を用いた能動フィル夕は、出力端子と正相ま
たは逆相の入力端子間に、コンデンサと抵抗により構成
された帰還路を薮綾してなるものであった。このとき帰
還路が接続されていない入力端子は接地したり、基準電
圧源に接続することが必要になる。膜集積回路内に前記
演算増幅器を搭載しCR型能動フィル夕を構成する際に
、前記入力端子の存在は能動フィル夕の回路構成を複雑
にする要因となることがしばしばある。このため単一入
力端子を有する増幅器が能動フィル夕を構成するに際し
有効となる場合が多い。
従来、単一の入力端子を有する増幅回路としては第1図
に示す3段直結増幅回路が考えられる。第1図はトラン
ジスタQ,,Q2,Qと抵抗R.,R2,R3により構
成された増幅回路であり、抵抗RFは直流動作点を安定
化させるための負帰還抵抗である。第1図3段直結増幅
回路の直流動作点および各段に流れる電流はそれぞれ式
‘1’、■および‘3’により与えられる。,.=vC
C−VBE2 ‘1}R,2=VCC
−V883 【2’R2ら:VCC−V
BE・ 【31R3式{1}、‘2}お
よび{3}1こおいて記号1,,12および13はそれ
ぞれ初段、2段、3段、を流れる電流を示し、記号VB
E,,VBE2およびVB83はそれぞれトランジスタ
Q,,Q2およびQ3のベース・エミツタ間電圧を示す
。
に示す3段直結増幅回路が考えられる。第1図はトラン
ジスタQ,,Q2,Qと抵抗R.,R2,R3により構
成された増幅回路であり、抵抗RFは直流動作点を安定
化させるための負帰還抵抗である。第1図3段直結増幅
回路の直流動作点および各段に流れる電流はそれぞれ式
‘1’、■および‘3’により与えられる。,.=vC
C−VBE2 ‘1}R,2=VCC
−V883 【2’R2ら:VCC−V
BE・ 【31R3式{1}、‘2}お
よび{3}1こおいて記号1,,12および13はそれ
ぞれ初段、2段、3段、を流れる電流を示し、記号VB
E,,VBE2およびVB83はそれぞれトランジスタ
Q,,Q2およびQ3のベース・エミツタ間電圧を示す
。
またトランジスタQ,,Q2およびQの各ベース電流は
電流1,,12およびWこ比較して十分小さく、式‘1
}、{21および【3’‘ま省略してある。式{1)〜
■および醐より各段に流れる電流は電源電圧Vccにほ
ぼ比例して増減することが判る。第亀図の如き回路の各
段の利得は「各段の負荷が次段の入力インピーダンスに
比較して十分低い時、各段の負荷抵抗と各段のトランジ
スタの小信号ヱミッタ抵抗の比で求まる。4・信号ヱミ
ッタ抵抗はトランジスタのェミッタに流れる電流に逆比
例するためも前記電源電圧の増減に比例して増幅回路の
利得が増減する。
電流1,,12およびWこ比較して十分小さく、式‘1
}、{21および【3’‘ま省略してある。式{1)〜
■および醐より各段に流れる電流は電源電圧Vccにほ
ぼ比例して増減することが判る。第亀図の如き回路の各
段の利得は「各段の負荷が次段の入力インピーダンスに
比較して十分低い時、各段の負荷抵抗と各段のトランジ
スタの小信号ヱミッタ抵抗の比で求まる。4・信号ヱミ
ッタ抵抗はトランジスタのェミッタに流れる電流に逆比
例するためも前記電源電圧の増減に比例して増幅回路の
利得が増減する。
通常「増幅回路は帰還路により深い負帰還をかけて使用
するので、前記利得変動は負帰還量だけ圧縮される。
するので、前記利得変動は負帰還量だけ圧縮される。
このため負帰還増幅器として「低周波領域の利得変動は
余り問題とならない場合が多い。しかしながら、前記能
動フィル外こ使用する増幅器は高周波領域の安定性のた
め位相補償を行う必要がある。前記開放利得の変動は橋
周波領域の安定性に関係し、安定性が損なわれると前記
増幅器は高周波領域で発振することがある。以上述べた
如く第1図の増幅回路は電源電圧変動特性に欠点がある
。
余り問題とならない場合が多い。しかしながら、前記能
動フィル外こ使用する増幅器は高周波領域の安定性のた
め位相補償を行う必要がある。前記開放利得の変動は橋
周波領域の安定性に関係し、安定性が損なわれると前記
増幅器は高周波領域で発振することがある。以上述べた
如く第1図の増幅回路は電源電圧変動特性に欠点がある
。
本発明は前記欠点を改善した増幅回路を提供するもので
ある。
ある。
以下に図を用いて本発明の詳細な説明を行う。第2図に
本発明の第1の実施例の回路結線図を示す。
本発明の第1の実施例の回路結線図を示す。
互いに、コレクタを接続された互いに相異なる導電型の
トランジスタ11と12により初段は構成されている。
2段目はトランジスタ11と同じ導電型のトランジスタ
13と抵抗15により構成されている。
トランジスタ11と12により初段は構成されている。
2段目はトランジスタ11と同じ導電型のトランジスタ
13と抵抗15により構成されている。
3段目はトランジスタ11と逆極性のトランジスター4
、抵抗16により構成されている。
、抵抗16により構成されている。
抵抗17は入力端子1と出力端子2間に接続された帰還
路の直流抵抗を示す。コンデンサー8は増幅回路の位相
補償用である。端子3は電源Vccに接続し、端子4は
接地する。端子5は端子3に接続した電源Vccに対し
て常に一定電圧差となる回路を接続する基準電圧端子で
ある。第1の実施例(第2図)の回路動作を以下に説明
する。なお各々のトランジスタの電流増幅率は十分に大
きくベース電流は省略して説明する。トランジスター2
のェミツタ電流はそのベース・ェミッタ間電位差V88
,できまり、これは端子3の電圧Vccと端子6の電圧
Vrの間の電位差に等しく、(4}、〔5}式より求め
ることができる。Vcc−Vr=VB8,
‘4}18,=1。exp(qVBE,/kT)
(5}ここで・1。
路の直流抵抗を示す。コンデンサー8は増幅回路の位相
補償用である。端子3は電源Vccに接続し、端子4は
接地する。端子5は端子3に接続した電源Vccに対し
て常に一定電圧差となる回路を接続する基準電圧端子で
ある。第1の実施例(第2図)の回路動作を以下に説明
する。なお各々のトランジスタの電流増幅率は十分に大
きくベース電流は省略して説明する。トランジスター2
のェミツタ電流はそのベース・ェミッタ間電位差V88
,できまり、これは端子3の電圧Vccと端子6の電圧
Vrの間の電位差に等しく、(4}、〔5}式より求め
ることができる。Vcc−Vr=VB8,
‘4}18,=1。exp(qVBE,/kT)
(5}ここで・1。
;逆方向飽和電流k;ボルッマン定数
T;絶対温度〔KO〕
q;電子の電荷
前記トランジスター2のェミッタ電流は、トランジスタ
11のコレク夕に流れ、ェミツタを通り接地される。
11のコレク夕に流れ、ェミツタを通り接地される。
前記トランジスタ131こェミッタ電流が流れると、ベ
ース。ェミッタ間電圧V882が端子1と端子4間に式
風により生じる。端子亀と端子年間の電圧は抵抗17を
介して端子2に印加される。
ース。ェミッタ間電圧V882が端子1と端子4間に式
風により生じる。端子亀と端子年間の電圧は抵抗17を
介して端子2に印加される。
抵抗16の抵抗値をR2とすると〜抵抗16を流れる電
流IE3は式{6はり求まる。耳83=VBB2/R2
‘61抵抗16を流れる電流IE3は、ト
ランジスタ11と逆極性のトランジスタ14のコレクタ
電流となる。
流IE3は式{6はり求まる。耳83=VBB2/R2
‘61抵抗16を流れる電流IE3は、ト
ランジスタ11と逆極性のトランジスタ14のコレクタ
電流となる。
前記コレクタ電流はトランジスタ14のェミッタ電流1
83となる。式‘別こより前記トランジスタ14のベー
ス。ェミッタ間電圧VBE3が生ずる。抵抗15の両端
子間の電圧は前記ベース・ェミッタ電圧VBB3である
。
83となる。式‘別こより前記トランジスタ14のベー
ス。ェミッタ間電圧VBE3が生ずる。抵抗15の両端
子間の電圧は前記ベース・ェミッタ電圧VBB3である
。
このため抵抗15の抵抗値をR,とすれば、抵抗15を
流れる電流IE2は式{7}より求まる。IE2=VB
E3/R, の 抵抗15を流れる電流1耳2はトランジスタ13のコレ
クタ電流となる。
流れる電流IE2は式{7}より求まる。IE2=VB
E3/R, の 抵抗15を流れる電流1耳2はトランジスタ13のコレ
クタ電流となる。
以上述べた如く、第1の実施例(第2図)の増幅回路の
各段を流れる電流はそれぞれ式(5ー、のおよび■より
求まる18,,IE2およびIE3となる。
各段を流れる電流はそれぞれ式(5ー、のおよび■より
求まる18,,IE2およびIE3となる。
前記各段の電流IE,,IE2およびIB3が電源電圧
Vccの変化に伴ない、どの様に変化するかを以下して
示す。いま、第2図の端子3に接続する電源電圧Vcc
が増大したと仮定する。
Vccの変化に伴ない、どの様に変化するかを以下して
示す。いま、第2図の端子3に接続する電源電圧Vcc
が増大したと仮定する。
前述の如く端子5の電圧は式{4ーの関係式より増大す
る。このため端子5と端子3の電圧差は電源電圧Vcc
が増大してVccとなれば、端子5の電圧が増大してV
rからV′rとなる。すなわち式職が成立する。Vcc
−Vr=VBE,=V′cc−V′r ■(8’
式のV88,より{5)式からIE,が求まる。
る。このため端子5と端子3の電圧差は電源電圧Vcc
が増大してVccとなれば、端子5の電圧が増大してV
rからV′rとなる。すなわち式職が成立する。Vcc
−Vr=VBE,=V′cc−V′r ■(8’
式のV88,より{5)式からIE,が求まる。
‘8}式を満足させるための手段は、要するにトランジ
スタ12のェミッタ電流、従ってトランジスタ11のコ
レクタ電流を電源電圧の変動にかかわらず常に一定とす
るものであればよい。すなわち、トランジスタ12は定
電流回路の一部を構成している。従って、■式を実質上
満足する手段は一つには限られない。第3図はこのよう
な基準電圧発生回路の最も望ましい一例を示す回路結線
図である。
スタ12のェミッタ電流、従ってトランジスタ11のコ
レクタ電流を電源電圧の変動にかかわらず常に一定とす
るものであればよい。すなわち、トランジスタ12は定
電流回路の一部を構成している。従って、■式を実質上
満足する手段は一つには限られない。第3図はこのよう
な基準電圧発生回路の最も望ましい一例を示す回路結線
図である。
20,25および26は抵抗、21および22はNPN
トランジスタ、23および24はPNPトランジスタ、
3は電源端子、5′は出力端子で、3および5′を第2
図の3および5に接続することができる。
トランジスタ、23および24はPNPトランジスタ、
3は電源端子、5′は出力端子で、3および5′を第2
図の3および5に接続することができる。
抵抗負荷のェミッタ接地増幅回路を形成するNPNトラ
ンジスタ21およびPNPトランジスタ24、ダイオー
ド接続されたPNPトランジスタ23を負荷とするェミ
ツタ接地増幅回路を形成するトランジスタ22を有し、
これら3つの増幅回路を一巡するよう縦続接続して負帰
還ループが形成されている。この負帰還作用により出力
端子5′と電源端子3間に表れる出力電圧は極めて安定
である。従って【8}式が成り立つ。コンデンサ27は
負帰還ループの発振防止用であるが、必ずしも必要でな
い場合もある。以上述べた如く、端子3に接続する電源
電圧Vccが変化しても、VB8,が変化しないため、
18,変化しない。
ンジスタ21およびPNPトランジスタ24、ダイオー
ド接続されたPNPトランジスタ23を負荷とするェミ
ツタ接地増幅回路を形成するトランジスタ22を有し、
これら3つの増幅回路を一巡するよう縦続接続して負帰
還ループが形成されている。この負帰還作用により出力
端子5′と電源端子3間に表れる出力電圧は極めて安定
である。従って【8}式が成り立つ。コンデンサ27は
負帰還ループの発振防止用であるが、必ずしも必要でな
い場合もある。以上述べた如く、端子3に接続する電源
電圧Vccが変化しても、VB8,が変化しないため、
18,変化しない。
このことはIE,と式{5’と式{6}より求まるIE
3も変化せず、前記IE3と式(5’と式‘7}より求
まるIE2も変化しないことになる。かように、第1の
実施例(第2図)の増幅回路は電源電圧変動に対し優れ
た特性を有している。
3も変化せず、前記IE3と式(5’と式‘7}より求
まるIE2も変化しないことになる。かように、第1の
実施例(第2図)の増幅回路は電源電圧変動に対し優れ
た特性を有している。
前記第1図に関して述べた如く、電源電圧変動特性が優
れていることは、開放利得変化の小さい増幅回路である
ことを示している。また上記の優れた特性は、帰還増幅
器として高周波領域の安定性が優れていることを示して
いる。第4図に本発明の第2の実施例の回路図を示す。
れていることは、開放利得変化の小さい増幅回路である
ことを示している。また上記の優れた特性は、帰還増幅
器として高周波領域の安定性が優れていることを示して
いる。第4図に本発明の第2の実施例の回路図を示す。
第4図において、第2図と同じ個所は同じ番号を用いて
いる。第2図と第4図の相異点はコンデンサ18による
増幅回路の位相補償法にある。第1の実施例において、
コンデンサ18をトランジスタ13のコレクタとべ‐ス
端子間に挿入して位相補償を行なっている。第2の実施
例においては、トランジスタ14のェミツタ端子に抵抗
19を挿入し、前記トランジスタ13のベース端子と前
記抵抗19とトランジスター4のェミッタ端子の接続点
へコンデンサ18を挿入して位相補償を行なっている。
抵抗19を挿入しているため、第2の実施例はトランジ
スタ13を流れるヱミッタ電流が第1の実施例と異なる
。前述した如く、第2の実施例においてトランジスタ1
1を流れる電流IE,は式{4)、‘5}より求まる。
いる。第2図と第4図の相異点はコンデンサ18による
増幅回路の位相補償法にある。第1の実施例において、
コンデンサ18をトランジスタ13のコレクタとべ‐ス
端子間に挿入して位相補償を行なっている。第2の実施
例においては、トランジスタ14のェミツタ端子に抵抗
19を挿入し、前記トランジスタ13のベース端子と前
記抵抗19とトランジスター4のェミッタ端子の接続点
へコンデンサ18を挿入して位相補償を行なっている。
抵抗19を挿入しているため、第2の実施例はトランジ
スタ13を流れるヱミッタ電流が第1の実施例と異なる
。前述した如く、第2の実施例においてトランジスタ1
1を流れる電流IE,は式{4)、‘5}より求まる。
以上の結果と前記式■よりトランジスタ14のェミッタ
電流183が求まる。ェミッタ電流IE8と前記式脇よ
りトランジスタ14のベースェミツタ電圧VB83が求
まる。抵抗19の抵抗値をR3とする。このとき端子3
とトランジスタ14のベース端子3間の電圧差VB3は
式側より求まる。VB3:VBE3十IE3R3
‘9}式‘91より求まる電圧差VB3を式(机
こおるVBE3として用いることにより第2の実施例(
第4図)のトランジスタ13のェミッタ電流182が求
まる。以上述べた如く、第2の実施例は前記第1の実施
例と同じ式を用いて各段の電流18,,IE2およびI
E8が定まる。
電流183が求まる。ェミッタ電流IE8と前記式脇よ
りトランジスタ14のベースェミツタ電圧VB83が求
まる。抵抗19の抵抗値をR3とする。このとき端子3
とトランジスタ14のベース端子3間の電圧差VB3は
式側より求まる。VB3:VBE3十IE3R3
‘9}式‘91より求まる電圧差VB3を式(机
こおるVBE3として用いることにより第2の実施例(
第4図)のトランジスタ13のェミッタ電流182が求
まる。以上述べた如く、第2の実施例は前記第1の実施
例と同じ式を用いて各段の電流18,,IE2およびI
E8が定まる。
このことは第2の実施例(第4図)も前述第1の実施例
(第2図)と同様の優れた電源電圧変動特性を有してい
ることになる。第5図に本発明の第3の実施例の回路図
を示す。第3の実施例は第1の実施例において抵抗15
を能動負荷回路に置換した実施例である。能動負荷回路
は前記第5図において、トランジスタ15と、トランジ
スター5のベース端子6に電源端子3から一定電圧を印
放する回路より構成されている。第3の実施例(第5図
)は第1の実施例(第2図)および第2の実施例(第4
図)と比較すると、開放利得を増加することが容易であ
る。
(第2図)と同様の優れた電源電圧変動特性を有してい
ることになる。第5図に本発明の第3の実施例の回路図
を示す。第3の実施例は第1の実施例において抵抗15
を能動負荷回路に置換した実施例である。能動負荷回路
は前記第5図において、トランジスタ15と、トランジ
スター5のベース端子6に電源端子3から一定電圧を印
放する回路より構成されている。第3の実施例(第5図
)は第1の実施例(第2図)および第2の実施例(第4
図)と比較すると、開放利得を増加することが容易であ
る。
また、第1の実施例および第2の実施例において、トラ
ンジスタ11とトランジスタi3は前述した式‘5}、
【61、‘7}および式【9’から容易に理解される如
く、電源電圧変動特性の観点より同檀性であることが必
要である。第3の実施例においてはトランジスタ11と
トランジスタ13が同極である必要はない。第3の実施
例(第5図)においてトランジスタ13とトランジスタ
15の極性を相互に入れ換え端子6の電圧を端子4と一
定電圧とする回路に変更した回路も第3の実施例と同等
の等性を有することは明らかである。このことはトラン
ジスタ13と能動負荷回路により構成された2段目の回
路電流が3段目の電圧および電流に依存しないことが明
らかである。また第3の実施例において、第1の実施例
(第2図)より第2の実施例(第4図)が考えられる如
く、第3の実施例においてトランジスタ14のェミッタ
端子と端子3の間に抵抗i9を挿入し、前記ェミツタ端
子とトランジスタ13のベース端子間にコンデンサ18
を接続してなる位相補償法を用いることもできる。
ンジスタ11とトランジスタi3は前述した式‘5}、
【61、‘7}および式【9’から容易に理解される如
く、電源電圧変動特性の観点より同檀性であることが必
要である。第3の実施例においてはトランジスタ11と
トランジスタ13が同極である必要はない。第3の実施
例(第5図)においてトランジスタ13とトランジスタ
15の極性を相互に入れ換え端子6の電圧を端子4と一
定電圧とする回路に変更した回路も第3の実施例と同等
の等性を有することは明らかである。このことはトラン
ジスタ13と能動負荷回路により構成された2段目の回
路電流が3段目の電圧および電流に依存しないことが明
らかである。また第3の実施例において、第1の実施例
(第2図)より第2の実施例(第4図)が考えられる如
く、第3の実施例においてトランジスタ14のェミッタ
端子と端子3の間に抵抗i9を挿入し、前記ェミツタ端
子とトランジスタ13のベース端子間にコンデンサ18
を接続してなる位相補償法を用いることもできる。
以上述べた第1の実施例、第2の実施例および第3の実
施例において全てのトランジスタの極性を逆極性とし、
電源電圧を逆極性とした増幅回路も電源電圧変動特性が
優れていることは明らかである。
施例において全てのトランジスタの極性を逆極性とし、
電源電圧を逆極性とした増幅回路も電源電圧変動特性が
優れていることは明らかである。
以上述べた如く、本発明を実施すれば電源電圧の変化に
伴う、増幅器の開放利得変化がほとんどなく「帰還増幅
器として高周波領域の安定性に優れた単一入力の3段直
結増幅回路が得られる。
伴う、増幅器の開放利得変化がほとんどなく「帰還増幅
器として高周波領域の安定性に優れた単一入力の3段直
結増幅回路が得られる。
第1図は従来の3段直結増幅回路の結線図、第2図は本
発明の第1の実施例と示す回路結線図、第3図は基準電
圧発生回路の例を示す回路結線図、第4図および第5図
は本発明のそれぞれ第2および第3の実施例を示す回路
結線図である。 1……入力端子、2…・・・出力端子、3・…・・電源
端子、亀・・・…接地端子ト5,6…・・・基準電圧接
続端子、5′・・…・基準電圧出力端子、11,13,
21,22,Q,,Q2,Q・・・・.・NPNトラン
ジスタ、12,14,亀5,23,24・・・‐・‐P
NPトランジスタ、R,,R2,R3,1 5,1 6
,20,25,26…・・・抵抗、RF,17……帰還
抵抗、19・・・…立相補正用抵抗、i8,27……立
相補正コンデンサ。 茅J図 珠2図 多3図 券4図 等づ図
発明の第1の実施例と示す回路結線図、第3図は基準電
圧発生回路の例を示す回路結線図、第4図および第5図
は本発明のそれぞれ第2および第3の実施例を示す回路
結線図である。 1……入力端子、2…・・・出力端子、3・…・・電源
端子、亀・・・…接地端子ト5,6…・・・基準電圧接
続端子、5′・・…・基準電圧出力端子、11,13,
21,22,Q,,Q2,Q・・・・.・NPNトラン
ジスタ、12,14,亀5,23,24・・・‐・‐P
NPトランジスタ、R,,R2,R3,1 5,1 6
,20,25,26…・・・抵抗、RF,17……帰還
抵抗、19・・・…立相補正用抵抗、i8,27……立
相補正コンデンサ。 茅J図 珠2図 多3図 券4図 等づ図
Claims (1)
- 1 電源電圧変化に対し一定電流を供給するトランジス
タ能動負荷を用いた第一のエミツタ接地トランジスタか
らなる入力段と、前記入力段に縦続して接続せる第2の
エミツタ接地増幅段と、前記入力段トランジスタとは逆
極性のトランジスタからなる抵抗負荷出力段とを縦続接
続し、前記抵抗負荷出力より入力トランジスタのベース
に直流帰還路を設けたことを特徴とする3段直結増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51004224A JPS6027210B2 (ja) | 1976-01-17 | 1976-01-17 | 3段直結増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51004224A JPS6027210B2 (ja) | 1976-01-17 | 1976-01-17 | 3段直結増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5287344A JPS5287344A (en) | 1977-07-21 |
| JPS6027210B2 true JPS6027210B2 (ja) | 1985-06-27 |
Family
ID=11578607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51004224A Expired JPS6027210B2 (ja) | 1976-01-17 | 1976-01-17 | 3段直結増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027210B2 (ja) |
-
1976
- 1976-01-17 JP JP51004224A patent/JPS6027210B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5287344A (en) | 1977-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007974B1 (ko) | 전자회로 | |
| JPH0121642B2 (ja) | ||
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| EP0475507B1 (en) | Amplifier arrangement | |
| JPS6155288B2 (ja) | ||
| JPH0514119A (ja) | 積分回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| US5030927A (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
| JP2694767B2 (ja) | 積分器 | |
| JP3204387B2 (ja) | 発振回路 | |
| JP2001509992A (ja) | 低電力高線形性対数線形制御の方法および装置 | |
| JPS646583Y2 (ja) | ||
| JPS6222284B2 (ja) | ||
| JP2614272B2 (ja) | フィルター回路 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6221059Y2 (ja) | ||
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS5818334Y2 (ja) | 増幅回路 | |
| JPH07101825B2 (ja) | 利得安定化差動増幅器 | |
| JPH0363847B2 (ja) | ||
| JPH0486907A (ja) | 定電流回路 | |
| JPS62145907A (ja) | トランジスタ回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 |