JPS6027233A - 位相同期制御装置 - Google Patents
位相同期制御装置Info
- Publication number
- JPS6027233A JPS6027233A JP58134597A JP13459783A JPS6027233A JP S6027233 A JPS6027233 A JP S6027233A JP 58134597 A JP58134597 A JP 58134597A JP 13459783 A JP13459783 A JP 13459783A JP S6027233 A JPS6027233 A JP S6027233A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- bias
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信機器および音響機器等に用いられる位相
同期装置に関する。
同期装置に関する。
従来例の構成とその問題点
従来の位相同期装置は、様々な構成が採られているもの
の基本的には位相比較手段２位相差信号積分手段、およ
び局部発振手段により構成されている。入力信号と局部
発振手段からの信号との位相差を、位相比較手段によっ
て検出し、この位相差の信号を、位相差信号積分手段に
よって積分して直流レベルに変換し、局部発振手段の直
流入力としている。また局部発振手段は直流入力に比例
した周波数の信号を出力する構成になっており、全体の
系として入力信号の周波数に同期するように構成されて
いた。しかしこのような装置においては周期させるべき
入力信号が急激な周波数シフトを発生すると、位相比較
手段の出力を、位相差信号積分手段が積分する場合に、
積分時定数によって過負荷状態となり、局部発振手段の
周波数遷移が時間遅れを呈することになシ、また系全体
としても過負荷状態となっていた。なおこのような状態
を回避するために、積分時定数を小さくすることも考え
られるが、系全体としての定常状態における安定性が低
下する欠点がある。
の基本的には位相比較手段２位相差信号積分手段、およ
び局部発振手段により構成されている。入力信号と局部
発振手段からの信号との位相差を、位相比較手段によっ
て検出し、この位相差の信号を、位相差信号積分手段に
よって積分して直流レベルに変換し、局部発振手段の直
流入力としている。また局部発振手段は直流入力に比例
した周波数の信号を出力する構成になっており、全体の
系として入力信号の周波数に同期するように構成されて
いた。しかしこのような装置においては周期させるべき
入力信号が急激な周波数シフトを発生すると、位相比較
手段の出力を、位相差信号積分手段が積分する場合に、
積分時定数によって過負荷状態となり、局部発振手段の
周波数遷移が時間遅れを呈することになシ、また系全体
としても過負荷状態となっていた。なおこのような状態
を回避するために、積分時定数を小さくすることも考え
られるが、系全体としての定常状態における安定性が低
下する欠点がある。
したがって入力信号の一部を同期信号として検出するよ
うな通信機器や情報機器に上述した位相同期装置に用い
れば、その追従性が悪いため実用上の問題が生じていた
。
うな通信機器や情報機器に上述した位相同期装置に用い
れば、その追従性が悪いため実用上の問題が生じていた
。
発明の目的
本発明は上記従来の問題点を解消し、入力信号の急激な
周波数遷移に追従可能であわ、過渡特性を改善した位相
同期装置を提供することを目的とする。
周波数遷移に追従可能であわ、過渡特性を改善した位相
同期装置を提供することを目的とする。
発明の構成
本発明は、入力信号の周波数変化を信号系列記憶手段に
入力し、周波数信号を検出し、前もって平均周波数記憶
手段に記憶された中心周波数との大小比較を比較手段に
よって行ない、比較した値を直流バイアス記憶手段を介
して、直流バイアス値に変換し、単純な位相同期系の位
相差信号積分手段の出力と直流バイアス加算手段によっ
て直流加算を行い、局部発振手段の入力とするように構
成したものである。
入力し、周波数信号を検出し、前もって平均周波数記憶
手段に記憶された中心周波数との大小比較を比較手段に
よって行ない、比較した値を直流バイアス記憶手段を介
して、直流バイアス値に変換し、単純な位相同期系の位
相差信号積分手段の出力と直流バイアス加算手段によっ
て直流加算を行い、局部発振手段の入力とするように構
成したものである。
実施例の説明
以下に本発明の実施例について説明する。第１図は本発
明の一実施例における位相同期装置のブロック図である
。
明の一実施例における位相同期装置のブロック図である
。
入力信号系列の周波数変化検出部Ａは、アナログもしく
はディジタル状態で一定時間長前記憶する（例えば、Ｃ
ＯＤ、ＢＢＤもしくはディジタルレジスタから成る）信
号系列記憶手段１と、前記信号系列記憶手段１の入力信
号周波数（時間Ｔ内の入力信号周波数）を検出しその周
波数と、前もって平均周波数記憶手段３に記憶された中
心周波数の差を検出する比較手段２と、前記比較手段２
の差成分（ディジタル量）を直流バイアス値（ディジタ
ル量）に変換する（例えばＲＯＭで構成された）直流バ
イアス記憶手段４と、Ｌ）／Ａ変換器６とから構成され
ている。
はディジタル状態で一定時間長前記憶する（例えば、Ｃ
ＯＤ、ＢＢＤもしくはディジタルレジスタから成る）信
号系列記憶手段１と、前記信号系列記憶手段１の入力信
号周波数（時間Ｔ内の入力信号周波数）を検出しその周
波数と、前もって平均周波数記憶手段３に記憶された中
心周波数の差を検出する比較手段２と、前記比較手段２
の差成分（ディジタル量）を直流バイアス値（ディジタ
ル量）に変換する（例えばＲＯＭで構成された）直流バ
イアス記憶手段４と、Ｌ）／Ａ変換器６とから構成され
ている。
なお１０はこの周波数変化検出部Ａに加わる信号の入力
端子である。
端子である。
また位相同期部Ｂは、局部発振手段９と、入力信号の位
相差を検出する位相比較手段６と、前記位相比較手段１
の出力を積分し平均値直流値（アナログ量）を出力する
位相差信号積分手段７と、前記周波数変化検出部Ａで検
出された入力信号周波の中心周波数からの差の直流値と
位相差信号積分手段７の出力である平均値直流値をアナ
ログ加算し局部発振手段９の入力とする直流バイアス加
算手段８とから構成されている。なおこの位相同期部１
０Ｉ′ｉ従来から知られている位相同期装置に用いられ
るものと同様の構造を有している。
相差を検出する位相比較手段６と、前記位相比較手段１
の出力を積分し平均値直流値（アナログ量）を出力する
位相差信号積分手段７と、前記周波数変化検出部Ａで検
出された入力信号周波の中心周波数からの差の直流値と
位相差信号積分手段７の出力である平均値直流値をアナ
ログ加算し局部発振手段９の入力とする直流バイアス加
算手段８とから構成されている。なおこの位相同期部１
０Ｉ′ｉ従来から知られている位相同期装置に用いられ
るものと同様の構造を有している。
また第２図において、イは入力信号の周波数変化を示し
ている。第２図口は上述した信号周波数変化が起った場
合、位相同期部Ｂの位相差信号積分手段（第１図におけ
る７）の直流出力の時間変化を示している。第２図ハは
入力信号周波数検出部への直流値出力値の時間変化を示
している。なお同図においてｆ。は平均周波数記憶手段
３に記憶された中心周波数である。第２図二は入力信号
周波数変化に対応した局部発振手段９の周波数変化を示
している。
ている。第２図口は上述した信号周波数変化が起った場
合、位相同期部Ｂの位相差信号積分手段（第１図におけ
る７）の直流出力の時間変化を示している。第２図ハは
入力信号周波数検出部への直流値出力値の時間変化を示
している。なお同図においてｆ。は平均周波数記憶手段
３に記憶された中心周波数である。第２図二は入力信号
周波数変化に対応した局部発振手段９の周波数変化を示
している。
第３図は本実施例による周波数変化検出部の比較手段２
の出力と直流バイアス記憶手段４の出力の対応関係を示
したもので、信号系列記憶手段１の周波数と平均周波数
記憶手段３の中心周波数ｆ０の差分を横軸、直流バイア
ス記憶手段４の出力を縦軸にとっている。
の出力と直流バイアス記憶手段４の出力の対応関係を示
したもので、信号系列記憶手段１の周波数と平均周波数
記憶手段３の中心周波数ｆ０の差分を横軸、直流バイア
ス記憶手段４の出力を縦軸にとっている。
次に上記した実施例の動作について説明する。
入力端子１０より入力された信号は、標本化され、信号
系列記憶手段１を介して、位相同期部Ｂに入力される。
系列記憶手段１を介して、位相同期部Ｂに入力される。
また標本化周期ごとにサンプルされた入力信号は、信号
系列記憶手段１に一定時間長Ｔだけ記憶され、この期間
Ｔの周波数が計算され、平均周波数記憶手段３の中心周
波数ｆ。と比較手段２によって比較される。この比較手
段２の出力は第３図に示したような特性を有する直流バ
イアス記憶手段４によシ直流値に変換され、Ｄ／Ａ変換
器６によシ直流に変換される。なおこの直流値は入力信
号の標本化周期ごとに更新されることになる。すなわち
第２図イに示したように入力信号の周波数が急激に変化
（約２倍の周波数変化）した場合に、位相同期部Ｂの位
相差信号積分手段７の出力変化は、第２図口に示したよ
うに過負荷が発生し、積分器の時定数で決まる過渡時間
Ｔ０をもつようになる。しかし入力信号周波数検出部へ
の直流出力は、標本化周期ごとに、第３図で示した特性
に従って、中心周波数ｆ。との差に比例して出力される
ので第２図ハに示すような変化となり過渡時間はＴＮと
なる（ＴＮ（Ｔ○）。
系列記憶手段１に一定時間長Ｔだけ記憶され、この期間
Ｔの周波数が計算され、平均周波数記憶手段３の中心周
波数ｆ。と比較手段２によって比較される。この比較手
段２の出力は第３図に示したような特性を有する直流バ
イアス記憶手段４によシ直流値に変換され、Ｄ／Ａ変換
器６によシ直流に変換される。なおこの直流値は入力信
号の標本化周期ごとに更新されることになる。すなわち
第２図イに示したように入力信号の周波数が急激に変化
（約２倍の周波数変化）した場合に、位相同期部Ｂの位
相差信号積分手段７の出力変化は、第２図口に示したよ
うに過負荷が発生し、積分器の時定数で決まる過渡時間
Ｔ０をもつようになる。しかし入力信号周波数検出部へ
の直流出力は、標本化周期ごとに、第３図で示した特性
に従って、中心周波数ｆ。との差に比例して出力される
ので第２図ハに示すような変化となり過渡時間はＴＮと
なる（ＴＮ（Ｔ○）。
そして周波数変化検出部Ａの出力は、位相差信号積分手
段７の出力と直流バイアス加算手段８で加算され、局部
発振手段９に入力されるため、局部発振手段９の出力は
第２図ハに示したものに準じ、過渡時間はＴＮとなシ、
安定した系となる。
段７の出力と直流バイアス加算手段８で加算され、局部
発振手段９に入力されるため、局部発振手段９の出力は
第２図ハに示したものに準じ、過渡時間はＴＮとなシ、
安定した系となる。
なお、この実施例において、直流バイアス値加算手段８
の出力値が０である場合の自走周波数は、前もって平均
周波数記憶部３に記憶しておき、信号系列記憶手段１と
平均周波数記憶手段３の比較値を直流バイアス記憶手段
４０入力とすることによっていかなる中心周波数におけ
る位相同期系も構成することができる。ここで周波数引
込み範囲における線形特性を保存するために直流バイア
ス値は段階的に選択出来るような特性とすることが望ま
しい。
の出力値が０である場合の自走周波数は、前もって平均
周波数記憶部３に記憶しておき、信号系列記憶手段１と
平均周波数記憶手段３の比較値を直流バイアス記憶手段
４０入力とすることによっていかなる中心周波数におけ
る位相同期系も構成することができる。ここで周波数引
込み範囲における線形特性を保存するために直流バイア
ス値は段階的に選択出来るような特性とすることが望ま
しい。
発明の効果
上記実施例より明らかなように本発明によれば前もって
入力信号の周波数変化を、標本化周期毎に一定時間長Ｔ
について計算し、あらかじめ記憶した中心周波数ｆ。と
の差として検出し、この出力を位相同期系の位相差信号
の積分出力に加算させるようにしているため、入力信号
の急激な周波数変動に対する過渡時間を短縮して追従性
を改善し、かつ位相差信号の積分器の時定数を比較的大
きくとることを可能にして系の安定性を向上するもので
ある。
入力信号の周波数変化を、標本化周期毎に一定時間長Ｔ
について計算し、あらかじめ記憶した中心周波数ｆ。と
の差として検出し、この出力を位相同期系の位相差信号
の積分出力に加算させるようにしているため、入力信号
の急激な周波数変動に対する過渡時間を短縮して追従性
を改善し、かつ位相差信号の積分器の時定数を比較的大
きくとることを可能にして系の安定性を向上するもので
ある。
第１図は本発明の一実施例における位相同期装置のブロ
ック図、第２図イル二はその要部の信号波形図、第３図
は入力信号周波数検出部の特性図である。 １・・・・・・信号系列記憶手段、２・・・・・・比較
手段、３・・・・・・平均周波数記憶手段、４・・・・
・・直流バイアス記憶手段、６・・・・・・Ｄ／Ａ変換
器、６・・・・・・位相比較手段、７・・・・・・位相
差信号積分手段、８・・・・・直流バイアス加算手段、
９・・・・・・局部発振手段。
ック図、第２図イル二はその要部の信号波形図、第３図
は入力信号周波数検出部の特性図である。 １・・・・・・信号系列記憶手段、２・・・・・・比較
手段、３・・・・・・平均周波数記憶手段、４・・・・
・・直流バイアス記憶手段、６・・・・・・Ｄ／Ａ変換
器、６・・・・・・位相比較手段、７・・・・・・位相
差信号積分手段、８・・・・・直流バイアス加算手段、
９・・・・・・局部発振手段。
Claims (1)
- 入力信号系列を記憶する信号系列記憶手段、その入力信
号系列の周波数と予め設定した周波数との比較を行なう
比較手段、この比較手段の出力が入力され、この入力に
対応し、前もって記憶した直流バイアス値を出力する直
流バイアス記憶手段、および位相同期手段系における位
相誤差積分値に前記直流バイアス値を加算する直流バイ
アス加算手段とを備え、この直流バイアス加算手段の出
力を前記位相同期手段の局部発振手段の入力とした事を
特徴とする位相同期装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134597A JPS6027233A (ja) | 1983-07-22 | 1983-07-22 | 位相同期制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134597A JPS6027233A (ja) | 1983-07-22 | 1983-07-22 | 位相同期制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027233A true JPS6027233A (ja) | 1985-02-12 |
| JPH0563969B2 JPH0563969B2 (ja) | 1993-09-13 |
Family
ID=15132106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58134597A Granted JPS6027233A (ja) | 1983-07-22 | 1983-07-22 | 位相同期制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027233A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519563A (ja) * | 1974-07-12 | 1976-01-26 | Matsushita Electric Industrial Co Ltd | |
| JPS5486256A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Frequency control circuit |
-
1983
- 1983-07-22 JP JP58134597A patent/JPS6027233A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519563A (ja) * | 1974-07-12 | 1976-01-26 | Matsushita Electric Industrial Co Ltd | |
| JPS5486256A (en) * | 1977-12-21 | 1979-07-09 | Nec Corp | Frequency control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563969B2 (ja) | 1993-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SE9503702L (sv) | Fastlåst loop | |
| US4184122A (en) | Digital phase comparison apparatus | |
| JP2000278126A (ja) | Ｐｌｌ回路 | |
| JP2000315945A (ja) | デジタル位相ロックループ回路 | |
| JPH0563969B2 (ja) | ||
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JP2979043B2 (ja) | マルチル―プゲイン弱結合発振器 | |
| RU2267860C2 (ru) | Синтезатор частот с переменными усилением и полосой пропускания кольца фазовой автоподстройки | |
| KR960002669B1 (ko) | 주파수 신서사이저 | |
| JPS6015169B2 (ja) | 周波数同期回路 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JPS6297428A (ja) | Ｐｌｌ回路 | |
| JPH04189029A (ja) | Ｐｌｌ回路 | |
| JP2985786B2 (ja) | 位相同期回路 | |
| SU1677871A1 (ru) | Цифровой синтезатор частоты | |
| JPS6177428A (ja) | サンプルクロツク信号発生器 | |
| KR930015358A (ko) | Pll회로 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH0583027B2 (ja) | ||
| JP2002359554A (ja) | Ｐｌｌ回路 | |
| JP2588968B2 (ja) | ミュートパルス発生回路 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPS63238722A (ja) | クロツク再生回路 | |
| JPS5818017B2 (ja) | イソウセイギヨハツシンキ | |
| JPH01241920A (ja) | 位相ロックループ回路 |