JPS6027257A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS6027257A JPS6027257A JP58135548A JP13554883A JPS6027257A JP S6027257 A JPS6027257 A JP S6027257A JP 58135548 A JP58135548 A JP 58135548A JP 13554883 A JP13554883 A JP 13554883A JP S6027257 A JPS6027257 A JP S6027257A
- Authority
- JP
- Japan
- Prior art keywords
- line
- scanning
- binary counter
- lines
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は複数の異速度のデータ通信回線を制１ｉ１１
１する通信制御装置に関するものである。
１する通信制御装置に関するものである。
〈従来技術〉
従来のこの種の装置には、回線上のビットシリアルデー
タを、通信制御装置内でとり扱うパラレルデータ（キャ
ラクタ）に変換する直並列変換回路が回線対応に設けら
れている。１文字のキャラクタを受信する毎に、あるい
はキャラクタを送信する毎に、１文字受信表示あるいは
次送信文字要求表示（処理要求）を前記直並列変換回路
が出力することによシ、通信制御装置内の制御回路は、
１文字受信であればその直並列変換回路から１文字を読
出してメモリへ転送し、次送信文字要求であれば、メモ
リから次に送信すべき送（ｉデータを読出してその直並
列変換回路に男込む。この動作を繰返すことによシデー
タ通信回線との間でのデータの送受信が正しく行われる
。
タを、通信制御装置内でとり扱うパラレルデータ（キャ
ラクタ）に変換する直並列変換回路が回線対応に設けら
れている。１文字のキャラクタを受信する毎に、あるい
はキャラクタを送信する毎に、１文字受信表示あるいは
次送信文字要求表示（処理要求）を前記直並列変換回路
が出力することによシ、通信制御装置内の制御回路は、
１文字受信であればその直並列変換回路から１文字を読
出してメモリへ転送し、次送信文字要求であれば、メモ
リから次に送信すべき送（ｉデータを読出してその直並
列変換回路に男込む。この動作を繰返すことによシデー
タ通信回線との間でのデータの送受信が正しく行われる
。
ところで複数の異なる通信速度をもつデータｉ！！１１
信回線を制御する場合、高速度の回線は低速度の回線に
比べ直並列変換回路からの１文字受信表示あるいは送信
文字要求表示の出力間隔が短かくなるので、制御回路は
高速回線の直並列変換回路の処理要求チェックを頻繁に
行わなければならない。
信回線を制御する場合、高速度の回線は低速度の回線に
比べ直並列変換回路からの１文字受信表示あるいは送信
文字要求表示の出力間隔が短かくなるので、制御回路は
高速回線の直並列変換回路の処理要求チェックを頻繁に
行わなければならない。
この処理要求のチェック方法には直並列変換回路ヶ ／
において処理要求が発生すると、制御回路へ割込みを行
う割込方式と、制御回路が一定時間毎にすべての回線の
直並列変換回路の処理要求の有無を個々にチェックする
走査方式とがある。この発明は処理要求のチェックを走
査方式によるものに関するものであるから、割込方式に
ついては以後説明を占略する。
う割込方式と、制御回路が一定時間毎にすべての回線の
直並列変換回路の処理要求の有無を個々にチェックする
走査方式とがある。この発明は処理要求のチェックを走
査方式によるものに関するものであるから、割込方式に
ついては以後説明を占略する。
＋）ｉＪ記処理要求を走査方式によりチェックする場合
は、回線速度が例えば毎秒９，６００ビツト（９，６０
０ｂｐｓ）の回線と毎秒１，２００ビツト（１，２００
ｂｐｓ）の回線を混在する装置においては、９，６００
ｂｐＳの回線については１，２００ｂｐｓの回線に比べ
、８倍の速さで直並列変換回路の処１１１し要求のイ〕
゛無をチェックしなければならない。従来高速回線を収
容する方法としては、収容回線数ケ制限する方式（走査
制限方式）がある。例えば１．２００ ｂｐｓ６４回線
の収容能力をもつ通信制御装置において、９，６００ｂ
ｐＳ回線を収容する時はその９，６００ｂｌ）Ｓの回線
を１，２００ｂｌ）Ｓの回線よシも８倍の速度でチェッ
クする必要があるから、特定の８回線（６４回線／８）
の回線番号（例えば０番から７番）にのみ収容可能とす
る。この場合９，６００ｂｐｓ回線は１回線のみ収容す
る場合でも、制御回路にはその他にＬ２００ｂｐｓ２０
０ｂｐｓ線分処理できる余力があるにもかかわらず、残
シの７回線しか収容できないという欠点があった。
は、回線速度が例えば毎秒９，６００ビツト（９，６０
０ｂｐｓ）の回線と毎秒１，２００ビツト（１，２００
ｂｐｓ）の回線を混在する装置においては、９，６００
ｂｐＳの回線については１，２００ｂｐｓの回線に比べ
、８倍の速さで直並列変換回路の処１１１し要求のイ〕
゛無をチェックしなければならない。従来高速回線を収
容する方法としては、収容回線数ケ制限する方式（走査
制限方式）がある。例えば１．２００ ｂｐｓ６４回線
の収容能力をもつ通信制御装置において、９，６００ｂ
ｐＳ回線を収容する時はその９，６００ｂｌ）Ｓの回線
を１，２００ｂｌ）Ｓの回線よシも８倍の速度でチェッ
クする必要があるから、特定の８回線（６４回線／８）
の回線番号（例えば０番から７番）にのみ収容可能とす
る。この場合９，６００ｂｐｓ回線は１回線のみ収容す
る場合でも、制御回路にはその他にＬ２００ｂｐｓ２０
０ｂｐｓ線分処理できる余力があるにもかかわらず、残
シの７回線しか収容できないという欠点があった。
この欠点を解決する方式として一定の回線番号に走査順
序がきたとき、その回線番号を高速回線用の番号に変換
するアドレス置換方式がある。この方式は例えば９，６
００１）９３１回線を０番回線に収容したとき１番から
６３番までの回線番号のうち８ｊ（ｊ＝１〜７）番に走
査順序がきたときその番号を０番に置換するものである
。この方式では収容する９、６００ｂｐＳ回線が１回線
の場合は、６４回線のうち使用不可となるのは７回線（
８゜１６．２４，３２，４０，４８．５６）のみであシ
、９，６００ｂｐｓを２回線収容する場合は、８Ｊと８
ｊ＋１（ｊ＝１〜７）の１４回線が使用不可となる。こ
のようにアドレス置換方式では使用可能な回線番号にぬ
けが生じる。
序がきたとき、その回線番号を高速回線用の番号に変換
するアドレス置換方式がある。この方式は例えば９，６
００１）９３１回線を０番回線に収容したとき１番から
６３番までの回線番号のうち８ｊ（ｊ＝１〜７）番に走
査順序がきたときその番号を０番に置換するものである
。この方式では収容する９、６００ｂｐＳ回線が１回線
の場合は、６４回線のうち使用不可となるのは７回線（
８゜１６．２４，３２，４０，４８．５６）のみであシ
、９，６００ｂｐｓを２回線収容する場合は、８Ｊと８
ｊ＋１（ｊ＝１〜７）の１４回線が使用不可となる。こ
のようにアドレス置換方式では使用可能な回線番号にぬ
けが生じる。
ところで歯並列変換回路を収容して、直接回線インタフ
ェースを収容するプリント基板（回線アダプタ）は一般
に１枚当り ２．４あるいは８回線を収容しており、回
線アダプタ内の回線番号は回線アダプタの回路構成上連
続した番号が割当てられるのが）１！通である。そのた
めｆｆｆｉＪ記アドレグアドレス置換方式は、ぬけが生
じた回線番号に対応する回線アダプタ内の直並列変換回
路等が使われず、使用効率が悪くなるという欠点があっ
た。また高１・１０１１１線収容数あるいは速度種別に
対応したアドレス置換の変換回路が複雑となり、アドレ
ス置換モードの数を増加するとハードウェアｈＸ、が大
幅に増加４−るという欠点もあった。更にアドレス置換
式が布腺論Ｐ１！で作られている場合、アドレス置換式
ｆ：変更する必要が生じた場合、回路の再設計が必要に
なるという欠点があった。従来の通信制御装置の中には
、上記２方式を組合せて複数の走査バタ・−ンを設定＝
Ｊ能としているものもあるが、本質的な問題解決にはな
っていなかった。
ェースを収容するプリント基板（回線アダプタ）は一般
に１枚当り ２．４あるいは８回線を収容しており、回
線アダプタ内の回線番号は回線アダプタの回路構成上連
続した番号が割当てられるのが）１！通である。そのた
めｆｆｆｉＪ記アドレグアドレス置換方式は、ぬけが生
じた回線番号に対応する回線アダプタ内の直並列変換回
路等が使われず、使用効率が悪くなるという欠点があっ
た。また高１・１０１１１線収容数あるいは速度種別に
対応したアドレス置換の変換回路が複雑となり、アドレ
ス置換モードの数を増加するとハードウェアｈＸ、が大
幅に増加４−るという欠点もあった。更にアドレス置換
式が布腺論Ｐ１！で作られている場合、アドレス置換式
ｆ：変更する必要が生じた場合、回路の再設計が必要に
なるという欠点があった。従来の通信制御装置の中には
、上記２方式を組合せて複数の走査バタ・−ンを設定＝
Ｊ能としているものもあるが、本質的な問題解決にはな
っていなかった。
〈発明概要〉
この発明の目的は制御回路の処理能ノＪをＪ己分子ｉ用
でき、かつ回線番号が・途中で抜けるようなことがなく
、連続した番号の回線を使ｒ口でき、従って回線アダプ
タの使用効率が良く、し力・も高速上１線収容数、速度
種別に対応するアドレス１ｚ（換をｌ１ｉ）単なハード
ウェアで構成することカニできる通ｆ言市制御装置を提
供することにある。
でき、かつ回線番号が・途中で抜けるようなことがなく
、連続した番号の回線を使ｒ口でき、従って回線アダプ
タの使用効率が良く、し力・も高速上１線収容数、速度
種別に対応するアドレス１ｚ（換をｌ１ｉ）単なハード
ウェアで構成することカニできる通ｆ言市制御装置を提
供することにある。
この発明によれば外部回路からレジスタにアドレス変換
種別を示す情報が人力面持され、このレジスタの出力と
）くイナリカウンタのｌｌｊノＪとをアドレスとして記
憶部が読出され、この記憶部にはアドレス変換種別毎に
走査回線番号が記憶されており、その読出された出力番
号の直並列変換回路に処理要求があるか否かチェックし
、前５己ノ（イナリカウンタは更新指示によシインクリ
メントされ、かつ前記記憶部の出力のうちの１ピツトは
Ａｉｌ；ｉ己）くイナリカウンタに対する初期化指示と
する。
種別を示す情報が人力面持され、このレジスタの出力と
）くイナリカウンタのｌｌｊノＪとをアドレスとして記
憶部が読出され、この記憶部にはアドレス変換種別毎に
走査回線番号が記憶されており、その読出された出力番
号の直並列変換回路に処理要求があるか否かチェックし
、前５己ノ（イナリカウンタは更新指示によシインクリ
メントされ、かつ前記記憶部の出力のうちの１ピツトは
Ａｉｌ；ｉ己）くイナリカウンタに対する初期化指示と
する。
〈実施例〉
第１図はこの発明の実施例を示し、上位装置１に１Ｉｆ
１ｆａ ｉｔ；’Ｉ ＋押装置２が接続され、通信制御
装置２内において制御回路２０に走査モード保持レジス
タ２１．６ビツトのバイナリカウンタ２２が接続され、
バイナリカウンタ２２は制御回路２ｏがらリセット信号
線２３を通じてリセット信号をバイナリカウンタ２２の
リセット入力端子２４に与えることができ、また制御回
路２０は線２５を通じてバイナリカウンタ２２ヘ力ウン
タ更新信号を与えることができる。走査番号記憶部２６
はアドレス変換種別ごとに走査回線番号を記憶した読出
し９川あるいは〒１１込み読出しｉｉ）能なメモリであ
り、レジスタ２１及びバイナリカウンタ２２の出力をア
ドレス入力２６１として読出される。記憶部２６から走
１ｆ番創２６２が出力される。記憶部２６に１１１込み
読出（７メモリ適用時に必要な制御回路２゜からの１１
）込みデータ信号線及びアドレス信号線は省略している
。読出された走査番号２６２の下位２ビツトであって直
並列変換商略３’０１の４回線分のアドレスはアドレス
信号線２７へ供給され、走査番号２６２中の下位２ビツ
トと上位１ビツトを除くビットは、回線アダプタ３０を
区別するためのデコード回路２８へ供給され、走査番号
２６２の上位１ビツトはリセット信号線２９を通じてバ
イナリカウンタ２２のリセット入力端子２４へ供給され
る。回線アダプタ３０１〜３０８はそれぞれ第２図は走
査モードの種別、そのコード（レジスタ２１に設定され
る）、収容（走査対象）回線番号、収容６丁能回線速度
、収容回線数及び走査番号記憶部２６へ設定する走査番
号生成式を示す。
１ｆａ ｉｔ；’Ｉ ＋押装置２が接続され、通信制御
装置２内において制御回路２０に走査モード保持レジス
タ２１．６ビツトのバイナリカウンタ２２が接続され、
バイナリカウンタ２２は制御回路２ｏがらリセット信号
線２３を通じてリセット信号をバイナリカウンタ２２の
リセット入力端子２４に与えることができ、また制御回
路２０は線２５を通じてバイナリカウンタ２２ヘ力ウン
タ更新信号を与えることができる。走査番号記憶部２６
はアドレス変換種別ごとに走査回線番号を記憶した読出
し９川あるいは〒１１込み読出しｉｉ）能なメモリであ
り、レジスタ２１及びバイナリカウンタ２２の出力をア
ドレス入力２６１として読出される。記憶部２６から走
１ｆ番創２６２が出力される。記憶部２６に１１１込み
読出（７メモリ適用時に必要な制御回路２゜からの１１
）込みデータ信号線及びアドレス信号線は省略している
。読出された走査番号２６２の下位２ビツトであって直
並列変換商略３’０１の４回線分のアドレスはアドレス
信号線２７へ供給され、走査番号２６２中の下位２ビツ
トと上位１ビツトを除くビットは、回線アダプタ３０を
区別するためのデコード回路２８へ供給され、走査番号
２６２の上位１ビツトはリセット信号線２９を通じてバ
イナリカウンタ２２のリセット入力端子２４へ供給され
る。回線アダプタ３０１〜３０８はそれぞれ第２図は走
査モードの種別、そのコード（レジスタ２１に設定され
る）、収容（走査対象）回線番号、収容６丁能回線速度
、収容回線数及び走査番号記憶部２６へ設定する走査番
号生成式を示す。
この実施例では４つの走査モードを設けている。
走査番号生成式はバイナリカウンタ２２の出力Ｘ４Ｘ８
Ｘ２Ｘ１Ｘｏを記憶部２６のアドレスとする時に記憶部
２６に記憶されるデータを示し、Ｘｏ ＆″ｉ酸−Ｆ位
ピッ）（ＬＳＢ）である。走査モードコードは走査モー
ド保持レジスタ２１に設定される。１，２００ｂｐｓの
回線のみ全収容する場合の収容回線数は３２であるから
、４，８００ｂｆ）Ｓの回線を４回線収容する場合は七
８００ｂｐＳの【回線テ１，２００ ｂｐｓノ４回線分
を必要とするため、ｌ、２００ｂｐＳ回線を収容できる
数は３２−４Ｘ４＝、１６となる。
Ｘ２Ｘ１Ｘｏを記憶部２６のアドレスとする時に記憶部
２６に記憶されるデータを示し、Ｘｏ ＆″ｉ酸−Ｆ位
ピッ）（ＬＳＢ）である。走査モードコードは走査モー
ド保持レジスタ２１に設定される。１，２００ｂｐｓの
回線のみ全収容する場合の収容回線数は３２であるから
、４，８００ｂｆ）Ｓの回線を４回線収容する場合は七
８００ｂｐＳの【回線テ１，２００ ｂｐｓノ４回線分
を必要とするため、ｌ、２００ｂｐＳ回線を収容できる
数は３２−４Ｘ４＝、１６となる。
第３図は・１２査番号皇憶部２６の記憶内容例を示し、
出力の第６ビツト目（上位１ビツト）はバイナリカウン
タ２２へのリセット指示情報、出力ビット５〜１が走査
回線番号を示している。モード０においては第２図の走
査番号生成式で示すようにバイナリカウンタ２２の出力
ｘ５ｘ４ｘ８ｘ２ｘ。
出力の第６ビツト目（上位１ビツト）はバイナリカウン
タ２２へのリセット指示情報、出力ビット５〜１が走査
回線番号を示している。モード０においては第２図の走
査番号生成式で示すようにバイナリカウンタ２２の出力
ｘ５ｘ４ｘ８ｘ２ｘ。
ｘｏ中の下位ｘ４ｘ８ｘ２ｘ、 ｘｏがそのまま記憶さ
れ、３２の回線の走査番号が割当てられる。モード１の
場合ｒＪ：ｘ、 ＝ ｏの時のＸ２Ｘ１に対し４，８０
０ｂｐｓの回線に対する走査番号が割当てられる。つま
りフ制パレスの０ 、２ 、４ 、６に対してそれぞれ
の各Ｘ２Ｘ、を示す値００，０１．１０．１１が記憶さ
れる。以下アドレスの８．１０，１２．１４に対し同様
のＭ シ３がそれぞれ記憶される。っまり ４，８００
ｂ ｐ ｓ ｃ７）回線の走査番号′はＯ’＋ １ 、
２ 、３の４回線が割当てられ、アドレスが８進むごと
に４，８００ｂｐｓ回線の同一回線番号が読出され、従
って１，２００ｂｐｓ回線の３２／８＝４倍の速度で同
一回線番号が読出される。一方１，２００ｂｐＳの回線
に対してはアドレスがＸ。＝１の時にアドレスのＸ４Ｘ
３Ｘ２Ｘ１に０１００が加算されたものが走査番号とな
るため、アドレス１，３．５・・・・・に対し４＝ＯＯ
１００゜５＝００１０１．６＝ＯＯ１１０、・・・・・
・がそれぞれ走査番号となる。つまり１，２００ｂｌ）
Ｓの回線に対しては走葭番号４〜１９の１６回線が割当
てられる。記憶部２６は４つの走査モードに対応し“て
４つのメモリ領域に分割して使用される。第４１−項は
走査番号記憶部のマツプであり、第３図の内容が第４因
のそれぞれ該当する領域に設定される。
れ、３２の回線の走査番号が割当てられる。モード１の
場合ｒＪ：ｘ、 ＝ ｏの時のＸ２Ｘ１に対し４，８０
０ｂｐｓの回線に対する走査番号が割当てられる。つま
りフ制パレスの０ 、２ 、４ 、６に対してそれぞれ
の各Ｘ２Ｘ、を示す値００，０１．１０．１１が記憶さ
れる。以下アドレスの８．１０，１２．１４に対し同様
のＭ シ３がそれぞれ記憶される。っまり ４，８００
ｂ ｐ ｓ ｃ７）回線の走査番号′はＯ’＋ １ 、
２ 、３の４回線が割当てられ、アドレスが８進むごと
に４，８００ｂｐｓ回線の同一回線番号が読出され、従
って１，２００ｂｐｓ回線の３２／８＝４倍の速度で同
一回線番号が読出される。一方１，２００ｂｐＳの回線
に対してはアドレスがＸ。＝１の時にアドレスのＸ４Ｘ
３Ｘ２Ｘ１に０１００が加算されたものが走査番号とな
るため、アドレス１，３．５・・・・・に対し４＝ＯＯ
１００゜５＝００１０１．６＝ＯＯ１１０、・・・・・
・がそれぞれ走査番号となる。つまり１，２００ｂｌ）
Ｓの回線に対しては走葭番号４〜１９の１６回線が割当
てられる。記憶部２６は４つの走査モードに対応し“て
４つのメモリ領域に分割して使用される。第４１−項は
走査番号記憶部のマツプであり、第３図の内容が第４因
のそれぞれ該当する領域に設定される。
動作例は以下の通シである。制御回路２０は上位装置１
から走査モード（例えばモード１）を指示される（走査
モードは当該通信制量装置２で提供している４種類の走
査モードのうちの一つが選択される）と、走査モード保
持レジスタ２２に０１”を設定し、バイナリカウンタ２
２をリセット信号線２３を通じてクリアする。するとバ
イナリカウンタ２２からはオールＯが出力されるので、
走１１１−音号記（、ｉ’１部２６のアドレス人力２６
１は” ０１００００００ ”となる。開側ｊ回路２０
が直並列変換回路３０１の処理要求表示を読出す入力命
貨究ｊｉ時、第３図から曲記アドレス” ０１００００
００ ”に仝（ｌ心する記’ＩＡ８１°？Ｂ ２６の内
容はオールＯであり、記′ｌ：’５１Ｘ１ｊ ２６の出
力２６２にはオール０が出力されるので〕１コ一ダ回路
２８及び３０２により、０番回線に夕・」応する回線ア
ダプタ３０１の直並列変換回；１□Ｈ１：３０１ｏが選
択され、その直並列変換回路３０１゜の処１１１姿上表
示情報がバス線３１を通じて制御回；洛２０に読込まれ
る。
から走査モード（例えばモード１）を指示される（走査
モードは当該通信制量装置２で提供している４種類の走
査モードのうちの一つが選択される）と、走査モード保
持レジスタ２２に０１”を設定し、バイナリカウンタ２
２をリセット信号線２３を通じてクリアする。するとバ
イナリカウンタ２２からはオールＯが出力されるので、
走１１１−音号記（、ｉ’１部２６のアドレス人力２６
１は” ０１００００００ ”となる。開側ｊ回路２０
が直並列変換回路３０１の処理要求表示を読出す入力命
貨究ｊｉ時、第３図から曲記アドレス” ０１００００
００ ”に仝（ｌ心する記’ＩＡ８１°？Ｂ ２６の内
容はオールＯであり、記′ｌ：’５１Ｘ１ｊ ２６の出
力２６２にはオール０が出力されるので〕１コ一ダ回路
２８及び３０２により、０番回線に夕・」応する回線ア
ダプタ３０１の直並列変換回；１□Ｈ１：３０１ｏが選
択され、その直並列変換回路３０１゜の処１１１姿上表
示情報がバス線３１を通じて制御回；洛２０に読込まれ
る。
制ｉＩ］１１回路２０は読込んだ処理要求表示をチェッ
クし、例えば１文字受信表示が（５’、’、’、であれ
ば、受ｆｉｔデータ読出しの人力１＜ケ令を発１ｊする
ことにより１′山に述べたと同様に選択された直並列変
換回路：３０１ｏから受信データを読出ずことができる
。制御回路２０は当該受信データを上位装置へ送出して
当該回ｉ−♀の走配処卯′を終了する。次に制御回路２
０は線２５にカウンタ更新信号を出してバイナリカウン
タ２２を更新（＋１）して、次の回線の走査処理に移る
。読込んだ処理要求表示をチェックした結果、いずれの
処理要求もなければ、当該回線の走査処理を終了する。
クし、例えば１文字受信表示が（５’、’、’、であれ
ば、受ｆｉｔデータ読出しの人力１＜ケ令を発１ｊする
ことにより１′山に述べたと同様に選択された直並列変
換回路：３０１ｏから受信データを読出ずことができる
。制御回路２０は当該受信データを上位装置へ送出して
当該回ｉ−♀の走配処卯′を終了する。次に制御回路２
０は線２５にカウンタ更新信号を出してバイナリカウン
タ２２を更新（＋１）して、次の回線の走査処理に移る
。読込んだ処理要求表示をチェックした結果、いずれの
処理要求もなければ、当該回線の走査処理を終了する。
バイナリカウンタ２２を更新したことにより、記憶部２
６のアドレス入力２６２が” ０１０００００１ ”に
なシ、記憶部２６から該当する内容” ｏ ｏ ｏ ｉ
ｏ ｏ″′が出力される。制御回路２０が処１．ｌｌ
ｉ要求表示の人力命令を発行すると、ｆｆ１ｉＪ記と同
様の経ｉ＃３で今度は４番回線が選択てれ、該当する直
並列変換回路の内容が読込まれる。
６のアドレス入力２６２が” ０１０００００１ ”に
なシ、記憶部２６から該当する内容” ｏ ｏ ｏ ｉ
ｏ ｏ″′が出力される。制御回路２０が処１．ｌｌ
ｉ要求表示の人力命令を発行すると、ｆｆ１ｉＪ記と同
様の経ｉ＃３で今度は４番回線が選択てれ、該当する直
並列変換回路の内容が読込まれる。
以上のように順次バイナリカウンタ２２が更新された結
果、走査番号記憶部２６出力のヒツト６が１′１″であ
ると、パイナリノＪウンク２２のリセット信号線２９が
有意になり、ヒツト６が１″である記憶部２６の出力の
回線番号の走査処理路ｒ後の制御回路２０からのバイナ
リカウンタ史新指示時、バイナリカウンタ２２をユクリ
アされるので、０番回線から走査が再スタートする。以
下上記処理が繰返される。他の走査モードを設定した場
訃も同様である。
果、走査番号記憶部２６出力のヒツト６が１′１″であ
ると、パイナリノＪウンク２２のリセット信号線２９が
有意になり、ヒツト６が１″である記憶部２６の出力の
回線番号の走査処理路ｒ後の制御回路２０からのバイナ
リカウンタ史新指示時、バイナリカウンタ２２をユクリ
アされるので、０番回線から走査が再スタートする。以
下上記処理が繰返される。他の走査モードを設定した場
訃も同様である。
と（７）実１ｊｉｌ！ｔ′／ｌＪテＩｒ、Ｊ、 ／Ｉ、
８００ ｂｐｓ回線と、ｌ、 ２００１月）Ｓ回線と
を混（′１−収容し／こが、任、への回線速度を小１７
ｊする。Ｉ混合でも通信制御装置面の収容能力を無駄１
＜利Ｉｌｌ して最大数の回線を収容１−１」能とする
ことができる。また走査番号記憶部２６を伎んみ読出１
〜ｉ＋ｊ能メモリ（ＲＡＭ）とすることにＪ： 、！ｌ
）利用者かこの＋１１１信制御装置の速度混在条件を、
処理能力の１１・［Ｊｌ川内で任意に設定することがで
きる。上述でＣ１１，ｌ、’：」速回線呑・０番がら割
当てたが、任、Ｃ＼の走査前’Ｊ’ Ｓ： Ｉ’ｌす当
ててもよい、たＸし第２図に示したようシこすると走１
！’Ｆ爵号の生成が容易である。
８００ ｂｐｓ回線と、ｌ、 ２００１月）Ｓ回線と
を混（′１−収容し／こが、任、への回線速度を小１７
ｊする。Ｉ混合でも通信制御装置面の収容能力を無駄１
＜利Ｉｌｌ して最大数の回線を収容１−１」能とする
ことができる。また走査番号記憶部２６を伎んみ読出１
〜ｉ＋ｊ能メモリ（ＲＡＭ）とすることにＪ： 、！ｌ
）利用者かこの＋１１１信制御装置の速度混在条件を、
処理能力の１１・［Ｊｌ川内で任意に設定することがで
きる。上述でＣ１１，ｌ、’：」速回線呑・０番がら割
当てたが、任、Ｃ＼の走査前’Ｊ’ Ｓ： Ｉ’ｌす当
ててもよい、たＸし第２図に示したようシこすると走１
！’Ｆ爵号の生成が容易である。
〈効 果〉
以上説明したように走査回線番号の生成宿１所に記１、
・；“１部２６を心月１することにょシ、走査回線番号
）１゛成の柔軟性が増すので異速度回線を混在収容する
通１、＜ ｆｌｉｌｌ １１１１装置において１．その
走査番号を０番がらりネ中で２１９号を抜くことなく、
連続した番号を利Ｉｌｊすることができ、回線収容効率
を向」ユでき、そのハニードウエアも簡ｒ１ｉである利
点がある。
・；“１部２６を心月１することにょシ、走査回線番号
）１゛成の柔軟性が増すので異速度回線を混在収容する
通１、＜ ｆｌｉｌｌ １１１１装置において１．その
走査番号を０番がらりネ中で２１９号を抜くことなく、
連続した番号を利Ｉｌｊすることができ、回線収容効率
を向」ユでき、そのハニードウエアも簡ｒ１ｉである利
点がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は走査モードの種類と走１７番号生成式の例を示す図、
第３図は第２図の走ｔイモードに対応した走査番号記、
ｌ；ｉ部２６の内容を示す図、第４図は記憶部２６のマ
ツプを示す図である。 １：上位装置、２ ： １ｒ１４信制御装置、２０：制
御回路、２１：走査モード面持レジスタ、２２：バイナ
リカウンタ、２３：リセット信号線、２４：リセット人
力、２５：バイナリカウンタの（１，！□新１言号、２
６：走査番号記伊を部、２６［ニアドレス入力端子、２
６２：２６の出力、２７：直並列変換回路のアドレス信
号線、２８：回線アダプタ用デコード回路、２９：リセ
ット信号１１’ｈ ％３０：回線アダプタ（３０１〜３
０８）、３０１：直並列変換回路（３０１ｏ〜３０１３
）、３０２：デコード回路。 ！１１許出１Ｉ！ｉｉ人 ［１本電信電話公社代 理
人 草 野 卓
は走査モードの種類と走１７番号生成式の例を示す図、
第３図は第２図の走ｔイモードに対応した走査番号記、
ｌ；ｉ部２６の内容を示す図、第４図は記憶部２６のマ
ツプを示す図である。 １：上位装置、２ ： １ｒ１４信制御装置、２０：制
御回路、２１：走査モード面持レジスタ、２２：バイナ
リカウンタ、２３：リセット信号線、２４：リセット人
力、２５：バイナリカウンタの（１，！□新１言号、２
６：走査番号記伊を部、２６［ニアドレス入力端子、２
６２：２６の出力、２７：直並列変換回路のアドレス信
号線、２８：回線アダプタ用デコード回路、２９：リセ
ット信号１１’ｈ ％３０：回線アダプタ（３０１〜３
０８）、３０１：直並列変換回路（３０１ｏ〜３０１３
）、３０２：デコード回路。 ！１１許出１Ｉ！ｉｉ人 ［１本電信電話公社代 理
人 草 野 卓
Claims (1)
- （１）複数のデータ】ｍ借間線毎に設けた直並列変換回
路からの処理要求の有無を回線単位に走査することによ
り検出する通信制御装置において、外部ｌ”、１ ｉ１
′８から人力されるアドレス変換種別を示す情報を１ｖ
持するレジスタと、更新指示によりインクリメントされ
、初期化指示によシフリアされるバイナリカウンタと、
アドレス変換種別毎の走査回線番号が記・［意され、ｌ
′ｌｉＪ記レジスタ及び自ｉＪ記バイナリカウンタの出
力をアドレスとして読出され、走丘苅（）（の直並列変
換回路の番号を出力し、その出力のうちの１ビツトを前
記バイナリカウンタに対する：月明（ヒ指示とする記ス
フ（１部とを具備することを特徴とするし０１信制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135548A JPS6027257A (ja) | 1983-07-25 | 1983-07-25 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58135548A JPS6027257A (ja) | 1983-07-25 | 1983-07-25 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6027257A true JPS6027257A (ja) | 1985-02-12 |
| JPH0526380B2 JPH0526380B2 (ja) | 1993-04-15 |
Family
ID=15154354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58135548A Granted JPS6027257A (ja) | 1983-07-25 | 1983-07-25 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027257A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323202A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Scan system |
| JPS5793751A (en) * | 1980-12-03 | 1982-06-10 | Oki Electric Ind Co Ltd | Line scanning method in communication controller |
-
1983
- 1983-07-25 JP JP58135548A patent/JPS6027257A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323202A (en) * | 1976-08-17 | 1978-03-03 | Mitsubishi Electric Corp | Scan system |
| JPS5793751A (en) * | 1980-12-03 | 1982-06-10 | Oki Electric Ind Co Ltd | Line scanning method in communication controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0526380B2 (ja) | 1993-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810236A (ja) | インタ−フエイス回路 | |
| GB1413739A (en) | Address conversion units and data processing systems embodying the same | |
| CN111818060B (zh) | 一种支持混合及离散数据传输的通讯协议、方法及系统 | |
| EP0404078A3 (en) | Communication apparatus for reassembling packets received from a network into a message | |
| CN103092798A (zh) | 片上系统及总线下的访问设备的方法 | |
| WO1986000734A1 (en) | High speed data transfer between first and second processing means | |
| JPS6027257A (ja) | 通信制御装置 | |
| CN115640298A (zh) | 链表管理方法、链表管理系统和链表管理结构 | |
| JPS62166634A (ja) | 双方向ｃａｔｖシステムにおける端末装置アドレス設定方式 | |
| JPS61235969A (ja) | メモリ装置 | |
| JPH07281949A (ja) | 記憶装置のデータ格納方法 | |
| JPS6153985B2 (ja) | ||
| JP2953374B2 (ja) | データ通信端末装置におけるアプリケーションプログラム実行方式 | |
| JPS6319939A (ja) | 通信制御装置 | |
| JPS59104800A (ja) | 画像メモリのパリテイ・チエツク方式 | |
| JPS6174442A (ja) | 静止画受信端末のデ−タバッファ方式 | |
| JPS5953579B2 (ja) | 文字圧縮装置 | |
| JPH0225542B2 (ja) | ||
| JPS54145442A (en) | Buffer control system | |
| SU809206A1 (ru) | Устройство дл поиска информацииВ пАМ Ти | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPS58122688A (ja) | メモリ装置 | |
| JPS62283392A (ja) | 漢字処理装置 | |
| JPS5829537B2 (ja) | ツウシンセイギヨソウチニオケル コ−ドヘンカンホウシキ | |
| CN111381771A (zh) | 存储数据的方法、存储控制器和芯片 |