JPS602791B2 - 平面型ジヨセフソン接合素子およびその製法 - Google Patents

平面型ジヨセフソン接合素子およびその製法

Info

Publication number
JPS602791B2
JPS602791B2 JP56037875A JP3787581A JPS602791B2 JP S602791 B2 JPS602791 B2 JP S602791B2 JP 56037875 A JP56037875 A JP 56037875A JP 3787581 A JP3787581 A JP 3787581A JP S602791 B2 JPS602791 B2 JP S602791B2
Authority
JP
Japan
Prior art keywords
superconducting
single crystal
vanadium
crystal substrate
planar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56037875A
Other languages
English (en)
Other versions
JPS57153481A (en
Inventor
銀一郎 大矢
康治 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHOKUDAIGAKU GAKUCHO
Original Assignee
TOHOKUDAIGAKU GAKUCHO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHOKUDAIGAKU GAKUCHO filed Critical TOHOKUDAIGAKU GAKUCHO
Priority to JP56037875A priority Critical patent/JPS602791B2/ja
Publication of JPS57153481A publication Critical patent/JPS57153481A/ja
Publication of JPS602791B2 publication Critical patent/JPS602791B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 本発明は、超伝導電子素子のうち最も良好な特性が安定
に得られるジョセフソン接合素子を平面型に構成した平
面型ジョセフソン接合素子およびその製法に関し、特に
、接合素子の小型化およびその安定性の向上を図るとと
もに、超電導体により挟まれる弱結合部すなわち接合部
障壁を、微細加工技術により形成し得る限界寸法を超え
て微細に形成し得るようにしたものである。
従来、超伝導電子素子として用いられているジョセフソ
ン素子には、第1図a〜dにそれぞれ示すように、種々
の構造のものがあるが、いずれの構造においても、ジョ
セフソン素子である限りにおいては、2個の超伝導体1
もしくは超伝導薄膜1′およびそれらの超伝導体1もし
〈は薄膜1′のタ相互闇において超伝導電子が弱い相互
作用を呈するようにそれらの超伝導体1もしくは薄膜1
′の相互間に設けた弱結合部例えば3によって構成され
ている。
すなわち、第1図aに示す点接触型ジョセフソン素子に
おいては、一方の超伝導体1を機械加工、化学研磨等の
工程により処理して、先端部の直径が約1山肌程度の針
状に成形し、その針状の先端部を他方の超伝導体1の平
板状端面に点接触させており、針状超伝導体の点接触部
を弱結合部としているのであるから「通常の点接触型ダ
イオードにおけると同時に、機械的振動乃至衝撃に弱く
、破壊し「もしくは、特性が激変する等の欠点を有して
いる。また「第1図bに示すトンネル接合型ジョセフソ
ン素子においては〜厚さ約20Aの絶縁層よりなる弱結
合障壁2を2枚の超伝導薄膜1′により上下に挟んだ積
層構造のジョセフソン素子を絶縁然の基板5上に被着形
成してあり、かかる積層構造の接合型ジョセフソン素子
すなわちジョセフソン接合素子を製作するには、まず、
鉛−インジウム−金の合金を基板6上に蒸着して合金膜
を形成した後に、例えば放電酸化法によりその合金膜の
表面を酸化して厚さ約20Aの表面酸化層を形成し、そ
の表面酸化層の上に、再度、鉛−金の合金を蒸着して合
金膜を形成する工程を経てかかる積層構造のジョセフソ
ン接合素子の製作を完了する。しかして「積層構造ジョ
セフソン接合素子の製法乃至製作技術は現在ほぼ完成さ
れており〜安定な特性を有する接合素子とを製2作し得
るに到っているが、接合素子を構成する超伝導電極の材
料として軟かし、鉛を用いているために、特性の安定性
にやや欠くるところがあるので、接合素子の安定性乃至
信頼性を一層向上させるために、超伝導電極材料の鉛を
ニオブもしくは3ニオブ化合物に替えた構成の接合素子
の製法の開発が進められており、あるいは「シリコンウ
ェフアの一部分を1000△程度に薄く成形し〜その薄
くした部分に不純物を拡散させて縮退半導体薄層を形成
し、その縮退半導体薄層の両面に鉛などの村3料からな
る超伝導薄膜を蒸着することにより安定な特性の接合素
子を製作する技術の開発も進められている。しかして「
第亀図aおよびbにつき上述した2種類のジョセフソン
素子および開発中のその改良多型素子が、いずれも、超
伝導電極が弱結合部を上下に挟んだ縦型のジョセフソン
素子であるのに対し、第1図cおよびdにそれぞれ示す
ジョセフソン素子は両超伝導電極および弱結合部を同一
平面上に配設した平面型構造を有しており、一般に、1
枚の超伝導薄膜もしくは超伝導薄膜と常伝導薄膜との2
層膜の一部分を微細加工技術により加工してその部分に
おける上術した超伝導薄膜もしく夕 は2層膜の超伝導
性を弱めた形態に構成したものである。
すなわち、第1図cに示すジョセフソン素子においては
、絶縁性基板5上に被着形成した超伝導薄膜1′の一部
分における膜幅をエッチング技術によりlAm程度に狭
くして弱結合部3を0形成し、その弱結合部3において
電流が流れる方向の長さが2000A〜1ムmの範囲に
なるように構成したものである。また、第1図dに示す
ジョセフソン素子においてはt絶縁性基板5上に彼着形
成した超伝導薄膜夕】′における第1図cに示したジョ
セフソン素子の弱結合部3と同程度の寸法にした部分に
イオンを打ち込んで局部的に超伝導薄膜1′の超伝導臨
界温度を低下させることにより弱結合部4を形成してあ
り〜 その弱結合部亀の寸法については「電流が流れる
方向の寸法を1000A程度以下とすることが要求され
るので、第蔓図dに示した構造のジョセフソン素子の製
作にも「上術したと同時に、微細加工技術を適用する必
要がある。
しかしながらトかかる微細加工の精度は「 その微細加
工に用いるパターンを形成するパターン形成技術に強く
依存しており〜例えば、現在最も微細な加工に適服され
ている電子線直接露光法によって描き得る最小の線幅は
通常looo〜2000A程度に過ぎないので〜かかる
精度しか得られない従来の微細加工技術によっては、平
面型ジョセフソン素子の弱結合部3,亀の寸法を100
0A程度より小さくすることは不可能であった。また、
これら2種類の平面ジョセフソン素子においては、超伝
導薄膜竃′に加工して弱結合部3,4を形成しているの
であるかりも一般に電気的あるいは機械的の衝撃に弱い
という欠点も有している。以上に述べたト従来、超伝導
電子素子として用いられている4種類のジョセフソン素
子のうちも実際に超電導電子回路の構成要素として多く
使用されているジョセフソン素子は、製作の容易さ並び
に好ましい特性が比較的安定に得られる点において、第
1図Mこ示したトンネル接合型のジョセフソン素子、す
なわち、いわゆるジョセフソン接合素子である。
一方、ジョセフソン素子の小型化、集積化が容易な構造
という観点からすれば第1図cおよびdに示したよな平
面型構造のジョセフソン素子が格段に有利である。しか
しながら、上述したように、少なくとも現在までに開発
された微細加工技術のみによっては、かかる平面型ジョ
セフソン素子に十分な性能を与えるに必要な弱結合部を
構成するための1000A以下、好ましくは20A程度
の極めて薄い絶縁層、あるいは、真性もしくは不純部物
混入の半導体層を接合部障壁として平面型に構成したト
ンネル接合型のジョセフソン素子、すなわち、平面型ジ
ョセフソン接合素子を製作することは、従来、少なくと
も極めて困難な状況にあった。本発明は、上述した従来
の困難な状況を打破し、トンネル接合型に構成して製作
を容易にするとともに好ましい特性が安定に得られるよ
うにし、しかも、かかるトンネル接合型ジョセフソン素
子を構成する両超伝導電極および弱結合接合部を同一平
面上に配置して小型化、集積化が容易な平面型に構成し
た平面型ジョセフソン接合素子およびその製法を提供す
ることにある。
すなわち、本発明平面型ジョセフソン接合素子は、少な
くとも表面の近傍を酸化物にしたシリコン、ゲルマニウ
ムおよびアルミニウムのいずれかの材料よりなる単結晶
基板における前記表面の近傍に前記基板の一部をなす前
記材料よりなる障壁を介し互いに接合させて形成した2
個の凹欠部にバナジウム、ニオブおよびタンタルのいず
れかと前記材料との化合物よりなる超伝導電極をそれぞ
れ設けたことを特徴とするものである。
また、本発明平面型ジョセフソン接合素子の製法は、少
なくとも表面の近傍を酸化物とするシリコン、ゲルマニ
ウムおよびアルミニウムのいずれかの材料よりなる単結
晶基板を形成する過程と、前記単結晶基板の前記表面の
近傍にその単結晶基板の一部をなす前記材料よりなる障
壁を介し互いに接合させて2個の凹欠部を形成する過程
と、前記2個の凹欠部にバナジウム、ニオブおよびタン
タルのいずれかの層をそれぞれ被着形成する過程と、前
記障壁を含めて前記単結晶基板をなす前記材料と前記層
をなすバナジウム、ニオブおよびタンタルのいずれかと
の相互反応性拡散により前記障壁の両境界面の近傍およ
び前記層をそれぞれ前記材料とバナジウム、ニオブおよ
びタンタルのし、ずれかとの化合物よりなる超伝導材料
に変化させる過程とを含むことを特徴とするものである
以下に図面を参照した実施例につき本発明を詳細に説明
する。しかして、上述したように特徴を有する本発明平
面型ジョセフソン接合素子においては、超伝導体により
挟まれた弱結合部すなわち接合部障壁を、少なくとも現
在の微細加工技術によって達成し得る微小限界の寸法、
例えば1000A乃至2000Aを遥かに超えて極めて
微細に形成し得るようにしており、かかる極微細の接合
部障壁を形成するために、まず、現在までの微細加工技
術を駆使して、平面型構造の基板として用いる例えばシ
リコンもしくは水晶の単結晶ウェフア自体を加工し、約
1000A程度の厚さを有する薄壁を形成し、さらに、
その薄壁の両側境界面に接して基板の表面部分に埋め込
んだ形態に被着形成した例えばバナジウムの蒸着薄膜と
薄壁および基板を構成するシリコンあるいは水晶、すな
わち、無色の酸化シリコンとの相互、反応性拡散により
超伝導電極を構成するための超伝導化合物として例えば
珪化3バナジウム(Vぶi)を生成させ、両側境界面部
分のかかる超電導化合物化により著しく侠められた薄壁
中央部に残存するシリコンSiまたは酸化シリコンSi
Qの部分を接合部障壁として作用させ、もって、微細加
工技術の限度寸法を遥かに超えた極めて微細な接合部障
壁が得られるようにしている。
また、本発明ジョセフソン接合素子においては、基板お
よび障壁形成用薄壁に接して被着形成した例えばバナジ
ウム薄層を基板および薄壁の構成材料である例えばシリ
コンとの間の相互・反応性拡散により珪化3バナジウム
層に変化させているのであるから、超伝導電極を構成す
る例えば珪化3バナジウム層が基板および障壁と全く一
体に構成され、極めて安定な構造を有するジョセフソン
接合素子が得られる。したがって、かかる安定な微細構
造により優れた性能が安定かつ確実に得られる本発明平
面型ジョセフソン接合素子は、超伝導電子計算機、生体
計測を含む電子計算器に関する電子機器および通信機器
の産業分野において広く利用するに好適である。以上に
概要を述べた本発明平面型ジョセフソン接合素子の構成
例を第2図に示す。
図示の構成例においては、シリコン基板11上に2個の
超伝導電極12,12とそれらの電極12,12に挟ま
れた弱結合部としての俊合部障壁13とを一体に構成配
置してある。しかして、基板11は、シリコンSjもし
くは水晶すなわち酸化シリコンSi02よりなる透明石
英の単結晶ウェフアをもって構成してあり、また、接合
部障壁13は、厚さ約1000A、幅5000A乃至1
ム仇、高さ1000〜5000人を有する薄墨の形態を
なしており、単結晶基板11の表面部分において両超伝
導電極13を配設すべき位置にそれぞれ凹欠部を形成す
ることにより、それらの凹欠部を離間する境界壁の形態
にして形成する。しかして、両超伝導電極12の形成に
あたっては、上述した凹欠都内に例えばバナジウムVを
蒸着して、シリコン単結晶基板11に埋め込んだ形態の
バナジウム蒸着膜を形成し、かかる状態にて600〜1
000qoの温度にて高温熱処理を施し、蒸着層中のバ
ナジウムVとシリコン単結晶基板11および境界薄壁1
2のシリコン表面酸化層Sj0.もしくは水晶Si02
との相互。反応性拡散により、それら各部の境界領域に
珪化3バナジウムVぶi超伝導化合物層を生成させるこ
とにより、両超伝導電極亀2を形成する。かかる珪化3
バナジウム超伝導層の形成によって構成した両超伝導電
極12は、単結晶基板11および接合部障壁13と完全
に一体構成をなしており、しかも「かかる構成とするこ
とによって、接合部障壁13の厚さは、微細加工技術の
限界寸法約1000Aを超えた20〜1000Aの範囲
の極めて薄い値にすることができる。つぎに、上述のよ
うに単結晶基板11をシリコンもしくは酸化シリコン(
水晶)により構成し、超伝導電極12を形成する蒸着層
をバナジウムにより構成した場合における本発明平面型
ジョセフソン接合素子の製法の例を第3図に示す工程図
を参照して詳述する。
第3図に示す本発明製法の諸工程においては、まず、ス
テップSIにて、不純物濃度の低い非縮退シリコンSi
もしくは水晶SiQの単結晶ウェフア21上に耐熱性レ
ジストとして例えば単分散ポリスチレン薄膜22を約1
500Aの厚さに塗布して乾燥させた後に、そのレジス
ト薄膜22上にニオブNbもしくはチタンTjからなる
厚さ約2000Aの薄膜23を真空蒸着により被着形成
する。
この金属癒着薄膜23は、電子線露光の際の電極および
ィオンェツチングの際の金属マスクとして作用するもの
であり、本発明により、極めて微細寸法に形成する接合
障壁にラウンドオフすなわち丸味づけが生ずるのを極め
て有効に防止する役割を果すものである。しかして、そ
の金属黍着薄膜23の上に、再び、電子線レジスト単分
散ポリスチレンを塗布し、約1500Aの厚さを有する
レジスト薄膜24を被着形成して十分に乾燥させる。つ
ぎに、ステップS2にて、上述したレジスト薄膜24上
に電子線直接露光法によりパターンを形成する。
しかして、このレジスト薄膜24を構成する単分散ポリ
スチレンはネガ型のレジストであるから、素子電極部と
して超伝導体層を形成すべき領域25を除いてそれ以外
の領域におけるレジスト薄膜24を露光し、素子電極部
領域25のレジストのみを除去し得るようにする。かか
る電子線直接露光により形成したパターンに基づいてレ
ジストを除去することにより、素子接合部障壁に対応し
たレジスト薄膜24上の細線部26の線幅を、前述した
従来の微細加工技術の限度寸法に相当する約1000A
とすることができる。つぎに、ステップS3にて、上述
のようにしてレジスト薄膜24を除去した素子電極部領
域25に露出した部分における金属黍着薄膜23を、4
弗化炭素CF4、8発化3炭素C3F8もしくはアルゴ
ンA員等のガスを用いてイオンエッチングにより単結晶
基板2川こ達してその表面近傍の部分が凹欠する程度に
まで蝕刻を施し、単結晶基板21の表面近傍の部分に垂
直に深さ1000〜5000A程度の凹欠部を形成する
。なおt始端のステップS1において単結晶基板21上
に直接に露光には関与しないレジスト薄膜22を設けた
のは、ステップS6,S7につき後述するりフトオフ法
による不要部分の除去を容易にするためである。
つぎに、単結晶基板21を非縮退シリコンウェフアによ
り構成した場合には、ステップS4にて、上述のような
蝕刻により形成した凹欠部25の表面に露出したシリコ
ンウェフアをエチレングリコール10比.c.に硝酸カ
リウム(KN03)心yを溶解した溶液を電解液とした
陽極酸化法により、凹欠部内面近傍のシリコンウヱフア
21中に300〜500Aの深さの酸化シリコンSi○
x層27を形成した後にトその凹欠部25の酸化シリコ
ン内面層27の上に真空蒸着法によりバナジウムを葵着
して厚さ約2000Aのバナジウム蒸着薄膜28を被着
形成する。
なお、その際形成する酸化シリコン層27の厚さは陽極
酸化法における印加電圧とその印加時間とにより適切に
制御することができる。一方、単結晶基板21を水晶す
なわち無色の酸化シリコンにより構成した場合には、前
述したステップS3からステップS5に移行し、水晶基
板21の表面近傍に形成したし凹欠部25の内面に直接
にバナジウムを真空蒸着法により蒸着して厚さ約200
0Aのバナジウム蒸着薄膜28を彼着形成する。ついで
、前者の場合にはステップS4からステップS6に移行
し、また、後者の場合にはステップS5からステップS
7に移行して、いずれの場合においても、上述のように
して得られた試料を、例えばアセトン、メチルエチルケ
トン等のレジスト溶解除去用の溶液に浸潰して、リフト
オフ法により単分散ポリスチレソよりなるレジスト薄膜
22およびその上に被着している金属蒸着薄膜23を除
去し、ステップS6,S7に図示した形態にする。
ついで、ステップS8にて、かかる形態の試料を真空中
にて600〜1000qoの温度により銃鈍し、金属蒸
着薄膜28を構成するバナジウムVと単結晶基板21お
よび細線部26を構成する酸化シリコンとの相互・反応
性拡散作用により凹欠部25の内面の境界領域を含めて
金属蒸着薄膜28中に珪化3バナジウムよりなる超伝導
化合物層29を形成し、もって、両超伝導電極29およ
び接合部障壁26aを同一平面上に配直した平面型ジョ
セフソン接合素子を単結晶基板21の表面近傍に埋め込
んで一体化した形態にして完成する。なお、上述したバ
ナジウムと酸化シリコンとの相互・反応性拡散時には、
ステップS8にて図示するように、珪化3バナジウム層
29の上部に酸化バナジウム層30が同時に形成される
が、この酸化バナジウム層30の存在は平面型ジョセフ
ソン接合素子の作用には無関係であり、また、容易に除
去することもできるので、本発明接合素子の製作上およ
び特性上、何ら問題を生じない。また、上述のよるな相
互・反応性拡散作用により生成される珪化3バナジウム
層29の厚さは、碗鈍温度および競錨時間によって適切
に制御することができ、したがって、かかる珪化3バナ
ジウムよりなる超伝導化合物届29により挟まれた形態
の非縮退シリコンもしくは水晶からなる単結晶薄壁が構
成する接合部障壁26aの境界面間の厚さは、100〜
20A程度の極わて小さい値にすることができ、したが
って、上述の製法例によって製作した本発明平面型ジョ
セフソン接合素子は、珪化3バナジウム層を超伝導電極
29とし、シリコン単結晶基板21を用いた場合にはシ
リコン単結晶薄壁を接合部障壁26aとし、また、水晶
単結晶基板21を用いた場合には水晶単結晶薄壁を接合
部障壁26aとした平面型のトンネル接合型超伝導ジョ
セフソン素子となる。また、上述した本発明ジョセフソ
ン接合素子の製作工程において、不純物濃度の低い非縮
退シリコン単結晶基板を用いた場合に、まず、ステップ
SIにて、あらかじめ、拡散法あるいはェピタキシャル
成長法により、その非緒退シリコン単結晶基板上に、例
えば、1×10‐20/塊程度の高濃度に例えば燐P、
棚素B等の不純物を混入させて綾退シリコン単結晶層を
形成し、かかる高不純物濃度縞退型シリコン単結晶層中
に、高不純物濃度縦退型シリコン単結晶薄壁を接合部障
壁26aとした本発明平面型ジョセフソン接合素子をシ
リコン単結晶基板と一体構造にして、前述したしステッ
プSIからステップS8に到る製作工程により同様にし
て製作することができる。
なお、この場合には、高不純物濃度縞退型シリコン単結
晶よりなる接合部障壁26aの境界面間の厚さは500
〜1000A程度と前述の製作例におけるよりもやや大
きい範囲の値とすることができ、また、上述した高不純
物濃度縦退型シリコン単結晶層の厚さは、ステップS3
にてシリコン単結晶基板21の表面近傍に形成する凹欠
部25の深さと同程度とすることができる。さらに、上
述のようにして形成し夕た本発明ジョセフソン接合素子
の部分は、周囲の高不純物濃度縮退型シリコン狸結晶領
域から陽極酸化法などによって形成した絶縁領域により
分離する。しかして、本発明による平面型ジョセフソン
楼0合素子およびその製法に関する以上の説明において
は、単結晶基板の構成材料としては専らシリコンSiも
しくは酸化シリコンを用い、また、その単結晶基板構成
材料との相互・反応性拡散により超伝導化合物を生成さ
せる金属材料としては尊らバナジウムVを用いたが、そ
れらの材料としては上述の例に限ることなく、他の材料
を用いて同等の作用効果を得ることができる。
すなわち、単結晶基板の構成材料としては、上述した例
のシリコンSiがかかる素子基板としては安定かつ製作
容易であって最も好適ではあるや、これと同等の水晶す
なわち無色石英たる酸化シリコンSi02の他に、サフ
ァィャすなわち酸化アルミニウムAI203もしくはゲ
ルマニウム快を用いて同様の単結晶基板を構成すること
ができ、また、それらの単結晶基板構成材料との相互・
反応性拡散により超伝導化合物を生成させる金属材料と
しては、上述したバナジウムVの他にもニオブNbもし
くはタンタルTaを用いて同様の超伝導化合物を生成さ
せることができる。なお「上述した単結晶基板材料のう
ち「半導体材料であるゲルマニウム蛇についてはt同じ
く金属材料である前述の例のシリコンSiと同様に少な
くともその基板表面近傍の部分を酸化物の形態にして用
いるものとする。なお、上述した超伝導化合物生成用の
金属材料は、いずれも、単鯖晶基板構成材料との相互。
反応性拡散により3:1の比率で結合してそれぞれの超
伝導化合物を生成させるのであるが、それらの金属材料
のうち、バナジウムVに対しては「前述した例のシリコ
ンSiもしくは水晶Sj02の他にはサファイアAI2
03を単結晶基板に用いるのが好適であり、また、ニオ
ブNbに対し‘ま、上述した単結晶基板構成材料のシリ
コン、水晶「サファイアおよびゲルマニウムのいずれを
も用いることができ「さらに、タンタルTaに対しては
単結晶基板にゲルマニウムGeを用いるのが好適である
。以上に説明した本発明による各種材料の組合わせから
なる平面型ジョセフソン接合素子、例えば、不純物濃度
の低いシリコンあるいは水晶の単結晶を接合部障壁とす
る平面型ジョセフソン接合素子並びに高濃度不純物混入
シリコン単結晶を接合部障壁とする平面型ジョセフソン
接合素子は例えば4.をK以下の低温において、電圧。
電流特性上にヒステリシスを呈し、極めて高速のスイッ
チング素子として好適に利用することができ、さらに、
後者の例については、比較的高温にては電圧・電流特性
上にヒステリシスを呈しないので「超伝導量子千渉計、
すなわち、いわゆるSQUm磁束計を構成する素子とし
て用いることができる。また、本発明平面型ジョセフソ
ン接合素子の超伝導電極構成材料としての例えば珪化3
バナジウムは高臨界温度を有する超伝導体であり、その
エネルギー・ギャップが2.79heVと比較的大きい
ので、かかる超伝導電極材料を用いて構成した本発明平
面型ジョセフソン接合素子は、電磁波の検出、混合ある
いは発振に用いて好適である。すなわち、本発明平面型
ジョセフソン接合素子は、超電導電子素子を用いて構成
する各種の電子機器、例えば、超伝導電子計算機、超伝
導電子干渉計すなわちいわゆるSQmD磁束計、心磁計
、電磁波検出器、電磁波混合器「電磁波発振器等に用い
て良好な性能を得ることができる。以上の説明から明ら
かなように、本発明による平面型ジョセフソン接合素子
は、その製法として微細加工技術と反応性拡散法とを併
用しているので「従釆、微細加工技術のみによっては到
達が困※であった。
1000A以下の極めて微細な寸法を有する弱結合部障
壁を容易かつ安定確実に製作することができ、しかも、
回路素子の寸法として1仏机2以下の極めて微小な占有
面積しか要しないジョセフソン素子を製作することがで
き」したがってへジョセフソン素子を用いた超伝導電子
回路の小型化、集積化が極めて容易となる。
また、本発明によるトンネル接合型ジョセフソン素子は
、基板および弱結合部を単結晶材料により構成しへその
単結晶材料との反応性拡散法により基板および弱結合部
と一体化した超伝導電極を構成しているのであるからt
従来の薄膜積層型ジョセフソン接合素子に比して格段に
安定な構造を有している。また「本発明による高濃度不
純物混入シリコン単結晶の薄壁を接合部障壁とするジョ
セフソン接合素子の製作技術は、超伝導トランジスタお
よびスーパ−ショットキーダィオードの製作技術への拡
張、発展を期待することができる。
【図面の簡単な説明】
第蔓図a〜dは従来の超伝導ジョセフソン素子の各種機
造例をそれぞれ示す斜視図、第2図は本発明平面型ジョ
セフソン接合素子の構成例を示す斜視図、第3図SI〜
S馬‘ま同じその製法の各工程を順次に示す工程図であ
る。 1…超伝導体、1′・・・超伝導薄膜「 2…弱結合障
壁、3,4…弱結合部「 5・・・基板、亀軍・・・単
結晶基板「 12・・・超伝導電極、13…接合部障壁
、21・・・単結晶ウェフア、22,24…レジスト薄
膜、23・・・金属蒸着薄膜、25…電極部領域、26
・・・紬線部、26a…接合部障壁、27・・・表面酸
化層、28・・・超伝導金属材蒸着膜、29・・・超伝
導電極、30…酸化金属材層、SI〜S8…工程(ステ
ップ)。 第1図 第2図 第3図

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも表面の近傍を酸化物にしたシリコン、ゲ
    ルマニウムおよびアルミニウムのいずれかの材料よりな
    る単結晶基板における前記表面の近傍に前記基板の一部
    をなす前記材料よりなる障壁を介し互いに接合させて形
    成した2個の凹欠部にバナジウム、ニオブおよびタンタ
    ルのいずれかと前記材料との化合物よりなる超伝導電極
    をそれぞれ設けたことを特徴とする平面型ジヨセフソン
    接合素子。 2 特許請求の範囲第1項記載の接合素子において、前
    記障壁を、前記材料よりなる真性半導体、低不純物濃度
    半導体、高不純物濃度半導体および酸化物のいずれかの
    単結晶により構成したことを特徴とする平面型ジヨセフ
    ソン接合素子。 3 特許請求の範囲第1項または第2項記載の接合素子
    において、前記超伝導電極を、バナジウム、ニオブおよ
    びタンタルのいずれかと前記材料との3:1の比を有す
    る化合物により構成したことを特徴とする平面型ジヨセ
    フソン接合素子。 4 少なくとも表面の近傍を酸化物とするシリコン、ゲ
    ルマニウムおよびアルミニウムのいずれかの材料よりな
    る単結晶基板を形成する過程と、前記単結晶基板の前記
    表面の近傍にその単結晶基板の一部をなす前記材料より
    なる障壁を介し互いに接合させて2個の凹欠部を形成す
    る過程と、前記2個の凹欠部にバナジウム、ニオブおよ
    びタンタルのいずれかの層をそれぞれ被着形成する過程
    と、前記障壁を含めて前記単結晶基板をなす前記材料と
    前記層をなすバナジウム、ニオブおよびタンタルのいず
    れかとの相互反応性拡散により前記障壁の両境界面の近
    傍および前記層をそれぞれ前記材料とバナジウム、ニオ
    ブおよびタンタルのいずれかとの化合物よりなる超伝導
    材料に変化させる過程とを含むことを特徴とする平面型
    ジヨセフソン接合素子の製法。
JP56037875A 1981-03-18 1981-03-18 平面型ジヨセフソン接合素子およびその製法 Expired JPS602791B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56037875A JPS602791B2 (ja) 1981-03-18 1981-03-18 平面型ジヨセフソン接合素子およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56037875A JPS602791B2 (ja) 1981-03-18 1981-03-18 平面型ジヨセフソン接合素子およびその製法

Publications (2)

Publication Number Publication Date
JPS57153481A JPS57153481A (en) 1982-09-22
JPS602791B2 true JPS602791B2 (ja) 1985-01-23

Family

ID=12509701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56037875A Expired JPS602791B2 (ja) 1981-03-18 1981-03-18 平面型ジヨセフソン接合素子およびその製法

Country Status (1)

Country Link
JP (1) JPS602791B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11411160B2 (en) * 2020-01-21 2022-08-09 International Business Machines Corporation Silicon-based Josephson junction for qubit devices
FR3126547B1 (fr) * 2021-08-31 2023-08-25 Commissariat Energie Atomique Procédé de réalisation d’un siliciure de vanadium supraconducteur sur une couche de silicium
US12342732B2 (en) 2021-12-28 2025-06-24 International Business Machines Corporation Vertical silicon Josephson Junction device for qubit applications

Also Published As

Publication number Publication date
JPS57153481A (en) 1982-09-22

Similar Documents

Publication Publication Date Title
JP2616130B2 (ja) 超伝導素子の製造方法
TWI859495B (zh) 超導裝置和用於製造超導裝置之方法
JP2584003B2 (ja) 超電導素子及びその製造方法
JPS602791B2 (ja) 平面型ジヨセフソン接合素子およびその製法
JP2674680B2 (ja) 超伝導超格子結晶デバイス
CN114497344B (zh) 深亚微米约瑟夫森隧道结及其制备方法
JPH0322711B2 (ja)
EP0597663A1 (en) Process of producing a Josephson junction
JP3319205B2 (ja) ジョセフソン接合素子の製造方法
JP2917933B2 (ja) 微小トンネル接合部の製造方法及び微小トンネル接合素子の製造方法
JP2994304B2 (ja) 超伝導集積回路および超伝導集積回路の製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPH0296386A (ja) 超電導素子
JPS62122288A (ja) 超電導弱結合素子
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS58147183A (ja) ジヨセフソン集積回路の製造方法
JPH01257380A (ja) ジョセフソン素子
JP2727648B2 (ja) 超電導素子の製造方法
JPS59101884A (ja) 薄膜ポイントコンタクト素子の製造方法
JPH06132577A (ja) 酸化物超伝導ジョセフソン素子の作製方法
JPS6257260A (ja) 超電導トランジスタ
JPS63296277A (ja) 半導体集積回路装置
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPS59181075A (ja) ジヨセフソン集積回路装置の製造方法
JPH01283885A (ja) ジョセフソン素子およびその製造方法