JPS6257260A - 超電導トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は極低温で動作する超電導デバイスに係り、特に
半導体中をトンネルする超電導電子の数を制御電圧に印
加する電圧によって制御する超電導デバイスに関する。

〔発明の背景〕

従来の超電導体と半導体を組合わせた超電導デバイスは
特開５７−０１６１８６号に記載のように第１図に示す
構造となっていた。

これは一対の超電導電極１，２を対向させた間に制御電
極４を設けたｔＩＩＩ造である。

極低温においてこのディスの２つの超電導体が半導体を
介した超電導弱結合状態撃つくるには、２つの超電導体
間の距離を超電導体の電子対のコヒーレント長さの１０
倍程度、すなわち０．２μｍ以下に接近させる必要があ
る。この従来技術においては、はじめに２つの超電導電
極を一体化して形成しておき、ホトリソグラフィとエツ
チングにより２つの超電導電極１，２に分離する。続い
てその分離した部分を熱酸化して復縁膜５を形成し、蒸
着により制御電極４を設置する工程である。この方法に
よると超電導電極１，２の間隔は０．２μｍ以下と狭い
ためこの部分に絶縁物５及び制御電極４を形成すること
は困難である。また形成できたとしても加工の寸法精度
を高くすることはできないという欠点があった。

〔発明の目的〕

本発明の目的は、半導体と超電導体とを組合わせた極低
温で動作する超電導トランジスタにおいて、加工精度を
高め、これによってデバイスの特性の均一性、再現性な
らびに利得を向−１−させることのできる超電導トラン
ジスタの構造と製造法を提供することにある。

〔発明の概要〕

本発明はこの目的を達成するために、半導体の上下に設
置した第１及び第２の超電導電極と、該半導体と絶縁膜
によって隔てられた第３のゲート電極を有し、第１及び
第２の電極の超電導弱結合状態を第３の電極に印加する
電圧で制御することを特徴とする。超電導体と半導体が
接した部分では、超電導体側のオーダパラメータが半導
体側に染みだしており、その空間的な距離は、半導体中
の電子対のコヒーレント長さξ。によって表わされる。

第１及び第２の超電導電極の空間的な距離りがコヒーレ
ント長さの１０倍以下の場合、超電導弱結合態となり得
る。■、の距離は、本発明の超電導トランジスタの場合
には超電導体間にある半導体の厚さによって決まる。一
方ξ、の値は温度Ｔ及び半導体中のキャリア濃度Ｎ、半
導体と超電導体の種類によって変化し、Ｎが大きいほど
ξ。も大きくなる。よってξ、と■、の比０．７丁、の
値が大きい程、超電導体間の結合は強くなる。したがっ
て制御電極に印加することによって電荷を半導体中に蓄
積して制御することができる。

ここでＩ、の値はトランジスタがＯＮの時に■、／ξ、
の比が１０以下になっているように設計されている必要
がある。チャネルにＳｊ半導体を用いた場合■、の値は
０．１〜０．２μｍの範囲に選ばれろことが望ましい。

本発明の超電導トランジスタは丁、の値は半導体の厚さ
によって決まるので、均一性に制御することけ容易であ
って製造の際のトランジスタ特性の再現性、均一性が極
めて優れている。またこの構造による超電導トランジス
タを用いると複数個直列接続して出力振幅を大きくする
複合デバイスを構成できる。

〔発明の実施例〕

以下、実施例を用いて本発明の詳細な説明する。

第２図は本発明の第１の実施例による超電導トランジス
タの断面図である。半導体３の上と下に第１と第２の超
電導電極１．．２を積層しその側壁部に絶縁膜５によっ
て隔てられた第３の制御電極４が設置されている。

第１、第２の電極の超電導弱結合状態を第３の電極に印
加する電圧で制御する電界効果トランジスタを構成して
いる。超電導弱結合状態が制御できれば流れる超電導電
流を変化されることができる。

次に、この超電導１−ランジスタの製造方法を説明する
（第３図）。基板８の上に厚さ３００’ｎ　ｍのＮｂ薄
膜２をＤＣマグネトロンスパッタ法によって堆積させた
表面−ににただちに気相成長法あるいは分子線成長法に
よって厚さ２００ｎｍのＳｉよりなるチャネル層３を形
成し、さらにイオン打込み法により不純物Ｂを１０２５
（２）−３導入した。再び厚さ３００ｎｍのＮｂ＠膜１
を堆積して積層構造を形成する。これをホト１ノジスト
をマスクとしたイオンエツチング法によって所望形状に
加工しく５） た後に側壁部の表面を１０００℃酸素雰囲気中で１０分
熱酸化し、約２０ｎｍの絶縁物５を得た。最後にＮｂを
ＤＣマグネトロンスパッタ法により約８００ｎｍ堆積さ
せた。この後ＣＦ４ガスによる反応性イオンエツチング
によってこれを加工して熱酸化膜より右側幅２μｍのＮ
ｂを残すことにより第３の電極４を得る。以上によって
第２図に示した本実施例の超電導トランジスタを作製す
ることができた。

本実施例によれば超電導電極間の距離を決るために半導
体の厚さを用いているので精度よく制御することができ
、トランジスタ特性のばらつきを抑えることができ、製
造時の歩留りを向上させることができる。また層間絶縁
膜が必要とならないので作製工程が容易になるなどの効
果もある。

第４図は本発明筒２の実施例による超電導トランジスタ
の断面図である。超電導電極２を共通として２つのトラ
ンジスタが、１つの制御電極４に対して直列に接続され
た構造をしている。第６図には、このデバイスの作製］
；程を示す。

第１の実施例で示したごと（Ｎｂ薄膜２．Ｓｉ半導体３
とＮｂ薄膜１を積層する（第６図（ａ））。

その後ホトレジストをマスクとしたイオンエツチング法
によって、Ｎｂ薄膜１．半導体３を２つに分離する。そ
の後この溝の表面を熱酸化して絶縁物５を形成しく第６
図（ｂ））、その上にＮｂよりなる５００ｎｍの厚さの
Ｎｂを堆積させ制御電極４を設置した（第６図（Ｃ））
。

以」―によって第４図に示した本実施例の超電導トラン
ジスタを作製することができた。本実施例によれば容易
に２つの超電導トランジスタを直列に接続できるため、
一定の製御電圧に対する出力振幅を２倍にすることがで
き、回路利得を高めることができる。また電極の端子を
同一面側からとり出すことができる。一方、作製の工程
数は２倍にならず一度に超電導電極、チャネル層を形成
できるので高集積化が容易であるなどの効果がある。

第５図は本発明の第３の実施例による超電導トランジス
タの断面図である。第２の実施例による超電導トランジ
スタをさらに複数個接続し、素子間をＫＯＨ液で液で化
学エツチングして穴を開け、その部分に蒸着によりＳｉ
Ｏを埋め込み分離層６を形成した。本実施例によれば、
制御電極４に印加する一定の入力に対する出力振幅を大
きくでき、回路利得を高めることができる。また作製、
高朶積化が容易であるなどの効果がある。

以−Ｌ示した３つの実施例においては第１．第２゜第３
の電極材料にはＮｂを用いたが、ＮｂＮ。

Ｎｂ３Ｇｅ、Ｎｂ３Ｓｎ、ＮｂａＡＩ２　等のＮｂ化合
物、あるいはＰｂ−Ａｕ、Ｐｂ−Ｉｎ−Ａｎ。

Ｐｂ−Ｂ１等のｐｂ金合金用いた場合でも同様の効果を
得ることができる。また第３の電極の材料には、ＡＱ、
不純物を高濃度に含んだ多結晶Ｓｉ、単結晶Ｓｉを用い
ても本発明の目的を達成することができた。

また半導体にはＳ　ｉ、　ｔｉｔ結晶の他に多結晶Ｓｊ
。

アモルファスＳ　ｉ、　　Ｇｅ、　ＧａＡｓのＩｎＡｓ
、　Ｉ　ｎ　Ｐ　。

ＴｎＳｂ等を用いてもよい。

また絶縁膜５の材料としてはＳ　ｉ　Ｏ，Ｓ　ｉ、Ｎ４
を使用しても同様の効果を得ることができた。なお、半
導体の不純物濃度は極低温中で動作させるために１０”
ｍ−’以−りであることが望ましい。

不純物としては、Ｐ、Ｒ，ＡＳ、Ｓｂ等の中から選ばれ
る。

〔発明の効果〕 本発明によれば、電圧によって制御できる超電導トラン
ジスタを実現し、再現性、均一性よく製造することがで
きる。また本発明の超電導トランジスタは容易に直列接
続でき、微小な寸法を制御することができるため、高速
かつ高集積の超電導集積回路が実現できる効果がある。

【図面の簡単な説明】

第１図は従来の超電導トランジスタを示す断面図、第２
図、第３図は、本発明筒１の実施例による超電導トラン
ジスタの断面図、第４図は第２の実施例による超電導ト
ランジスタの断面図、第５図は第３の実施例による超電
導トランジスタの断面図、第６図（ａ）〜（ｃ）は第２
の実施例による超電導トランジスタの製造工程を示す断
面図である。 １．２・・・超電導電極、３・・・半導体、４・・・制
御電極、５・・・絶縁膜、６，７・・・絶縁層、８・・
・基板。

Claims (1)

1. 【特許請求の範囲】 １、第１の超電導体よりなる電極、半導体および第２の
   超電導体よりなる電極を積層して、その端部に絶縁膜と
   制御電極を設けた構造を有することを特徴とする超電導
   トランジスタ。 ２、特許請求範囲第１項に記載の超電導トランジタにお
   いて、半導体の厚さは０．１〜０．２μｍ範囲に選ばれ
   たことを特徴とする超電導トランジスタ。