JPS6028142B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6028142B2 JPS6028142B2 JP56136446A JP13644681A JPS6028142B2 JP S6028142 B2 JPS6028142 B2 JP S6028142B2 JP 56136446 A JP56136446 A JP 56136446A JP 13644681 A JP13644681 A JP 13644681A JP S6028142 B2 JPS6028142 B2 JP S6028142B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- wiring
- nitride film
- silicon nitride
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に関する。
従来シリコン配線を有する半導体装置は、単結晶シリコ
ン基板上に厚い絶縁膜を形成した後、全面に多結晶シリ
コン層を形成する。次に化学蝕刻により多結晶シリコン
の配線路を形成する。そしてこのシリコン配線の全露出
面（上面および側面）を酸化している。しかしながらこ
のような方法だと、比較的厚い多結晶シリコンの化学蝕
刻は平面形状で微細のパターンは精度よく形成できない
。
ン基板上に厚い絶縁膜を形成した後、全面に多結晶シリ
コン層を形成する。次に化学蝕刻により多結晶シリコン
の配線路を形成する。そしてこのシリコン配線の全露出
面（上面および側面）を酸化している。しかしながらこ
のような方法だと、比較的厚い多結晶シリコンの化学蝕
刻は平面形状で微細のパターンは精度よく形成できない
。
又、上面も酸化するから、始めの層厚が維持できない。
又、熱酸化工程中に不純物濃度が始めの値を維持できな
いことも考えられる。本発明の目的はかかる従来の欠点
を除去した有効なシリコン配線を有する半導体装置の製
造方法を提供することである。
又、熱酸化工程中に不純物濃度が始めの値を維持できな
いことも考えられる。本発明の目的はかかる従来の欠点
を除去した有効なシリコン配線を有する半導体装置の製
造方法を提供することである。
本発明の特徴は、半導体基板上にシリコン層を設ける工
程と、該シリコン層上に選択的に耐熱酸化性パターンを
設ける工程と、熱処理を行うことにより側面に熱酸化膜
を被着したシリコン配線を形成する工程と、該シリコン
配線に不純物を導入する工程とを含む半導体装置の製造
方法にある。
程と、該シリコン層上に選択的に耐熱酸化性パターンを
設ける工程と、熱処理を行うことにより側面に熱酸化膜
を被着したシリコン配線を形成する工程と、該シリコン
配線に不純物を導入する工程とを含む半導体装置の製造
方法にある。
このような本発明によれば比較的薄い耐熱酸化性パター
ンたとえば、シリコン窒化膜のパターンによってシリコ
ン配線が決定されるから微細な配線パターンが可能とな
る。又、側面の熱酸化工程で上面が酸化されないから所
定の層厚を有するシリコン配線となる。又、熱酸化工程
後に不純物を導入しているから十分の導亀性を有するシ
リコン配線とする。さらに本発明において、この側面の
熱酸化膜の一部を除去すれば、この配線の側部は複数の
段状となるからその上を横ぎる配線の断状がなくなる。
ンたとえば、シリコン窒化膜のパターンによってシリコ
ン配線が決定されるから微細な配線パターンが可能とな
る。又、側面の熱酸化工程で上面が酸化されないから所
定の層厚を有するシリコン配線となる。又、熱酸化工程
後に不純物を導入しているから十分の導亀性を有するシ
リコン配線とする。さらに本発明において、この側面の
熱酸化膜の一部を除去すれば、この配線の側部は複数の
段状となるからその上を横ぎる配線の断状がなくなる。
又、本発明のシリコン配線は側部の絶縁膜の厚さに関係
なく後から上面の絶縁膜の厚さを決定できるかな、上面
の絶縁膜をも含めた配線の高さを小とすることができ、
よってその上を横ぎる配線に段切れが生じるおそれがな
い。
なく後から上面の絶縁膜の厚さを決定できるかな、上面
の絶縁膜をも含めた配線の高さを小とすることができ、
よってその上を横ぎる配線に段切れが生じるおそれがな
い。
本発明の製造法の一例によれば、絶縁層上に薄い窒化シ
リコン膜（Ｓｉ３Ｎ４）を形成し、その上に多結晶シリ
コン層を形成し、更に窒化シリコン膜を形成する。
リコン膜（Ｓｉ３Ｎ４）を形成し、その上に多結晶シリ
コン層を形成し、更に窒化シリコン膜を形成する。
次に適当な方法で耐熱酸化性の窒化シリコン膜を選択的
に除去して、多結晶シリコン配線となるべき部分の上層
の窒化シリコン膜を磯余せめる。しかる後、この窒化シ
リコン膜をマスクにして、多結晶シリコンをエッチング
して多結晶シリコン配線を形成する。次にこの多結晶シ
リコンを熱酸化して窒化シリコン膜におおわれてし、な
い多結晶シリコン層の側面部のみを絶縁物にする。そし
てこの窒化シリコン膜を除去して不純物をシリコン配線
に導入する。又、必要に応じて側部の熱酸化膜の一部を
除去する。次に本発明の実施例を図面を参照しながら説
明する。
に除去して、多結晶シリコン配線となるべき部分の上層
の窒化シリコン膜を磯余せめる。しかる後、この窒化シ
リコン膜をマスクにして、多結晶シリコンをエッチング
して多結晶シリコン配線を形成する。次にこの多結晶シ
リコンを熱酸化して窒化シリコン膜におおわれてし、な
い多結晶シリコン層の側面部のみを絶縁物にする。そし
てこの窒化シリコン膜を除去して不純物をシリコン配線
に導入する。又、必要に応じて側部の熱酸化膜の一部を
除去する。次に本発明の実施例を図面を参照しながら説
明する。
尚、この実施例では本発明と関連のある技術をシリコン
ゲート部に適用したＰチャンネルシリコンゲート電号効
果トランジスタ素子を含む半導体装置に本発明を用いた
場合である。第１図Ａに示すように約５０肌のＮ型単結
晶シリコン基板１の一主平面上に約１．０ミクロンの厚
さを有する二酸化シリコン絶縁層２を熱酸化法により形
成し、漂準の写真蝕刻法によりマスクとエッチング技術
とを用いて、ソース領域、ドレィン領域、ゲート領域と
なる部分の基板１の表面３を露出させる。
ゲート部に適用したＰチャンネルシリコンゲート電号効
果トランジスタ素子を含む半導体装置に本発明を用いた
場合である。第１図Ａに示すように約５０肌のＮ型単結
晶シリコン基板１の一主平面上に約１．０ミクロンの厚
さを有する二酸化シリコン絶縁層２を熱酸化法により形
成し、漂準の写真蝕刻法によりマスクとエッチング技術
とを用いて、ソース領域、ドレィン領域、ゲート領域と
なる部分の基板１の表面３を露出させる。
次に第１図Ｂに示すように熱酸化法により約１０００オ
ングストロームの厚さの二酸化シリコンゲート一絶縁膜
４の基板１の表面３上に成長させ、更に全面に窒化シリ
コン膜５を約１００オングストローム形成し、その上に
厚さ約４０００オングストロームの多結晶シリコン層６
を成長させた後、全面に厚さ２００〜１０００オングス
トロームの窒化シリコン膜７を形成する。
ングストロームの厚さの二酸化シリコンゲート一絶縁膜
４の基板１の表面３上に成長させ、更に全面に窒化シリ
コン膜５を約１００オングストローム形成し、その上に
厚さ約４０００オングストロームの多結晶シリコン層６
を成長させた後、全面に厚さ２００〜１０００オングス
トロームの窒化シリコン膜７を形成する。
第１図Ｃに示すように写真蝕刻法により窒化シリコン膜
７をエッチングしてゲート電極となるべき領域および本
発明のシリコン配線となるべき領域の窒化シリコン膜を
残す。
７をエッチングしてゲート電極となるべき領域および本
発明のシリコン配線となるべき領域の窒化シリコン膜を
残す。
これ等領域８，９の窒化シリコン膜をマスクにして多結
晶シリコン層６をエッチングして第１図Ｄに示すように
多結晶シリコンゲート電極１０と多結晶シリコン配線１
１とを形成する。これ等多結晶層１０，１１を熱酸化し
て第１図Ｂに示すように多結晶シリコン層１０，１１の
側面部にその厚さ程度に侵入した二酸化シリコンの絶縁
物１２を形成する。
晶シリコン層６をエッチングして第１図Ｄに示すように
多結晶シリコンゲート電極１０と多結晶シリコン配線１
１とを形成する。これ等多結晶層１０，１１を熱酸化し
て第１図Ｂに示すように多結晶シリコン層１０，１１の
側面部にその厚さ程度に侵入した二酸化シリコンの絶縁
物１２を形成する。
二酸化シリコン１２をマスクにして第１図Ｆに示すよう
に表面に出た窒化シリコン膜５、窒化シリコン膜８，９
をエッチングする。ゲート電極１０及び絶縁体１２の下
の窒化シリコン膜１３と多結晶シリコン配線１１及び絶
縁体１２の下の窒化シリコン膜１３とが残る。ゲート絶
縁膜４を窒化シリコン膜１３をマスクにして除去して基
板表面３を露出させる。この時多結晶シリコン層の側面
の絶縁物である二酸化シリコン１２に対してもその表面
及び側面がそれぞれゲート絶縁膜４の厚さ‘まどエッチ
ング除去される。よってシリコン配線１ １の側面部は
絶縁膜１２の上面との段、その下に窒化シリコン膜１３
との段、更にその下に二酸化シリコン層２との段の３段
が形成され角がとれたゆるやかな多段状になる。基板表
面３にポロンを深さ１ミクロンほど拡散してソース領域
１４及びドレィン領域１５を形成する。このとき同時に
多結晶シリコン１０，１１にもボロンを拡散してこれ等
を導電体とする。次に第１図日に示すように全面を絶縁
物でおおし・、ソース領域１４、ゲート領域１０、ドレ
イン領域１５、多結晶シリコン配線１ １上の絶縁物に
標準の写真蝕刻法によってそれぞれ開孔１６，１７，１
８，１９を形成し、これ等開孔に達するァルミニウム配
線２０を〆 する。上述の実施例の第１図Ｂの工程で多
結晶シリコン６上に窒化シリコン膜７を形成する以前に
不純物を拡散させて多結晶シリコン配線の電導性をさら
によくすることもできる。
に表面に出た窒化シリコン膜５、窒化シリコン膜８，９
をエッチングする。ゲート電極１０及び絶縁体１２の下
の窒化シリコン膜１３と多結晶シリコン配線１１及び絶
縁体１２の下の窒化シリコン膜１３とが残る。ゲート絶
縁膜４を窒化シリコン膜１３をマスクにして除去して基
板表面３を露出させる。この時多結晶シリコン層の側面
の絶縁物である二酸化シリコン１２に対してもその表面
及び側面がそれぞれゲート絶縁膜４の厚さ‘まどエッチ
ング除去される。よってシリコン配線１ １の側面部は
絶縁膜１２の上面との段、その下に窒化シリコン膜１３
との段、更にその下に二酸化シリコン層２との段の３段
が形成され角がとれたゆるやかな多段状になる。基板表
面３にポロンを深さ１ミクロンほど拡散してソース領域
１４及びドレィン領域１５を形成する。このとき同時に
多結晶シリコン１０，１１にもボロンを拡散してこれ等
を導電体とする。次に第１図日に示すように全面を絶縁
物でおおし・、ソース領域１４、ゲート領域１０、ドレ
イン領域１５、多結晶シリコン配線１ １上の絶縁物に
標準の写真蝕刻法によってそれぞれ開孔１６，１７，１
８，１９を形成し、これ等開孔に達するァルミニウム配
線２０を〆 する。上述の実施例の第１図Ｂの工程で多
結晶シリコン６上に窒化シリコン膜７を形成する以前に
不純物を拡散させて多結晶シリコン配線の電導性をさら
によくすることもできる。
また第１図Ｇの工程でゲート絶縁物４をエッチングする
際に、エッチングする時間を長くし、絶縁物１２の厚さ
を多結晶シリコン層１０の厚さ２′３〜１／２にし、段
の分割を等分にし、アルミニウム配線が細くなることを
防ぐこともできる。なお上記実施例ではシリコンゲート
電界効果型トランジスタに本発明を適用したが、一般の
半導体装置にも応用可能である。
際に、エッチングする時間を長くし、絶縁物１２の厚さ
を多結晶シリコン層１０の厚さ２′３〜１／２にし、段
の分割を等分にし、アルミニウム配線が細くなることを
防ぐこともできる。なお上記実施例ではシリコンゲート
電界効果型トランジスタに本発明を適用したが、一般の
半導体装置にも応用可能である。
例えば、単結晶シリコンの代り‘こゲルマニウム、ガリ
ウム枇秦等の半導体材料を用いることもできる。また絶
縁膜として熱酸化、気相成長、蒸着、スパッタリング等
により形成した二酸化シリコン等を用いることもできる
。
ウム枇秦等の半導体材料を用いることもできる。また絶
縁膜として熱酸化、気相成長、蒸着、スパッタリング等
により形成した二酸化シリコン等を用いることもできる
。
第１図は本発明を適用したシリコンゲート電界効果型ト
ランジスタの製造工程を示す断面模型図である。 １・・・・・・Ｎ型単結晶シリコン基板、２・・・・・
・二酸化シリコン絶縁膜、４・・・・・・二酸化シリコ
ンゲート絶縁膜、５・・・…窒化シリコン膜、６・・・
・・・多結晶シリコン層、１０・・・・・・多結晶シリ
コンゲート電極、Ｉ１…・・・多結晶シリコン配線、１
２・・・・・・二酸化シリコン絶縁物、１４・・・・・
・ソース領域、１５・・・・・・ドレィン領域、２０・
・・・・・アルミニウム配線。
ランジスタの製造工程を示す断面模型図である。 １・・・・・・Ｎ型単結晶シリコン基板、２・・・・・
・二酸化シリコン絶縁膜、４・・・・・・二酸化シリコ
ンゲート絶縁膜、５・・・…窒化シリコン膜、６・・・
・・・多結晶シリコン層、１０・・・・・・多結晶シリ
コンゲート電極、Ｉ１…・・・多結晶シリコン配線、１
２・・・・・・二酸化シリコン絶縁物、１４・・・・・
・ソース領域、１５・・・・・・ドレィン領域、２０・
・・・・・アルミニウム配線。
Claims (1)
- １ 半導体基板上にシリコン層を設ける工程と、該シリ
コン層上に選択的に耐熱酸化性パターンを設ける工程と
、該耐熱酸化性パターンをマスクとして該シリコン層と
エツチングする工程と、熱処理を行うことにより側面に
熱酸化膜を被着したシリコン配線を形成する工程と、該
シリコン配線に不純物を導入する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136446A JPS6028142B2 (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56136446A JPS6028142B2 (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6887072A Division JPS5550395B2 (ja) | 1972-07-08 | 1972-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5773951A JPS5773951A (en) | 1982-05-08 |
| JPS6028142B2 true JPS6028142B2 (ja) | 1985-07-03 |
Family
ID=15175298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56136446A Expired JPS6028142B2 (ja) | 1981-08-31 | 1981-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028142B2 (ja) |
-
1981
- 1981-08-31 JP JP56136446A patent/JPS6028142B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5773951A (en) | 1982-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPH04275436A (ja) | Ｓｏｉｍｏｓトランジスタ | |
| JPH0523056B2 (ja) | ||
| JPS6028142B2 (ja) | 半導体装置の製造方法 | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| US3825455A (en) | Method of producing insulated-gate field-effect semiconductor device having a channel stopper region | |
| JPH049371B2 (ja) | ||
| US3969165A (en) | Simplified method of transistor manufacture | |
| JPS61135136A (ja) | 半導体装置の製造方法 | |
| US4012763A (en) | Semiconductor device having insulator film with different prescribed thickness portions | |
| JPS5933271B2 (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPS6194367A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6112031A (ja) | 半導体装置の製造方法 | |
| JPH0334322A (ja) | 半導体装置の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPS60117748A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS62209857A (ja) | 半導体装置の製造方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPS5844748A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS63307721A (ja) | 半導体装置の製造方法 |