JPS6028245A - 多層配線半導体装置およびその製造方法 - Google Patents
多層配線半導体装置およびその製造方法Info
- Publication number
- JPS6028245A JPS6028245A JP13523483A JP13523483A JPS6028245A JP S6028245 A JPS6028245 A JP S6028245A JP 13523483 A JP13523483 A JP 13523483A JP 13523483 A JP13523483 A JP 13523483A JP S6028245 A JPS6028245 A JP S6028245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- layer
- wiring metal
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 46
- 150000004767 nitrides Chemical class 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical group F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 7
- 150000002739 metals Chemical class 0.000 abstract description 6
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- AFCIMSXHQSIHQW-UHFFFAOYSA-N [O].[P] Chemical compound [O].[P] AFCIMSXHQSIHQW-UHFFFAOYSA-N 0.000 abstract 1
- 239000007789 gas Substances 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 101100366935 Caenorhabditis elegans sto-2 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Weting (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、第１層と第２層の配線金属の接続を確実に
できかつ第２層の配線金属の断線をなくすることができ
るようにした多層配線半導体装置およびその製造方法に
関する。
できかつ第２層の配線金属の断線をなくすることができ
るようにした多層配線半導体装置およびその製造方法に
関する。
（従来技術）
従来の多層配線構造を第１図に示す。この第１図におい
て、１は所定の素子を形成した半導体基板、２はこの半
導体基板１上に形成された絶縁膜であシ、絶縁Ｍ２には
素子から電極配線を引き出すためのコンタクト窓３が設
けられている。
て、１は所定の素子を形成した半導体基板、２はこの半
導体基板１上に形成された絶縁膜であシ、絶縁Ｍ２には
素子から電極配線を引き出すためのコンタクト窓３が設
けられている。
上記絶縁膜２上に素子と接続するように第１層の配線金
属４が設けられている。また、５は第１層と第２層の電
極配線を絶縁するために設けられた眉間絶縁膜であり、
たとえば、ＣＶＤ法などで形成される５ｉｎ２膜、ＰＳ
Ｇ膜である。
属４が設けられている。また、５は第１層と第２層の電
極配線を絶縁するために設けられた眉間絶縁膜であり、
たとえば、ＣＶＤ法などで形成される５ｉｎ２膜、ＰＳ
Ｇ膜である。
層間絶縁膜５には第１層の配線金属４と層間絶縁膜５上
に形成された第２層の配線金属７とを接続するためのス
ルーホール６が設けられていて、外部へ信号を取シ出す
ことかで゛きる。
に形成された第２層の配線金属７とを接続するためのス
ルーホール６が設けられていて、外部へ信号を取シ出す
ことかで゛きる。
このような従来の多層配線構造においてスルーホール６
を形成する場合、ＣＶＤ法で層間絶縁膜５を形成後、レ
ジストをパターニングし、レジストをマスクにして弗酸
系を主成分とするエッチャントを用いたウェットエツチ
ングまたは反応性ガスを用いたドライエツチングによっ
て形成するのが一般的である。
を形成する場合、ＣＶＤ法で層間絶縁膜５を形成後、レ
ジストをパターニングし、レジストをマスクにして弗酸
系を主成分とするエッチャントを用いたウェットエツチ
ングまたは反応性ガスを用いたドライエツチングによっ
て形成するのが一般的である。
しかしながら、ウェットエツチングは第２図に示される
ように、レジスト８下のアンダカットによシ、スルーホ
ール６がテーパ状に形成されるので、第２層の配線金属
７の断線などを防ぐために有効な手段であるものの、エ
ッチャントが弗酸系を主成分としているため、スルーホ
ール６のエッチ終了時点で第１層の配線金属４までもエ
ツチングされる結果、ときにはスルーホール部の配線金
属が消失し、第１層配線金属４、第２層配線金属７間の
導通不良を起こすという欠点があった。
ように、レジスト８下のアンダカットによシ、スルーホ
ール６がテーパ状に形成されるので、第２層の配線金属
７の断線などを防ぐために有効な手段であるものの、エ
ッチャントが弗酸系を主成分としているため、スルーホ
ール６のエッチ終了時点で第１層の配線金属４までもエ
ツチングされる結果、ときにはスルーホール部の配線金
属が消失し、第１層配線金属４、第２層配線金属７間の
導通不良を起こすという欠点があった。
また、ウェットエツチングにおいては、スルーホール部
の第１層配線金属４上に不活性膜や不働態膜などの膜が
できやすく、第１層と第２層の配線金属４，７の接続を
阻害する結果、多層配線構造の半導体装置の歩留シおよ
び信頼性を落とす欠点もあった。
の第１層配線金属４上に不活性膜や不働態膜などの膜が
できやすく、第１層と第２層の配線金属４，７の接続を
阻害する結果、多層配線構造の半導体装置の歩留シおよ
び信頼性を落とす欠点もあった。
さらに、ドライエツチングでは反応性ガスをプラズマ化
し、イオン性ガスを衝突させエツチングさせるものであ
るから、スルーホールパターン精度の向上、エツチング
の安定比表どの点ですぐれているものの、第３図で示さ
れるように、アンダーカットが発生せず層間絶縁膜６が
垂直状にエツチングされる結果、第２層の配線金属７が
このような鋭い段差をおおいきれず断線を生じると言う
欠点があった。
し、イオン性ガスを衝突させエツチングさせるものであ
るから、スルーホールパターン精度の向上、エツチング
の安定比表どの点ですぐれているものの、第３図で示さ
れるように、アンダーカットが発生せず層間絶縁膜６が
垂直状にエツチングされる結果、第２層の配線金属７が
このような鋭い段差をおおいきれず断線を生じると言う
欠点があった。
（発明の目的）
この発明は、上記従来の欠点を除去するためになされた
もので、第２層の配線金属の断線をなくすとともに第１
層と第２層の配線金属の接続を確実にすることのできる
多層配線半導体装置およびその製造方法を提供すること
を目的とする。
もので、第２層の配線金属の断線をなくすとともに第１
層と第２層の配線金属の接続を確実にすることのできる
多層配線半導体装置およびその製造方法を提供すること
を目的とする。
（実施例）
以下、この発明の実施例について図面に基づき説明する
。第４図（ａ）ないし第４図（ｄ）はその一実施例の工
程説明図である。この第４図（ａ）〜第４図（ｄ）にお
いて、第１図ないし第３図と同一部分には同−Ｆ・号を
付して述べる。
。第４図（ａ）ないし第４図（ｄ）はその一実施例の工
程説明図である。この第４図（ａ）〜第４図（ｄ）にお
いて、第１図ないし第３図と同一部分には同−Ｆ・号を
付して述べる。
まず、第４図（ａ）に示すように半導体基板ｌ上に形成
された５ｉｎ２膜２上に蒸着法またはスパッタ法々どで
第１層の配線金属膜４またとえば約６０００人のＡ７膜
を被着させ、次いでプラズマＣＶＤ法外どによｐ低温で
約１０００〜２０００人の窒化膜５１を全面に形成する
。
された５ｉｎ２膜２上に蒸着法またはスパッタ法々どで
第１層の配線金属膜４またとえば約６０００人のＡ７膜
を被着させ、次いでプラズマＣＶＤ法外どによｐ低温で
約１０００〜２０００人の窒化膜５１を全面に形成する
。
次に、第４図（ｂ）に示すように、通常の７オトリンで
レジストパターン８１を窒化膜５１上に形成後、レジス
ト８１をマスクとして窒化膜５１をドライエツチングで
除去し、続いて配線金属膜４１をリン酸系のエッチャン
トでエツチングし、第１層の配線金属４を形成する。
レジストパターン８１を窒化膜５１上に形成後、レジス
ト８１をマスクとして窒化膜５１をドライエツチングで
除去し、続いて配線金属膜４１をリン酸系のエッチャン
トでエツチングし、第１層の配線金属４を形成する。
レソス）８１を除去後、第４図（ｅ）に示すように。
ＣＶＤ法などで層間絶縁膜として４０００〜６０００Ａ
の５ｉｎ２膜５を全面に形成し、フォトリンでスルーホ
ール用のレジストパターン８をこのＳ ｔｏ２膜５上に
形成後、弗酸系のウェットエツチングによシ５ｉ０２膜
５をエツチングする。
の５ｉｎ２膜５を全面に形成し、フォトリンでスルーホ
ール用のレジストパターン８をこのＳ ｔｏ２膜５上に
形成後、弗酸系のウェットエツチングによシ５ｉ０２膜
５をエツチングする。
このとき、ウーットーツチャントは窒化膜５１をエツチ
ングし々いので、エツチングは窒化膜５１が露出したと
ころで止まる。また、第４図（ｃ）のようにＳｉｎ、膜
５のスルーホール６１はアンダカットが生ずる。
ングし々いので、エツチングは窒化膜５１が露出したと
ころで止まる。また、第４図（ｃ）のようにＳｉｎ、膜
５のスルーホール６１はアンダカットが生ずる。
続いて、ＣＦ４系の反応ガスを用いたドライエラチャに
よシスルーホール部の窒化膜５１をエツチング除去する
ことによ勺、第４図（ｄ）に示すように、窒化膜５１に
スルーホール６２を形成し、全体のスルーホール６を完
成させる。ドライエッチは窒化膜５１と第１層の配線金
属４とのエツチング選択比が十分あるため、第１層の配
線金属４はエツチングされない。
よシスルーホール部の窒化膜５１をエツチング除去する
ことによ勺、第４図（ｄ）に示すように、窒化膜５１に
スルーホール６２を形成し、全体のスルーホール６を完
成させる。ドライエッチは窒化膜５１と第１層の配線金
属４とのエツチング選択比が十分あるため、第１層の配
線金属４はエツチングされない。
また、５ｔＯ２膜５とのエツチング選択比も十分あるた
め、ここでレジスト８を除去し、５ｉ０２膜５をマスク
として窒化膜５１のドライエッチを行なってもよい。
め、ここでレジスト８を除去し、５ｉ０２膜５をマスク
として窒化膜５１のドライエッチを行なってもよい。
以降の工程は従来方法と同様であるので省略するが、第
４図（ｄ）に示すように、５ｉｎ２膜５上に第２層の配
線金属７を形成する。
４図（ｄ）に示すように、５ｉｎ２膜５上に第２層の配
線金属７を形成する。
このように、この発明によれば第１層の配線金属上は窒
化膜５１およびＳｉＯ２膜５の積層構造であるため、従
来と同じウェットエツチングでＳｉＯ２膜５をエツチン
グするときにそのエツチング終点付近で第１層の配線金
属がエツチングされることなく、スルーホールをテーバ
状に形成でき、しかる後にドライエツチングで窒化膜５
１をエツチングし、第１層の配線金属４を露出させるも
のであるから、スルーホール部の第１層の配線金属４上
に不活性膜や不働態膜などができることもない。
化膜５１およびＳｉＯ２膜５の積層構造であるため、従
来と同じウェットエツチングでＳｉＯ２膜５をエツチン
グするときにそのエツチング終点付近で第１層の配線金
属がエツチングされることなく、スルーホールをテーバ
状に形成でき、しかる後にドライエツチングで窒化膜５
１をエツチングし、第１層の配線金属４を露出させるも
のであるから、スルーホール部の第１層の配線金属４上
に不活性膜や不働態膜などができることもない。
したがって、第２層の配線金属７の断線を生ずることな
く、また、第１層、第２層の配線金属４゜７の接続不良
もおこすことなく、安定した多層配線を形成できる。
く、また、第１層、第２層の配線金属４゜７の接続不良
もおこすことなく、安定した多層配線を形成できる。
また、プラズマＣＶＤ法などにより形成する窒化膜５１
は一般的に硬く、膜中の応力によりクラックが入シやす
いものであるが、この発明のように膜厚を薄くし、第１
層の配線金属４とセルファラインでパターニングして分
断しであるため、応力が緩和される結果、クラックの入
る心配はない。
は一般的に硬く、膜中の応力によりクラックが入シやす
いものであるが、この発明のように膜厚を薄くし、第１
層の配線金属４とセルファラインでパターニングして分
断しであるため、応力が緩和される結果、クラックの入
る心配はない。
さらに、電極形成工程でオーミックをとるための熱処理
を行々うが、このとき通常Ａｌ！膜上などにヒロックと
呼ばれる突起が発生しやすく、第１層と第２層の配線金
属（電極配線）が短絡する不良が発生しやすいものであ
ったが、この発明のように第１層の配線金属４上に硬い
窒化膜５１があるため突起の発生をおさえることができ
多層配線の歩留を向上することができる。
を行々うが、このとき通常Ａｌ！膜上などにヒロックと
呼ばれる突起が発生しやすく、第１層と第２層の配線金
属（電極配線）が短絡する不良が発生しやすいものであ
ったが、この発明のように第１層の配線金属４上に硬い
窒化膜５１があるため突起の発生をおさえることができ
多層配線の歩留を向上することができる。
（発明の効果）
以上述べたように、この発明の多層配線半導体装置およ
びその製造方法によれば、第１層の配線金属上は窒化膜
および５ｉＯｚ膜を形成した積層構造の層間絶縁膜を有
するようにしたので、スルーホール形成時にウェットエ
ツチングとドライエツチングの長所を合わせもつ利点が
あシ歩留がよく、信頼性も高くできる。これにともない
、バイが一うおよびＭ ＯＳ形の多層配線半導体装置に
応用でき、３層以上の多層構造にも適用できるものであ
る。
びその製造方法によれば、第１層の配線金属上は窒化膜
および５ｉＯｚ膜を形成した積層構造の層間絶縁膜を有
するようにしたので、スルーホール形成時にウェットエ
ツチングとドライエツチングの長所を合わせもつ利点が
あシ歩留がよく、信頼性も高くできる。これにともない
、バイが一うおよびＭ ＯＳ形の多層配線半導体装置に
応用でき、３層以上の多層構造にも適用できるものであ
る。
【図面の簡単な説明】
第１図は従来の多層配線構造の断面図、第２図ハ従来の
ウェットエツチング方式によるスルーボール形状を示す
図、第３図は従来のドライエッチ方式によるスルーホー
ル形状を示す図、第４図（ａ）ないし第４図（ｄ）はこ
の発明の一実施例の工程説明図である。 １・・・半導体基板、２・・・絶縁膜、４・・・第１層
の配線金属、５・・・５ｉｎ２膜、６，６１，６２・・
・スルーホール、７・・・第２層の配線金属、ｓ、ｓｉ
・・・レジストパターン、４１・・・第１層の金属配線
膜、５１・・・窒化膜。 ？Ｓ ｌ 図 第 ２ 図 第３図 第４図 引 手続補正書 昭和 ５８￥３２月２ａ日 特許庁長官若 杉 和 失敗 １、事件の表示 昭和５８年 特 許 願第１３５２３４ 号２、発明の
名称 多層配線半導体装飯およびその製造方法３、補正をする
者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細曹の発明の詳細な説明の欄 ７、補正の内容 柵←紙咲井通−目 １）明細簑３ｊ＆１９行「チ終了」を「チング終了」と
訂正する。
ウェットエツチング方式によるスルーボール形状を示す
図、第３図は従来のドライエッチ方式によるスルーホー
ル形状を示す図、第４図（ａ）ないし第４図（ｄ）はこ
の発明の一実施例の工程説明図である。 １・・・半導体基板、２・・・絶縁膜、４・・・第１層
の配線金属、５・・・５ｉｎ２膜、６，６１，６２・・
・スルーホール、７・・・第２層の配線金属、ｓ、ｓｉ
・・・レジストパターン、４１・・・第１層の金属配線
膜、５１・・・窒化膜。 ？Ｓ ｌ 図 第 ２ 図 第３図 第４図 引 手続補正書 昭和 ５８￥３２月２ａ日 特許庁長官若 杉 和 失敗 １、事件の表示 昭和５８年 特 許 願第１３５２３４ 号２、発明の
名称 多層配線半導体装飯およびその製造方法３、補正をする
者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発）６、補
正の対象 明細曹の発明の詳細な説明の欄 ７、補正の内容 柵←紙咲井通−目 １）明細簑３ｊ＆１９行「チ終了」を「チング終了」と
訂正する。
Claims (2)
- （１）第１と第２の配線金属を層間絶縁膜で絶縁分離す
る半導体装置において、第１の配線金属の金属膜上にの
み下層の窒化膜および上層の酸化膜の積層からなる層間
絶縁膜を配置したことを特徴とす、 る多層配線半導体
装置。 - （２）絶縁膜を形成した半導体基板上に第１の配線金属
膜を被着した後窒化膜を形成する工程と、上記窒化膜上
に所望のレジストパターンを形成し窒化膜および第１層
の配線金属膜の順にエツチングし第１の配線金属を形成
する工程と、上記第１の配線金属を形成した上記半導体
基板の全面に層間絶縁膜としてＣＶＤ法による酸化膜を
形成する工程と、上記半導体基板に所望のレジストパタ
ーンを形成後ウェットエッチによシ上記酸化膜をエツチ
ングし続いてドライエッチによシ上記窒化膜をエツチン
グして前記第１の配線金属の上にスルーホールを形成す
る工程と、上記スルーホールを形成した基板上に第２の
配線金属を形成する工程とを含むことを特徴とする多層
配線半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13523483A JPS6028245A (ja) | 1983-07-26 | 1983-07-26 | 多層配線半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13523483A JPS6028245A (ja) | 1983-07-26 | 1983-07-26 | 多層配線半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6028245A true JPS6028245A (ja) | 1985-02-13 |
Family
ID=15146943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13523483A Pending JPS6028245A (ja) | 1983-07-26 | 1983-07-26 | 多層配線半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6028245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPH01131374A (ja) * | 1987-11-16 | 1989-05-24 | Showa Denko Kk | 複合ピストン |
-
1983
- 1983-07-26 JP JP13523483A patent/JPS6028245A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212130A (ja) * | 1985-07-10 | 1987-01-21 | Sony Corp | 半導体装置の製造方法 |
| JPH01131374A (ja) * | 1987-11-16 | 1989-05-24 | Showa Denko Kk | 複合ピストン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| JPS6028245A (ja) | 多層配線半導体装置およびその製造方法 | |
| US5609773A (en) | Method for manufacture of multilayer wiring board and the multilayer wiring board | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH05234932A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS63161645A (ja) | 半導体装置の製造方法 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPS584944A (ja) | 半導体集積回路の製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH0831930A (ja) | 半導体装置の製造方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPS5892234A (ja) | 半導体装置およびその製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 |