JPS6029758Y2 - デイジタル電子時計 - Google Patents

Description

【考案の詳細な説明】 本考案は時刻の修正にあたって０規正機能を備えたディ
ジタル電子時計に関するものである。

従来の機械式時計に於いで、秒針を瞬時に“０゛に合わ
せることを、０規正と呼び、精度の高い時計で実施され
ている。

これは秒針が０〜３０秒までの範囲にある時は、秒針は
反時計回りに回転させ０の位置に戻し、３０〜６巾の範
囲にある時は時計方向に回転させてＯの位置に戻すもの
である。

最近、このような０規正を利用して、時刻の修正をする
方式が、ディジタル電子時計に於いて提案されている。

一般に水晶発振器を利用したディジタル電子時計は、極
めて精度が高く、月差１鍬以下にする事が可能である。

従って例えば週に１度時報に合わせて０規正を行なえば
、常に数秒以内の精度を保つことができる。

上記時刻修正方式はこの事実に基づいているもので、秒
表示がＯ〜３晰の範囲にある時は、時計が進んでいるも
のとみなし、０規正と同時に秒表示を０に復帰させ反対
に３０〜６咀の範囲にある時は時計が遅れているものと
みなして、０規正と同時に分表示の桁上げを行い、時刻
の精密な修正を行うようにしたものである。

ところが、３２７６８Ｈ２の水晶発振子とＣＭＯ３回路
装置を組合せた一般の水晶発振式ディジタル電子時計で
は、時刻の進み、遅れの比率は１：１ではなく、どちら
かにかたよっており従って上記従来の方式の如く、時刻
修正にあたって分表示の桁上げを行う境界を３（ホ）に
設定したものでは、０規正に依って正確な時刻合せの行
なわれる確率が悪く、往々にして０規正と伴に不必要な
分表示の桁上げを行ったり、あるいは必要な桁上げを行
なわなかったりして、誤差を拡大する事がある。

本考案はかかる点に関して為されたものであり、０規正
と共に極めて正確に時刻合せを行うことができるデジタ
ル電子時計を得る事を目的としている。

この目的を達するために、本考案では一般の水晶発振式
ディジタル電子時計に於いて、時刻の進み遅れの比率の
最も起こりやすい確率を求め、分表示の桁上げの境界値
をこの確率に従って決定し、０規正と共に極めて正確に
時刻合せが行なえるようにしている。

さらに具体的に述べれば、上記一般のディジタル子時計
に於ける時刻のくるいが月差てプラス２喝からマイナス
４■前後と、いくらか遅れる方向にかたよっている事か
ら、分表示の桁上げの境界値を、３＃よりも内側（０〜
３０秒まで）に設定した事を特徴としている。

以下に、ディジタル電子時計が遅れやすい方向である理
由を簡単に述べ、また具体的な回路側を示して本考案案
装置をさらに詳細に説明する。

第１図は通常の電子時計に用いられている３２７６８Ｈ
ｚの水晶発振子とＣＭＯ３回路装置を組合せた水晶発振
器の温度特性を示すものである。

一般に時計を腕に装着している場合、普通使用温度とし
て１０℃〜３５°Ｃ程度と考えられ、時計の規格である
クロ／メータ規格では、２５℃附近で精度（日差）がＯ
となるように設定するのが標準となっている。

従って水晶発振器も第１図に示す様に、２５℃で精度（
日差）が０秒となるように設定しであるが、２５℃の水
晶の特性上図示する如くピータ点て精度をＯに合わせる
必要があり、そのため２５°Ｃよりも低温或いは高温側
でも精度はマイナス即ち遅れる方向にある。

この様に水晶発振式のディジタル電子時計は、定性的に
遅れやすい傾向にある。

然しなから、水晶振動子が外部からの衝撃に依って特性
がプラス方向に移動することも考えられ、また水晶発振
器の調整はトリマーコンデンサーで調整するが、これが
厳密に０に調整できるわけでもなく、プラスマイナス多
少のずれが生ずる。

このような理由で、上記時計が進む方向にずれることも
起こる。

本考案者等は種々の測定の結果、電子時計の精度は用い
られる温度にも依るが、月差でプラス２０秒、マイナス
仙秒前後が最も一般的であることを見い出した。

従って０規正と共に行う分表示の桁上げの境界値は、３
□□□より内側に設定することより正確な時刻合せが行
なえる。

第２図は本考案に係る一実施例装置の要部回路図で、第
３図は第２図に示す回路の動作説明に供するためのタイ
ムチャートである。

本実施例では、上記事実に基すき、０規正と共に行う分
表示の桁上げの境界値を２４秒に設定しである。

図面においてＣＩは秒カウンターであり、直列接続され
た６段のＴフリップフロップＦｌ、Ｆ２、・・・・・・
・・・Ｆ６で、ｌｌ６０分周回路を構成している。

Ｓｌは０規正用押ボタンスイツチ、Ｃ２は分カウンタ−
、Ａは０規正に伴う分表示の桁上げ回路を示ち、それぞ
れ図示する如く接続されている。

尚秒カウンタ−Ｃ１を構成する各ＴフリップフロップＦ
ｌ、 Ｆ２． Ｆ３．・・・・・・Ｆ６は並列にデコー
ダ（図示せず）に接続され、さらに秒を表示する表示手
段に接続されて、カウンターの内容を表示している。

０規正用押ボタンスイツチＳ１、ナントゲートＡ１及び
出力が秒表示カウンターＣ１の各ＴフリップフロップＦ
ｌ、Ｆ２．Ｆ３．・・・・・・Ｆ６の各リセット端子Ｒ
に接続されたナントゲートＡ２は、秒表示の強制的０復
帰回路を構威し、一方秒表示カウンターＣ１の第３、第
４、第５、第６段目のフリップフロップＦ３．Ｆ４．Ｆ
５．Ｆ６の各出力Ｑを入力とするナントゲートＡ３及び
フリップフロップＦＦ、さらにナントゲートＡ２は、秒
表示の自動的０復帰回路を構威し、フリップフロップＦ
３．Ｆ４．Ｆ５．Ｆ６の各出力Ｑがすべてバイレベルに
なった時、即ちカウンターＣ１にて５９秒をカウントす
ると、次のタイミングで６段のフリップフロップＦ１ｔ
Ｆ２ｔ Ｆ３ｔ・・・・・・Ｆ６をリセットして、カ
ウンタＣ１の内容を０とする。

ナントゲートＡ１の一方の端子（リセット端子Ｒ３）は
、押ボタンスイッチＳ１を介して■ボルトに接続してあ
り、他方の端子からは第３図イに示す如き波形のタイミ
ング信号−ＣＯＭ’が入力している。

従って押ボタンスイッチＳ１を押圧すると、ナントゲー
トＡ１のリセット端子Ｒ８は、ロウレベルからハイレベ
ルになり、ナントゲートＡ１からは第３図へに示す如き
波形の信号１が出力腰ナントゲートＡ２に入力してＣＯ
Ｍ’信号に同期したリセットパルスを出力し、秒表示カ
ウンターＣ１の各段のフリップフロップＦｌ、Ｆ２．Ｆ
３、・・・・・・Ｆ６を強制的に０にして、秒表示のＯ
規正を行う。

ナントゲートＡ１のリセット端子Ｒ３の波形ＳＲは第３
図口に示しである。

本実施例回路に於けるＯ規正は、以上の如くして行われ
るものであるが、次に秒表示が２４秒〜５９秒の間で押
ボタンスイッチＳ１が押された時の分表示の桁上げにつ
いて説明する。

アンドゲートＡ４、ノアゲートＡ５、インバータＡ６の
各ゲートは、カウンターＣ１の内容が２４〜５９である
事を検出するためのもので、秒表示カウンターＣ１の第
４段及び５段目のフリップフロップＦ４．Ｆ５の出力Ｑ
を入力するアンドゲートＡ４は、カウンターＣ１の内容
が２４〜３１である事を検出し、ノアゲートＡ５は第６
段目のフリップフロップＦ６の出力Ｑを一方の入力とし
ているため、アンドゲートＡ４の出力にかかわらず、カ
ウンターＣ１の内容が３２以上である時、出力される。

第３図二に、インバータＡ６を介したノアゲートＡ５の
出力波ｆＭを示しである。

この波形ＣＭの落ちは、カウンターＣ１の内容が２４〜
５９であるとき、前述した押ボタンスイッチＳ１の押圧
に従って、ＣＯＭ′信号に同期したリセットパルス（す
なわち信号０の最初初の立下り）により強制的にＯとな
って、２４〜５９の範囲外となりローレベルに落ちるこ
とを示している。

点線はカウンターＣ１の内容が２４秒未満の場合で、押
ボタンスイッチＳ１を押圧したときもローレベルを保持
している。

ナントゲートＡ７．Ａ８、インバータＡ９及びナンドゲ
ー）ＡＩＯ，Ａｌｌは、分表示の桁上げ回路を示し、こ
のナントゲートＡ７には、上記ナントゲートＡ６の出力
ＣＭと、押ボタンスイッチＳ１に依るリセット信号ＳＲ
が入力され、秒表示が２似上であり、かつ０規正用の操
作（スイッチＳ１を押圧する）が行なわれた時、分表示
の桁上げ信号２（第３図ホ）がこのナントゲートＡ７に
より出力され、分表示カウンターＣ２は１カウントアツ
プする。

秒表示カウンターＣ１の内容ｎが２４≦ｎ≦３１． ｎ
≧３２．ｎ≧２３である場合に分けて、更に詳しく説明
する。

なお、カウンターＣ１の第６段目のフリップフロップＦ
６のＱ出ＭＣ３２は、通常時の分表示の桁上げ信号とし
て用いられるもので、ナントゲートＡ３、フリップフロ
ップＦＦ及びナントゲートＡ２で構成される自動的０復
帰回路の動作によりＯにリセットされて、５Ｃ３２がロ
ーレベルからハイレベルに反転して立上るとき、分表示
カウンターＣ２が１カウントアツプされる。

しかし、秒表示カウンターＣ１が３２以上をカウントし
ているとき、Ｏ規正により強制的に０に復帰すれば、同
様に５ｃ３２がローレベルからハイレベルに立上り、分
表示カウンターＣ２が１カウントアツプされる。

ナントゲート８、インバータＡ９及びナントゲートＡＩ
Ｏ，Ａｌｌは分表示カウンターＣ２の１カウントアツプ
のための信号を得る回路であるが、特にナントゲートＡ
８は、インバータＡ６からの分表示の桁上げ信号２（第
３図ホ）との重複を避けるための桁上げ信号制御回路を
構成している。

秒表示カウンターＣ１の第６段目のフリップフロップＦ
６の百出ＭＣ３２は、第３図へ、トに示されるように、
２４≦ｎ≦３１のときハイレベル、ｎ≧３２のときロー
レベルである。

ｎ≧２４てＯ規正がされると桁上げ信号２（第３図ホ）
が発生するが、２４≦ｎ≦３１の場合、信号２と同パル
ス幅の信号３がナントゲート８より出力される（第３図
チ）。

しかし、ｎ≧３２の場合は、５ｃ３２がローレベルであ
ることにより、信号２は通過し得す、５ｃ３２、信号３
共に０規正に伴う強制的０復帰による反転動作に応じて
逆の論理値に変化するのみである（第３図ト、す）。

ｎ≦２３の場合は信号２自体が発生せず、信号３もロー
レベルで何ら変化しない（第３図ヌ）。

第３図ル、オ、ワ及び力、ヨ、夕はインバータＡ９の出
力波形４及びナントゲートＡ１０の出力波形５を、カウ
ンターＣ１のそれぞれの内容に関して示したもので、出
力波形５に明らかなように、力では信号２に同期してそ
の立下りで分表示カウンターＣ２が１カウントアブされ
、またヨでは信号２成分をオミットし、０規正の強制０
復帰に伴う５ｃ３２の反−転動作に同期して１カウント
アツプされる。

このように、０規正の強制Ｏ復帰により、秒表示カウン
ターＣ１から分表示カウンターＣ２への桁上げ信号が生
じるときは、重複してカウントアツプされることがない
。

また、ナントゲートＡｌｌの入力信号ＭＳは分合せ用の
モード信号で、外部スイッチ等の操作でモード信号ＭＳ
がバイレベルになれば、カウンターＣＩに入力されるＩ
Ｈｚ信号で分表示カウンターＣ２が適宜カウントアツプ
される。

本実施例回路ではこの様にして、秒表示が２４秒以上を
表示している時、ナントゲートＡｌｅの出力の立上がり
に依りＯ規正の操作と共に分表示の桁上げが行われ、正
しい時刻合せが行える。

以上実施例をあげて説明したように、本考案にかかるデ
ィジタル電子時計では、０規正時に於ける分表示の桁上
げを、一般の電子時計が定性的に遅れやすいという性質
を利用して、３峨より内側（０〜３０間）で行うように
設定しであるためより正確な時刻合せを行うことができ
、極めて実用的である。

【図面の簡単な説明】

第１図は水晶発振器の温度特性を示す図、第２図は本考
案の一実施例にかかる回路図、第３図は第２図の回路動
作の説明に供するタイムチャートである。 Ｃ１・・・・・・秒表示カウンター、Ｃ２・・・・・・
分表示カウンター Ｓｌ・・・・・・０規正用押ボタン
スイツチ。

Claims (1)

1. 【実用新案登録請求の範囲】 水晶振動子とＣＭＯ３回路を組合せた水晶発振回路と、
   該水晶発振回路の出力信号を標準時間信号として１秒毎
   にカウントアツプされ、３０８７を越えた所定値以上の
   カウント内容時に、カウンターの０リセット動作により
   次段分カウンターへの桁上げ信号を発生する秒カウンタ
   ーとを含むディジタル電子時計において、 ０規正指令スイツチと、 該Ｏ規正指令スイッチの操作により、上記秒カウンター
   を強制的に０リセット動作する手段と、上記秒カウンタ
   ーのカウント内容をデコードして、６■の間で時計の進
   み遅れ状態の特有の境を表わす３（ホ）未満の一定値以
   上であることを検出する手段と、 上記３□□□を越えた所定値以上のカウント内容時の上
   記強制的な０リセット動作による上記分カウンターへの
   桁上げ信号との重複を避けて、上記３０秒未満の一定値
   以上の検出時、上記０規正指令スイツチの操作により強
   制的に分カウンターへの桁上げ信号を発生させる手段と
   を有してなる０規正回路を備えてなることを特徴とする
   ディジタル電子時計。