JPS6029894A - Ｌｅｄ駆動回路 - Google Patents
Ｌｅｄ駆動回路Info
- Publication number
- JPS6029894A JPS6029894A JP13879783A JP13879783A JPS6029894A JP S6029894 A JPS6029894 A JP S6029894A JP 13879783 A JP13879783 A JP 13879783A JP 13879783 A JP13879783 A JP 13879783A JP S6029894 A JPS6029894 A JP S6029894A
- Authority
- JP
- Japan
- Prior art keywords
- input
- led
- transistor
- flip
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000004899 c-terminal region Anatomy 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 101100234943 Arabidopsis thaliana LBD3 gene Proteins 0.000 description 1
- 235000003801 Castanea crenata Nutrition 0.000 description 1
- 244000209117 Castanea crenata Species 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 208000015181 infectious disease Diseases 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Audible And Visible Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＬＦｉＤの駆動回路に関し、Ｄフリップフロッ
プと遅延回路を使用し、遅延回路の遅延時間をＬＢＤの
点灯周期時間とする１、ＥＩＤ駆動回路に関する。
プと遅延回路を使用し、遅延回路の遅延時間をＬＢＤの
点灯周期時間とする１、ＥＩＤ駆動回路に関する。
従来この種のＬＥＤ駆動回路にはスタチック駆動方式と
ダイナミック駆動方式があシ、スタチック駆動方式はＬ
ＥＤ保膿を特に心安としないが。
ダイナミック駆動方式があシ、スタチック駆動方式はＬ
ＥＤ保膿を特に心安としないが。
消費電力がダイナミック駆動方式にくらべて太きいとい
う欠点があり、ダイナミック駆動方式は消費電力をスタ
チック駆動方式より少く出来るが。
う欠点があり、ダイナミック駆動方式は消費電力をスタ
チック駆動方式より少く出来るが。
駆動回路入力信号の状態によってはＬＥＤを損傷する可
能性があるといった欠点があった。
能性があるといった欠点があった。
本発明はＬＥＤの点灯時間をＬＥＤに電流が流れたこと
をトリガーとする遅延回路の遅延時間となるように制御
し１点灯時間を入力信号から切り離すことにより上記欠
点を解決し、入力側の動作停止によるＬＥＤの損傷を防
止できるようにしたＬＢＤ駆動回路を提供するものであ
る。
をトリガーとする遅延回路の遅延時間となるように制御
し１点灯時間を入力信号から切り離すことにより上記欠
点を解決し、入力側の動作停止によるＬＥＤの損傷を防
止できるようにしたＬＢＤ駆動回路を提供するものであ
る。
本発明の構成について述べると１本発明は、Ｄ端子にＬ
ＥＤ点灯要求信号が入力し、Ｃ端子にＬＩＤＤ点灯周期
タイミング信号が入力するＤフリップフロップと、この
Ｄノリツブ７０ツブのＱ出力によシ導通するトランク２
、夕と、このトランジスタの導通により点灯するＬＢＤ
と、前記トランジスタの出力を入力とし一定時間遅らせ
て発生した出力を前記ＤフリップフロップのＲ端子に入
力する遅延回路とよりなるＬＥＤ駆動回路である。
ＥＤ点灯要求信号が入力し、Ｃ端子にＬＩＤＤ点灯周期
タイミング信号が入力するＤフリップフロップと、この
Ｄノリツブ７０ツブのＱ出力によシ導通するトランク２
、夕と、このトランジスタの導通により点灯するＬＢＤ
と、前記トランジスタの出力を入力とし一定時間遅らせ
て発生した出力を前記ＤフリップフロップのＲ端子に入
力する遅延回路とよりなるＬＥＤ駆動回路である。
上述の構成とすることによシ１本発明によれば、ＬＩ１
３Ｄ点灯袈求信号およびＬＥＤ点灯周期タイミング信号
がいかなる状態で停止しても、ＬＥＤを損傷しないよう
に保護することができる。
３Ｄ点灯袈求信号およびＬＥＤ点灯周期タイミング信号
がいかなる状態で停止しても、ＬＥＤを損傷しないよう
に保護することができる。
以下本発明を実施例により図面を参照して説明する。
第１図は本発明実施例の回路図を示し、第２図はその動
作波形図を示している。
作波形図を示している。
第１図において、１はＤ ７１Ｊツブフロツプ、２はト
ランジスタ、３はＬＥＤ、４は遅延回路であり、ＤＡＴ
Ａは点灯非求償号、、 ＣＹＣＩＪは１．ｌｌｌｉＤ点
灯周期タイミング信号である。
ランジスタ、３はＬＥＤ、４は遅延回路であり、ＤＡＴ
Ａは点灯非求償号、、 ＣＹＣＩＪは１．ｌｌｌｉＤ点
灯周期タイミング信号である。
いま第２図に示すように、 ＤＡＴＡが論理値ｌ１ｌ（
ＬＢＤ点灯安求）の時ＣＹＣＩ、Ｅが０１から“１１に
立上ると、Ｄフリップ７０ツブ１は出力Ｑに１１“を出
力してトランジスタ２をオンにし、 ｌ、ＥｌｉＤ３に
電流が流れ％１ＪＤ３が点灯する。遅延回路４はＬＥＤ
の電流有シ、無しをｆｌＺｌＯ″、Ｔｈ判断しており、
ある一定時間ｔｄだけ遅れて発生した出力をＤフリップ
７０ツブｌのリセット端子Ｒに入力するため、Ｄフリッ
プフロップ１のＱ出力は１０１となシ、トランジスタ２
けメツとなる。したがってＬＢＤ３はＤフリップフロッ
プがＣＹＣＬＥの立上シでセットされてから一定時間ｔ
ｄ経過後の遅延回路４の出力でリセットされるまでの間
点灯するため、ＤＡＴＡ 、 ＣＹＣＩ、Ｅ の入力信
号がいかなる状態で停止しても、その状態に関係な（Ｌ
ＢＤ−ｚ損傷から保護することが可能である。
ＬＢＤ点灯安求）の時ＣＹＣＩ、Ｅが０１から“１１に
立上ると、Ｄフリップ７０ツブ１は出力Ｑに１１“を出
力してトランジスタ２をオンにし、 ｌ、ＥｌｉＤ３に
電流が流れ％１ＪＤ３が点灯する。遅延回路４はＬＥＤ
の電流有シ、無しをｆｌＺｌＯ″、Ｔｈ判断しており、
ある一定時間ｔｄだけ遅れて発生した出力をＤフリップ
７０ツブｌのリセット端子Ｒに入力するため、Ｄフリッ
プフロップ１のＱ出力は１０１となシ、トランジスタ２
けメツとなる。したがってＬＢＤ３はＤフリップフロッ
プがＣＹＣＬＥの立上シでセットされてから一定時間ｔ
ｄ経過後の遅延回路４の出力でリセットされるまでの間
点灯するため、ＤＡＴＡ 、 ＣＹＣＩ、Ｅ の入力信
号がいかなる状態で停止しても、その状態に関係な（Ｌ
ＢＤ−ｚ損傷から保護することが可能である。
以上に説明したように、本発明によれば、 ＩＪＤの点
灯時間をｌ、ＦｌｉＤに流れる・電流の有無を入力とす
る遅延回路の遅延時間で制御する構成とすることによシ
、入力信号のいかなる状態での停止に対しても、ＬＥＤ
に連続して電流が流れ１．［ＢＤを損傷するという障害
を防止でさる効果がある。
灯時間をｌ、ＦｌｉＤに流れる・電流の有無を入力とす
る遅延回路の遅延時間で制御する構成とすることによシ
、入力信号のいかなる状態での停止に対しても、ＬＥＤ
に連続して電流が流れ１．［ＢＤを損傷するという障害
を防止でさる効果がある。
第１図は本発明実施例の回路図、第２図は集１図回路の
動作波形図である。 １・・・・Ｄフリップ７０ツブ、２・・・・・・トラン
ジスタ、３・・・・・・ＬＩＩ）、４・・・・・・遅延
回路、 ＤＡＴＡ・・・・・・１．１点灯安求伯号、
ＣＹＣＩＪ・・・・・・ＬＥＤ点灯周期タイミング信号
、ｔｄ・・・・・・遅延時間。 箔／図 （Ｆ入力） 第？図 手続補正書 ８６オ。５８年ｔ！Ｎ’Ａ１２％ Ｆ３特許庁長官殿 １、事件の表示 昭和５８年特許願第１３８７９７号 ２、発明の名称 ＬＥＤ駆動回路 ３ 補正をする者 事件との関係 特許出願人 東京都港区芝五丁目３３番１号 （４２３）日本電気株式会社 代表者 関本忠弘 ４代理人 東京都大田区上池台４丁目１０１ｑ、６−号。 明細書の発明の詳細な説明の欄および図面の第１図 ７ 補正の内容 （１）明細舎弟１項第１７行の１に関する。」を１に関
するものである。」に訂正する。 （２）図面の第１図を添付図面のとおシ訂正する。 代理人 弁理士 栗 １）春 雄
動作波形図である。 １・・・・Ｄフリップ７０ツブ、２・・・・・・トラン
ジスタ、３・・・・・・ＬＩＩ）、４・・・・・・遅延
回路、 ＤＡＴＡ・・・・・・１．１点灯安求伯号、
ＣＹＣＩＪ・・・・・・ＬＥＤ点灯周期タイミング信号
、ｔｄ・・・・・・遅延時間。 箔／図 （Ｆ入力） 第？図 手続補正書 ８６オ。５８年ｔ！Ｎ’Ａ１２％ Ｆ３特許庁長官殿 １、事件の表示 昭和５８年特許願第１３８７９７号 ２、発明の名称 ＬＥＤ駆動回路 ３ 補正をする者 事件との関係 特許出願人 東京都港区芝五丁目３３番１号 （４２３）日本電気株式会社 代表者 関本忠弘 ４代理人 東京都大田区上池台４丁目１０１ｑ、６−号。 明細書の発明の詳細な説明の欄および図面の第１図 ７ 補正の内容 （１）明細舎弟１項第１７行の１に関する。」を１に関
するものである。」に訂正する。 （２）図面の第１図を添付図面のとおシ訂正する。 代理人 弁理士 栗 １）春 雄
Claims (1)
- り端子にＬＥＤ点灯要求信号が入力し、Ｃ端子にＬＥＤ
点灯周期タイミング信号が入力するＤフリップ７０ツブ
と、このＤ７リツプ７０ツブのＱ出力により導通するト
ランジスタと、このトランジスタの導通により点灯する
ＬＥＤと、前記トランジスタの出力を入力とし一定時間
遅らせて発生した出力を前記Ｄフリップ７０ツブのＲ端
子に入力する遅延回路とよりなるＬＥＤ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13879783A JPS6029894A (ja) | 1983-07-29 | 1983-07-29 | Ｌｅｄ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13879783A JPS6029894A (ja) | 1983-07-29 | 1983-07-29 | Ｌｅｄ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6029894A true JPS6029894A (ja) | 1985-02-15 |
Family
ID=15230448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13879783A Pending JPS6029894A (ja) | 1983-07-29 | 1983-07-29 | Ｌｅｄ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029894A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205225U (ja) * | 1985-06-11 | 1986-12-24 |
-
1983
- 1983-07-29 JP JP13879783A patent/JPS6029894A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205225U (ja) * | 1985-06-11 | 1986-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860001382A (ko) | 분할된 개입중단 인터페이스 회로 | |
| KR850008017A (ko) | Cmos 입출력회로 | |
| JPS6118636U (ja) | 波形整形回路装置 | |
| JPS6029894A (ja) | Ｌｅｄ駆動回路 | |
| KR920702096A (ko) | 2진 정보를 해독하는 회로 | |
| KR930010940B1 (ko) | 입력인지 회로 | |
| JPS5764394A (en) | Semiconductor memory device | |
| JPS59187826U (ja) | 安定化電源回路 | |
| JPS58144926U (ja) | 論理回路 | |
| JPS6013476U (ja) | 接点信号線の断線検知回路 | |
| JPS58143629A (ja) | イニシヤライズ回路 | |
| JPS5914426U (ja) | 入力回路 | |
| JPS58147309U (ja) | ダイオ−ド検波回路 | |
| JPS6142623U (ja) | リセツト回路 | |
| JPS58194538U (ja) | 波形整形回路 | |
| JPS5958919A (ja) | Ｅｃｌ回路技術における回路装置 | |
| KR970055487A (ko) | 가변형 슬루율 제어 로직회로 | |
| JPS60112127U (ja) | パルス遅延装置 | |
| JPS6054986U (ja) | 遮断物検出回路 | |
| JPS5882041U (ja) | リセツト信号発生回路 | |
| JPS5928722U (ja) | バツクアツプ電源利用のカウンタメモリ方式における保護回路 | |
| JPS58150128U (ja) | バスライン回路 | |
| KR940015850A (ko) | 피포 제어를 위해 필요한 플래그 신호를 구현하는 회로 | |
| JPS60103956U (ja) | 電流ル−プ伝送の受信回路誤接続監視・保護回路 | |
| JPS5996610U (ja) | バス異常検出回路 |